【課題】修正構造および能動素子アレイ基板を提供する。
【解決手段】修正構造３００であって、基板１１０と、少なくとも１つの第１導体ライン３１０と、第１絶縁層３２０と、少なくとも１つの第２導体ライン３３０と、修正接続層３５０とを備える修正構造３００を提供する。少なくとも１つの第１導体ライン３１０は基板１１０上に設けられている。第１絶縁層３２０は、第１導体ライン３１０を被覆するように基板１１０の上に設けられている。第２導体ライン３３０は第１絶縁層３２０の上に設けられている。第２絶縁層３４０は第２導体ライン３３０と第１絶縁層３２０を被覆する。修正接続層３５０は第２絶縁層３４０上に設けられている。具体的に言うと、修正接続層３５０は第１導体ライン３１０と電気的に接続されている。修正接続層３５０は第２導体ライン３３０と重複しているが、第２導体ライン３３０とは電気的に絶縁されている。 （もっと読む）

【課題】動作の高速化、回路の合理的な配置を可能にし、簡単な構成でチップ内の回路レイアウトの自由度を高くした半導体集積回路装置を提供する。
【解決手段】半導体基板の一主面上に回路を構成する回路素子及び配線及びかかる回路と電気的に接続された第１電極と第２電極を設け、上記第１及び第２電極の表面部を除いた上記回路上に有機絶縁膜を形成し、かかる有機絶縁膜上に第１及び第２外部接続用電極を設け、上記第１及び第２外部接続用電極と第ｌ及び第２電極とをそれぞれ電気的に接続するための導電層を上記有機絶縁膜上に被着させ、その交差部において上記導体層の一方を上記半導体基板の一主面に設けられた配線に接続される。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面にはパッシベーション膜７および保護膜９が設けられている。保護膜９の上面およびシリコン基板１の周辺部上面には封止膜１４が設けられている。これにより、特に、低誘電率膜配線積層構造部３の側面は封止膜１４によって覆われ、低誘電率膜４が剥離しにくい構造となっている。 （もっと読む）

【課題】半導体素子の製造時のアニール処理において、タングステンプラグ構造のコンタクトのバリアメタルを構成するＴi膜が、アニール時のガス雰囲気中あるいは堆積された膜中から発生する水素をトラップするため、アニールの効果が低下する。
【解決手段】コンタクトの底面及び側壁面にＴi膜を形成し、アニール処理を加えて底面にＣ４９相のＴiシリサイド膜を形成する。未反応のＴi膜を除去した後、ＴiＮ膜８２を底面及び側壁面に形成する。再びアニール処理を加えてＣ４９相のＴiシリサイド膜をＣ５４相のＴiシリサイド膜８０に相転移させる。コンタクトホールの残存するスペースにタングステンを堆積してタングステンプラグ８４を形成する。 （もっと読む）

【課題】汚染および表面分解を最小限に抑えるための層間絶縁膜の表面改質
【解決手段】半導体システムは、誘電体層（１０４）を提供することと、誘電体層（１０４）内に、誘電体層（１０４）の上部に露出される導体（１０８）を提供することと、露出された導体（１０８）をキャッピングすることと、誘電体層（１０４）の表面を改質することであって、導体（１０８）を低ｐＨ溶液に溶解させて誘電体層（１０４）から導体（１０８）イオンを洗浄すること、導体（１０８）イオン下方の誘電体層（１０４）を溶解させること、機械的に強化された洗浄を行うこと、または誘電体層（１０４）上に疎水性層（８００）を化学吸着させることを含むことと、を含む。 （もっと読む）

【課題】半導体基板の第２主面に導入された不純物を活性化でき、第２主面側を加工しながらも素子の特性劣化を防ぎ、第１主面側に精度良くコンタクトホールを形成することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０１の第１主面上に層間絶縁膜１０７を形成する工程と、コンタクトホール形成予定領域において、層間絶縁膜１０７を所定厚さ分残して除去する工程と、半導体基板１０１を第２主面側から所定厚さ除去して半導体基板１０１を薄くする工程と、薄くされた半導体基板１０１の第２主面の表層に不純物を導入する工程と、不純物の導入後、金属電極１０８を構成する材料の融点以上の温度で半導体基板１０１を熱処理する工程と、熱処理後、残された層間絶縁膜１０７を除去してコンタクトホール１０９を形成する工程と、コンタクトホール１０９内及び層間絶縁膜１０７上に金属電極１０８を形成する工程と、を備える。 （もっと読む）

【課題】絶縁膜を貫通する導電性プラグと、絶縁膜上に形成され導電性プラグに接続する上層配線とを備える半導体装置であって、絶縁膜上のレイアウトの自由度を高める半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板の主面上部に形成された層間絶縁膜と、層間絶縁膜を貫通する複数のコンタクトプラグ２２とを備える。層間絶縁膜には、複数のコンタクトプラグ２２のうち隣接する２つのコンタクトプラグ２２をつなぐボイド１９が形成され、ボイド１９内には、２つのコンタクトプラグ２２を相互に接続するボイド内配線２１が埋め込まれている。層間絶縁膜は、相互に並行して延在する複数のゲート配線１６を被覆しており、ボイド１９及びコンタクトプラグ２２は、複数のゲート配線１６のうち隣接する２つのゲート配線１６の間に形成されている。 （もっと読む）

【課題】半導体素子において、互いにシリコン酸化膜の異なる深さに位置するポリシリコン電極及びシリコン基板に対するコンタクトの形成工程を簡単にする。
【解決手段】第３層のポリシリコン電極１００の表面にシリサイド膜１０２を形成する。その上に積層されるシリコン酸化膜９２をエッチングして、ポリシリコン電極１００及びシリコン基板８０の拡散層（ＦＤ５２）に対するコンタクト開口を同時に形成する。エッチング工程において、コンタクト溝９６がシリサイド膜１０２に到達した以降、コンタクトホール１１０がＦＤ５２に到達するまで、コンタクト溝９６のエッチングはシリサイド膜１０２で停止される。これら深さの異なる開口部にタングステンを堆積し、ポリシリコン電極１００及びＦＤ５２をそれぞれＡl電極９８，１１４に接続する。 （もっと読む）

【課題】複数の画素を有する表示領域に形成された複数の信号配線、前記表示領域の外側に形成された複数のファンアウト配線を含む少なくとも１つのファンアウト配線部、前記信号配線とファンアウト配線の間に前記信号配線とほぼ平行に形成され前記２つの配線を連結し、少なくとも一部は屈曲パターンを有する複数の信号補償配線を含む信号補償配線部を含む薄膜トランジスタ基板及び表示装置を提供する。
【解決手段】信号補償配線間の間隔は、駆動回路付近での配線間隔より充分に広いので、多数の配線にこのような屈曲パターンを容易に形成することができる。 （もっと読む）

【課題】半導体基板周縁部における層間絶縁膜の過剰研磨を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１に形成された下地膜８上に層間絶縁膜１１を形成する工程と、層間絶縁膜８上にフォトレジスト膜５０を塗布する工程と、フォトレジスト膜５０を露光及び現像することにより、半導体基板１の周縁部１ａを除いてフォトレジスト膜５０を部分的に除去する工程と、層間絶縁膜１１及びフォトレジスト膜５０を化学的機械研磨することにより、層間絶縁膜１１を平坦化する工程と、研磨後に残存しているフォトレジスト膜５０を除去する工程とを具備する。 （もっと読む）

【課題】フォトリソグラフィー工程数を低減することで製造コストの低減および歩留まりの向上を実現し得るカラー表示装置の製造方法を提供する。
【解決手段】透明基板７１０上にソース線７０５、ドレイン電極７０８となる線状遮光体７０１、７０１ｋを形成した後、開口部７１１に色素材７０２を定着させてカラーフィルターとする。次に、色素材を覆う透明保護膜７２３を成膜し、その上に多結晶シリコン薄膜７１７を形成する。そして、画素マトリックス外のソース線端子を覆うポリイミド膜を形成した後、ゲート絶縁膜７１９を成膜し、ポリイミド膜を除去する。次に、ゲート絶縁膜上にゲート線７０７を形成する。本方法におけるフォトリソグラフィー工程は、線状遮光体形成、多結晶シリコン薄膜形成、ゲート電極形成、の３工程のみとなる。 （もっと読む）

【課題】コンタクトプラグ内のボイドの露出を防止し、強誘電体キャパシタを構成する容量下部電極の下にある拡散防止膜とコンタクトプラグとの接触面積を増加させ、強誘電体キャパシタの電気特性の劣化を防止する。
【解決手段】半導体基板１１の上に形成された第１の層間絶縁膜１６と、第１の層間絶縁膜中に形成され、半導体基板１１に接続されたコンタクトプラグ１７と、コンタクトプラグ１７及び第１の層間絶縁膜１６の上に形成された導電性の拡散防止膜２１と、拡散防止膜２１の上に下から順に配置された、容量下部電極２２、容量絶縁膜２４及び容量上部電極２５を有する容量素子とを備え、コンタクトプラグ１７の上面の高さは、第１の層間絶縁膜１６の上面よりも高い。 （もっと読む）

【課題】シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体を提供する。
【解決手段】上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域１６Ａ，１６Ｂ，１６Ｃを含む、半導体基板１２と、前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部２０を有する絶縁中間層１８と、前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料２４とを備える。 （もっと読む）

【課題】半導体基板にスルーホールを形成する工程や、半導体基板を裏面から研磨する工程は、非常に長い時間を要し生産性を低下させる要因となる。また、半導体基板を積層する構造であるため、積層して形成された半導体集積回路は厚くなり機械的な柔軟性に劣っている。
【解決手段】複数の基板上に剥離層を形成し、剥離層上に半導体素子、および貫通配線のための開口部を形成する。そして、半導体素子を有する層を基板から剥離し、重ね合わせて積層し、開口部に導電性を有する層を形成して貫通配線を形成することによって半導体集積回路を作製する。 （もっと読む）

【課題】
絶縁膜に形成した深孔内に王冠構造のキャパシタを設ける場合、深孔内壁に形成した第１の上部電極とプレートとなる第２の上部電極との間に誘電体が介在するため、上部電極相互の接続が困難になる問題を解決する。
【解決手段】
深孔の内壁に形成される第１の上部電極２２７を導体膜２２４、導体プラグ２３６ａを介して配線２４１ａに接続し、プレートとなる第２の上部電極２３１を導体プラグ２３９ａを介して配線２４１ａに接続する構成とし、第１の上部電極と第２の上部電極を接続する。 （もっと読む）

【課題】ウエハレベルＣＳＰ等の半導体パッケージ構造を有する半導体装置において、微細化が可能であると共に、絶縁樹脂層との界面で剥離が発生しにくい導電部を備え、導電部における良好な導電性が確保される半導体パッケージ構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、一面に電極３を配してなる半導体基板２と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層４と、前記絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続されるシード層５と、前記シード層上の外周域に配された無機薄膜層６と、前記シード層及び前記無機薄膜層上に配され、前記シードを介して前記電極と電気的に接続される導電部７と、を少なくとも備える。 （もっと読む）

【課題】 貴金属ライナとこれに隣接する誘電材料との間の付着性を向上させた相互接続構造を提供する。
【解決手段】 化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させた相互接続構造およびこれを製造する方法を提供する。本発明によれば、化学的にエッチングした誘電材料に処理ステップを行って、処理した表面が疎水性になるように誘電材料の化学的性質を変更する。処理ステップは、貴金属ライナの堆積前に実行して、化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させるのに役立てる。 （もっと読む）

【課題】接点電極の形状を工夫することで信頼性の高い半導体装置を提供する。
【解決手段】集積回路が形成された半導体装置とアンテナに代表されるような外部回路を接続するために、半導体装置に形成する接点電極の形状を工夫し、外部回路と接点電極の接続不良を起こし難く、高い信頼性を有する接点電極を提供する。接点電極の形成には角部が面取りされた形状を有するスキージ又はくさび形状のスキージを用いたスクリーン印刷法を適用する。接点電極は周辺部と中央部に大別できる。周辺部は中央部から端部にかけて膜厚がなだらかに減少するテーパ部を有し、中央部はテーパ部から連続した形状の突起部を有する。 （もっと読む）

【課題】増幅回路内の寄生抵抗を、補正抵抗を設置することで調整し、増幅回路を安定に動作させる。
【解決手段】カレントミラー回路において、カレントミラー回路内の寄生抵抗に対して、寄生抵抗を補正する補正抵抗が設置されている半導体装置であり、カレントミラー回路は、少なくとも２つの薄膜トランジスタを有するものである。薄膜トランジスタのそれぞれは、チャネル形成領域、ソース領域またはドレイン領域を有する島状半導体膜、ゲート絶縁膜、ゲート電極、ソース電極またはドレイン電極を有しており、補正抵抗は、ゲート電極、ソース電極、もしくはドレイン電極のいずれか１つの寄生抵抗を補正するものである。また補正抵抗はそれぞれ、ゲート電極、ソース電極またはドレイン電極、もしくはソース領域またはドレイン領域と同じ材料を含む導電層を有するものである。 （もっと読む）

【課題】分離溝の幅を縮小させても半導体装置の特性悪化および信頼性不良を発生させないようにすること。
【解決手段】第１シリコン基板１上にシリコン酸化膜２を介して第２シリコン基板３が積層された基板と、素子（ゲート電極１４ａ、ソース／ドレイン領域１７）が形成された素子形成領域Ｒ１と、基板コンタクト用開口部９が形成された基板コンタクト用開口部領域Ｒ３と、第２シリコン基板３上の素子間を分離する分離溝８が形成された分離溝領域Ｒ２と、分離溝８の表面に形成されたシリコン酸化膜１０と、分離溝８に充填されたポリシリコン１１と、基板コンタクト用開口部領域Ｒ３のシリコン酸化膜２、１８を貫通して第１シリコン基板１に通ずる下穴２２と、下穴２２内にて第１シリコン基板１と接続される配線層２５と、を備える。 （もっと読む）