【課題】ＨＢＴ、ＨＥＭＴという異種類のトランジスタを、極めて小さい接続抵抗の下で接続した構成を持つ化合物半導体エピタキシャルウェハを提供すること。
【解決手段】同一ウェハ内で、一単位のＨＢＴエピタキシャル層（ＨＢＴ構造４０）の上に一単位のＨＥＭＴエピタキシャル層（ＨＥＭＴ構造５０）を積層した構造とする。 （もっと読む）

【課題】 熱的安定性と信頼性を両立し、さらに静電破壊耐量を向上したＨＢＴを備えた半導体装置を提供する。
【解決手段】 化合物半導体からなる基板の主面上に、順に形成されたサブコレクタ層、コレクタ層、ベース層４およびエミッタ層５、ならびにコレクタ層４と電気的に接続されたコレクタ電極、ベース層４と電気的に接続されたベース電極、エミッタ層５上に形成され、エミッタ層５と電気的に接続されたエミッタメサ層６Ｍ、およびエミッタメサ層６Ｍと電気的に接続されたエミッタ電極１３を備えたＨＢＴであって、このエミッタメサ層６Ｍが、ｎ型ＧａＡｓ層からなる半導体層６と、半導体層６上のｎ^＋型ＧａＡｓ層からなる高濃度半導体層６Ｂと、高濃度半導体層６Ｂ上のｎ型ＩｎＧａＡｓ層からなるバラスト抵抗層７とを有する。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】 マイクロ波集積回路において、能動素子入力部に配置されるノイズ信号カット用容量素子は、容量素子形成に必要な配線等の部品も含め、大きな面積を必要とし、チップサイズ小型化阻害の要因となっている。又、半導体能動素子、特に電界効果トランジスタにおいては、メサ型素子分離の際、メサ段差部分におけるゲート金属の段切れ、ゲート金属と能動層との接触による特性劣化が問題となっている。
【解決手段】 本発明では、チップ裏面に形成される容量素子において、半導体デバイスの１端子の直下に容量素子の２電極のいずれか一方を接続した構造および、半導体デバイスの１端子の直下に容量素子を作製する。又、半導体表面の平面上にゲート金属を被着し、その後裏面から半導体基板およびトランジスタ能動領域以外の能動層を除去する。 （もっと読む）

【課題】 ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。
【解決手段】 ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。 （もっと読む）

【課題】 特徴的な素子構造を用いて、ベースバラスト抵抗及び容量を含んだ構成を少ないチップ面積で実現できるトランジスタを提供する。
【解決手段】 トランジスタ１１のベースフィンガＢの上には、電気的に接続された下部電極１３ａが形成される。下部電極１３ａの上には、薄膜抵抗体１２ａ及び誘電体１３ｂが形成される。薄膜抵抗体１２ａ及び誘電体１３ｂの上には、上部電極１３ｃが形成される。上部電極１３ｃは、信号入力配線１４に電気的に接続されている。薄膜抵抗体１２ａは、下面が下部電極１３ａと、上面が上部電極１３ｃとそれぞれ電気的に接続されており、信号入力配線１４とトランジスタ１１のベースフィンガＢとの間に挿入されるベースバラスト抵抗１２として機能する。また、下部電極１３ａ、誘電体１３ｂ及び上部電極１３ｃによって容量１３が形成され、ベースバラスト抵抗１２と並列に挿入される構造となる。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、電流コラプス現象を低減することができる半導体装置と高周波増幅器を提供する。
【解決手段】半導体装置は、GaAs基板６と、GaAs基板の上に設けられたサブコレクタ層５と、サブコレクタ層５の上の一部に設けられたコレクタ層４と、コレクタ層４の上に設けられたベース層（第１の半導体層）３と、ベース層３のうち真性ベース領域１１の上に設けられた第２エミッタ層（第２の半導体層）２ａと、ベース層３のうち外部ベース領域２ａの上に設けられた第２エミッタ層（第２の半導体層）２ｂと、第２エミッタ層２ａの上に設けられた第１エミッタ層１とを有している。 （もっと読む）

照明システムは、複数個の発光素子（Ｒ、Ｇ、Ｂ）を含む光源（１）を有する。これらの発光素子は、少なくとも第１の原色の第１の発光ダイオードと、少なくとも第２の原色の第２の発光ダイオードとを備え、第１と第２の原色がお互いに異なっている。この照明システムは、発光素子によって発せられた光を平行にするためのファセット光コリメータ（２）を有する。このファセット光コリメータは、照明システムの長手方向軸（２５）に沿って構成される。ファセット光コリメータ内の光伝搬は、全内部反射に、又はファセット光コリメータのファセット上に施された反射コーティングでの反射に基づいている。ファセット光コリメータは、光源から離れて面する側で、ファセット光反射板に組み合わせる。この照明システムは、光整形拡散体（１７）を更に備える。この照明システムは、均一な空間の及び空間角度色分散で光を発する。
（もっと読む）

【課題】ベース抵抗およびリーク電流を低減した高性能なヘテロバイポーラトランジスタを提供する。
【解決手段】本発明のヘテロバイポーラトランジスタは、素子分離のための絶縁領域１０１に隣接して設けられるコレクタ領域１０２と、エミッタ領域１０７と、コレクタ領域１０２およびエミッタ領域１０７に挟まれる真性ベース領域１０３と、真性ベース領域１０３に隣接し、電気的に接続するように絶縁領域１０１上に設けられた外部ベース領域１０４とを備え、外部ベース領域１０４は、外部ベース領域１０４の固相成長を誘起する触媒金属およびＧｅを含み、結晶性半導体からなる。 （もっと読む）

【課題】 サージへの耐性を向上させると共に、リーク電流の低減を図ることができる保護ダイオードを提供する。
【解決手段】 ｎ型のｎ^＋ＧａＡｓ層６と、ｎ^＋ＧａＡｓ層上に形成されたｎ型のｎ⁻ＧａＡｓ層７を備え、ｎ⁻ＧａＡｓ層内にｐ型エミッタ領域８及びｐ型コレクタ領域９が形成された保護ダイオードであって、ｎ⁻ＧａＡｓ層のドーパントのドーピング濃度をｎ^＋ＧａＡｓ層のドーパントのドーピング濃度よりも小さくする。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

【課題】
【解決手段】 バイポーラ接合トランジスタ（１００）に関連する方法、装置、デバイスの実施例が記載されている。 （もっと読む）

バイポーラデバイスにおいてエピタキシャルベース層を形成する方法。同方法は：活性シリコン領域（１０）に隣接したフィールドアイソレーション酸化物領域（１２）を有する構造を提供するステップと；前記フィールドアイソレーション酸化物領域（１２）上に窒化シリコン／シリコン積層（１４，１６）を形成するステップであって、前記窒化シリコン／シリコン積層（１４，１６）はシリコンの上位層（１４）と窒化シリコンの下位層（１６）とを含む、前記ステップと；階段状シード層を形成するために前記窒化シリコン／シリコン積層（１４，１６）にエッチングを実行するステップであって、前記窒化シリコンの下位層がエッチングされると同時に前記シリコンの上位層が横方向にエッチングされる、前記ステップと；前記階段状シード層および活性領域（１０）とにわたってＳｉ／ＳｉＧｅ／Ｓｉ積層（２０）を成長させるステップと；含む。
（もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）