【課題】高い電流利得が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板の上に設けられた第１導電型のベース層と、ベース層に接続されたベース電極と、ベース層の上に設けられた第２導電型のコレクタ層と、コレクタ層の上に設けられたコレクタ電極と、ベース層の上に設けられた第２導電型のエミッタ層と、エミッタ層の上に設けられたエミッタ電極と、コレクタ層とエミッタ層との間に設けられベース層上でコレクタ層とエミッタ層とを分離する、幅が１００ｎｍ（ナノメートル）以下の分離溝とを備えている。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。
【解決手段】隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。パッド層を形成して、先在するＣＭＯＳデバイスのソースおよびドレインに対して真性ベース層の高さを隆起させることにより、かつ選択的エピタキシを介して外因性ベースを形成することにより、表面の凹凸の影響は、外因性ベースのリソグラフィによるパターン形成時に最小になる。また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。内側のスペーサまたは外側のスペーサが、エミッタからベースを分離するために形成されうる。パッド層、真性ベース層、および外因性ベース層は、一致した外側の側壁表面を有するメサ構造を形成する。 （もっと読む）

2つの別個の成長過程を用いて統合BiFETを製作するための方法及びシステムを開示する。本発明を実施すると、BiFETのFET部分が第1製作環境で製作される。本発明を実施すると、BiFETのHBT部分が第2製作環境で製作される。FET部分とHBT部分の製作を2つ以上の別々の反応器内に分離することで、最適な装置性能が両方の装置で達成される。
（もっと読む）

【課題】素子分離領域を通過するリーク電流を感度高く検出できる半導体装置を提供する。
【解決手段】ベース電極を含むバイポーラトランジスタ領域と、抵抗を含む抵抗領域と、前記抵抗の一方の端部と、前記ベース電極と、を接続する配線層と、前記バイポーラトランジスタ領域と前記抵抗領域とを分離する素子分離領域と、を備え、前記バイポーラトランジスタ領域内のコレクタ層と前記抵抗との間において、前記素子分離領域を通過して前記抵抗に流れるリーク電流を、前記配線層を介して前記ベース電極に供給することを特徴とする半導体装置が提供される。 （もっと読む）

【課題】多重型トランジスタ半導体構造を提供すること。
【解決手段】半導体構造が２つの異なった部分を用いて形成される。第１の部分は第１のトランジスタを形成し、第２の部分は第２のトランジスタを形成する。第１のトランジスタの複数の部分が第２のトランジスタの複数の部分をも構成する。すなわち、第１のトランジスタ及び第２のトランジスタの両方が、同一の構造における複数の部分により構成される。 （もっと読む）

【課題】省スペース性および高周波特性を両立する半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１と、半導体基板１上に形成されたサブコレクタ層２と、サブコレクタ層２上に形成されたコレクタ層３と、コレクタ層３上に形成されたベース層４と、ベース層４上に形成されたエミッタ層５と、コレクタ層３と接続されるコレクタ電極８ａと、ベース層４と接続されるベース電極７と、エミッタ層５と接続されるエミッタ電極６と、サブコレクタ層２をスパイラル状に区画する絶縁領域１６と、スパイラル状に区画されたサブコレクタ層２の一端に接続される第１のインダクタ電極８ｂと、スパイラル状に区画されたサブコレクタ層２の他端に接続される第２のインダクタ電極８ｃとを備える。 （もっと読む）

【課題】従来の回路では生じるコストや面積の増大を低く抑えながら高いＥＳＤ耐性が実現できる保護回路を備えた電力増幅器を提供する。
【解決手段】半導体基板には、少なくとも１つのバイポーラトランジスタ１０を有する能動素子と、バイポーラトランジスタ１０のベース５とエミッタ６間をベース・エミッタ間ダイオードとは逆方向となるように接続されたダイオードＤと、ダイオードＤとバイポーラトランジスタ１０のベース５との間に直列に接続された抵抗Ｒと、バイポーラトランジスタ１０のベース５にバラスト抵抗Ｒを介して接続されたバイアス回路１７が形成されている。抵抗Ｒは、バイアス回路１７のバラスト抵抗Ｒを兼ねている。 （もっと読む）

【課題】 ＨＢＴでは、ベース電流を増加させて電流密度の向上を図ると、二次降伏を起し、破壊に至りやすくなる。
【解決手段】 単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。これにより、単位素子に電流が集中した場合であっても二次降伏による破壊が発生しない能動素子を実現できる。また単位ＦＥＴでは耐圧を確保するため埋め込みゲート電極構造を採用するが、埋め込み部をＩｎＧａＰ層に拡散させない構造とすることによりＰｔの異常拡散を防止できる。更に、単位ＨＢＴのエミッタメサ、ベースメサ形成、レッジ形成および単位ＦＥＴのゲートリセスエッチングに選択エッチングを採用でき、再現性が良好となる。 （もっと読む）

【課題】増幅利得の向上（高出力動作）と熱暴走抑制効果の向上（安定動作）とを両立させた、半導体電力増幅器及びその製造方法を提供する。
【解決手段】各ＨＢＴ４０のエミッタは、並列接続された第１のエミッタバラスト抵抗体４１及び第２のエミッタバラスト抵抗体４２を介して、エミッタ（接地）端子３にそれぞれ接続される。第１のエミッタバラスト抵抗体４１と第２のエミッタバラスト抵抗体４２とは、温度変化に伴う抵抗値の変化傾向が相反する温度特性を有した材料で形成される。これにより、第１のエミッタバラスト抵抗体４１が有する温度上昇に従って抵抗値が減少（又は増加）する欠点を、第２のエミッタバラスト抵抗体４２が有する温度上昇に従って抵抗値が増加（又は減少）する欠点で緩和させることが可能となる。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタ及びフォトダイオードが電気信号の劣化を伴うことなく接続され、全面再成長の特徴である高集積度を損ねることなく、動作速度及び受光感度に優れた光電子集積回路を提供する。
【解決手段】 光電子集積回路は、光素子２のアノード電極９又はカソード電極８からの配線１９が［０１１］方向に形成されて素子に接続されることを特徴としている。 （もっと読む）

【課題】本発明によれば、バイポーラトランジスタからなる集積回路の多様な製造方法を提供する。
【解決手段】本発明の一実施の形態によれば、バイポーラトランジスタは、基板と、複数の交互にドープされた領域を含み、複数の交互にドープされた領域は正味の第１導電型から正味の第２導電型へ横方向に交互に配置されたコレクタと、コレクタと電気的にコンタクトするコレクタコンタクトからなるように構成できる。また、バイポーラトランジスタは、コレクタの下において高濃度にドープされた埋め込み層と、ベースコンタクトと電気的にコンタクトし、正味の第２導電型にドープされ、複数の交互にドープされた領域の一部にかかるベースと、ベース内に配置され、正味の第１導電型にドープされたエミッタからなり、エミッタの下の複数の交互にドープされた領域の一部が、約３×１０^１２ｃｍ^-２未満の濃度でドープされていることを特徴とすることができる。 （もっと読む）

【課題】 互いに並列に接続されたベースバラスト抵抗及び容量を付加したＨＢＴ等のヘテロ接合型半導体素子を有する半導体装置において、その素子面積を縮小し、かつ作製工程の簡略化も可能にすること。
【解決手段】
少なくともコレクタ層３とベース層５と第１のエミッタ層７Ａとからなる積層体によって構成されたＨＢＴ１５ａ及び１５ｂを有し、これらのＨＢＴと同一構成材料からなる積層体１６において、各ＨＢＴのベースに接続されたベース構成材料層５と、ベース信号入力端子電極に相当するエミッタ構成材料層上のエミッタ電極９との間に、ベース構成材料によるベースバラスト抵抗１３と、エミッタ及びベース構成材料からなる逆方向ダイオードによる容量１４とが並列に接続されることによって、並列の複数のＨＢＴの熱暴走を防止する構造を素子面積の縮小の下で容易に作製することができる。 （もっと読む）

【課題】 ヘテロ接合半導体素子とダイオード素子とが同一基板上に集積され、ヘテロ接合半導体素子単独の場合と同程度の簡易なエピタキシャル層の積層構造からなり、かつ、ダイオード素子の特性が、ヘテロ接合半導体素子の構成材料層の特性によって制約されることが少ない半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらの一部をメサ構造に加工してＨＢＴ１０を形成する。また、別の領域をメサ形状に加工して、それぞれ、ＰＩＮダイオードのｎ型層１６ａと１６ｂ、ｉ型層１５ａと１５ｂおよびｐ型層１４とする。このうち、ｉ型層１５ａと１５ｂは、エミッタ構成材料層１５に不活性化イオンを注入して高抵抗化して形成する。 （もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

【課題】近接する２つの素子間に高濃度不純物領域を配置し、フローティング電位またはＧＮＤ電位を印加することにより２つの素子間のアイソレーションを向上させる手法は、漏れた高周波信号のパワーが大きい場合に高濃度不純物領域の電位が変動してしまう。このため、結果として２つの素子間のアイソレーションが十分確保できなくなる問題があった。
【解決手段】近接する２つの素子間に伝導領域または金属層による分離素子を配置する。分離素子は高抵抗素子を接続し、直流端子パッドに接続する。また直流端子パッドから分離素子に至る接続経路は電位が高周波振動しない経路とする。これにより、少なくとも一方に高周波信号が伝搬する２つの素子の間に高周波ＧＮＤ電位を配置したこととなり、２つの素子間の高周波信号の漏れを防止できる。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続してスイッチ回路装置を構成する。単位素子を並列に複数接続したスイッチ回路装置において、単位素子毎に動作電流が不均一となっても、１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。単位素子を並列に複数接続した能動素子において、単位素子毎に動作電流が不均一となっても、コレクタ電流が負の温度係数を持つため１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

【課題】ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保する。
【解決手段】１つの共通の半絶縁性基板１上に、ＨＢＴ２０とバラクタダイオード２１とを形成したマイクロ波モノリシック集積回路において、ＨＢＴとバラクタダイオード２１とに共通するコレクタ層を、コレクタコンタクト層４側に位置する第１のコレクタ層２２ａ、２２ｂと、反コレクタコンタクト層側に位置する第２のコレクタ層２３ａ、２３ｂとで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。そして、バラクタダイオード２１においては、第２のコレクタ層２３ｂ上にショットキー電極２４を形成する。 （もっと読む）