【課題】低照度から高照度までの入力に対してリニアな出力を得ることが可能であるとともに、フォトダイオードの出力電流の温度依存性を補正することができる光センサを実現する。
【解決手段】光センサ（１）において、第１のアナログ−デジタル変換回路（１１）に、第１のフォトダイオード（ＰＤ１）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第１の基準電流源が備えられ、第２のアナログ−デジタル変換回路（１２）に、第２のフォトダイオード（ＰＤ２）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第２の基準電流源が備えられ、第１の基準電流源を用いて出力された第１の検出結果（ＡＤＣＯＵＴ１）と、第２の基準電流源を用いて出力された第２の検出結果（ＡＤＣＯＵＴ１）とから、第２のフォトダイオード（１２）による可視波長域の受光強度を検出することによって照度を測定する。 （もっと読む）

【課題】ポテンショメータの抵抗値や電流源による電流が変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるＡＤ変換器を提供する。
【解決手段】被第１積分電圧Ｖｉｎが入力されているときに被第１積分電圧Ｖｉｎと基準電圧Ｖｃｏｍとの差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧Ｖｒｅｆが入力されているときに被第２積分電圧Ｖｒｅｆと基準電圧Ｖｃｏｍとの差分の電圧を積分する第２積分を行い、少なくとも第２積分に応じた積分電圧を出力する積分器１２と、第２積分を開始してから積分電圧と基準電圧Ｖｃｏｍとが等しくなるまでの時間を計測して出力するコンパレータ１３及びＬＯＧＩＣ１４と、を備えた２重積分型ＡＤコンバータ１０と、被第１積分電圧Ｖｉｎを変化させるとともに、被第２積分電圧Ｖｒｅｆ及び基準電圧Ｖｃｏｍを変化させる抵抗−電圧変換回路３０と、を備える。 （もっと読む）

【課題】より一層の高精度化が可能なＡ／Ｄ変換器を提供する。
【解決手段】制御回路（制御手段）５は、積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われるように入力切替部２を制御する機能を有する。第１の二重積分における第２積分期間に対応したカウント値からなる第１のカウント値と第２の二重積分における第２積分期間に対応したカウント値からなる第２のカウント値とが入力されるディジタル回路７を備える。ディジタル回路７は、第１のカウント値ごとに、第１のカウント値の前後１つずつの第２のカウント値の平均値を第１のカウント値から減算した差分値を求めてディジタル値として出力する機能を有する。 （もっと読む）

【課題】従来の四重積分型Ａ／Ｄ変換器に比べて、精度の低下を防止しつつ単位時間当たりの変換回数を増やすことが可能なＡ／Ｄ変換器を提供する。
【解決手段】積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われる。ディジタル回路７は、第１の二重積分における第２積分期間に対応した第１のカウント値を被減数、第２の二重積分における第２積分期間に対応した第２のカウント値を減数として被減数から減数を減算して得た差分値をディジタル値として出力する機能を有し、差分値を求めるにあたり、第２のカウント値を時系列で入力される２つの第１のカウント値に対する減数として共用する。 （もっと読む）

【課題】両極性の入力電圧を変換可能であり、且つ、ディジタル値として異常値が出力されるのを防止することが可能な二重積分型Ａ／Ｄ変換器を提供する。
【解決手段】両極性の入力電圧を変換可能な二重積分型Ａ／Ｄ変換器であって、入力電圧Ｖ_inを積分する第１積分期間が終了する直前において積分器１の出力電圧Ｖ_outが基準電圧Ｖ_AGNDよりも高い第１の比較基準電圧Ｖ_Hと基準電圧Ｖ_AGNDよりも低い第２の比較基準電圧Ｖ_Lとの範囲Ｖ_H〜Ｖ_L内にあり、且つ、基準電圧Ｖ_AGNDよりも高い第１の参照電圧Ｖ_REF+あるいは基準電圧Ｖ_AGNDよりも低い第２の参照電圧Ｖ_REF-を積分する第２積分期間において一定周期のクロックパルスをカウントし積分器１の出力電圧Ｖ_outが基準電圧Ｖ_AGNDに戻るまでのカウント値をディジタル値として出力するカウンタ４がオーバーフローしたときに、カウンタ４のカウント値をゼロにリセットさせる補正手段８を備えている。 （もっと読む）

【課題】両極性の入力電圧を変換可能であり、且つ、カウンタのカウント値が異常値であるか否かを判定することが可能な二重積分型Ａ／Ｄ変換器を提供する。
【解決手段】第１積分期間の終了時におけるコンパレータ３の出力に基づいて積分器１の出力電圧Ｖ_outの基準電圧Ｖ_AGNDに対する大／小に基づく極性を“Ｈ”／“Ｌ”として判定して出力するとともに極性判定結果に応じて入力切替部２を制御する制御回路（制御部）５と、積分器１の出力電圧Ｖ_outを基準電圧Ｖ_AGNDよりも高い第１の比較基準電圧Ｖ_H、基準電圧Ｖ_AGNDよりも低い第２の比較基準電圧Ｖ_Lそれぞれと比較して各比較結果ごとに大／小に応じて“Ｈ”／“Ｌ”の出力を発生する比較手段７とを備える。ディジタル回路８は、カウンタ４のカウント値が最大値であり、且つ、制御回路５での極性判定結果と比較手段７による両方の比較結果とが異なるときに、カウント値を異常値と判定する異常判定手段を有する。 （もっと読む）

【課題】入力信号の取り込みが速く、且つ電源回路を含む雑音源に対しても雑音除去の効果が安定するアナログ入力装置を得る。
【解決手段】アナログ入力装置は、アナログ信号をＡＤ変換器（１３）に取り込むアナログ入力装置において、内部電源を供給するスイッチング電源回路（２１）と、上記アナログ信号に重畳する上記スイッチング電源回路から発生する雑音を除去するアナログ積分型フィルタ（７）と、上記アナログ積分型フィルタの積分時間を制御するパルス信号、および上記スイッチング電源回路を駆動するパルス信号を同一のパルス源（９）からの基準パルスから生成するカウンタ回路（８）と、を備える。 （もっと読む）

【課題】本発明によれば、クロックパルス発生器の周波数が比較的低い場合にも、自身の積分回路のコンデンサの静電容量を、ＩＣに内蔵可能となる程度に小さくすることが可能な二重積分型ＡＤ変換器を実現することができる。
【解決手段】本発明は、測定電圧またはこの測定電圧と逆極性の標準電圧のいずれかを選択し出力するセレクタと、このセレクタの出力を積分する積分回路と、クロックパルスを発生するクロックパルス発生器とを有し、前記積分回路の積分値が予め定められた値となるまでの時間を前記クロックパルスで計測し、計測した時間に基づいてアナログデジタル変換する二重積分型ＡＤ変換器において、前記クロックパルスに基づいてこのクロックパルスよりもパルス幅の小さい微小パルスを生成する微小パルス発生回路と、前記セレクタと前記積分回路との間に設けられ、前記微小パルスを入力し、そのパルス幅に相当する期間においてのみ前記セレクタと前記積分回路とを接続するスイッチと、を備えたことを特徴とする。 （もっと読む）

【課題】本発明は、電源電圧変化や温度変化の影響により、ＤＡ変換手段、積分回路からの出力信号が変動するということはなく、出力特性が安定しているΣΔ型ＡＤ変換器およびそれを用いた角速度センサを提供することを目的とするものである。
【解決手段】本発明は、センサ素子３０と、ドライブ回路１３１と、センス回路７４とを備えた角速度センサにおいて、ドライブ回路１３１を、入力切替手段１３２、ＤＡ変換手段１３３、積分手段１３４、比較手段１３５、ＤＡ切替手段１３６を有するΣΔ変換器１５１と、デジタルバンドパスフィルタ１３７と、ＡＧＣ回路１３８および駆動回路１３９とにより構成した。 （もっと読む）

【課題】分解能の高いＡＤ変換を行うことができるＡＤ変換器を提供する。
【解決手段】ＡＤ変換器においては、ＡＤ変換の要求を受け付けると、１回目の積分値を得るための変数ｉの値を１と設定する（Ｓ１１）。次に、１回目の積分値を得るための入力を積分する入力積分時間ｔ_１を導出する（Ｓ１２）。そして、入力積分時間ｔを用いてＡＤサンプリングを行なう（Ｓ１３）。Ｎ回のサンプリングを行った後（Ｓ１４において、ＹＥＳ）、Ｎ回のＡＤサンプリングにおける積分値の出力を平均する。そして、平均した値を、デジタルデータとして出力する（Ｓ１６）。 （もっと読む）

【課題】２重積分AD変換回路において、積分器の非反転入力端子に近い電圧をAD変換する場合、変換結果が不安定である。
【解決手段】アナログ入力電圧に所定の演算を行ってAD変換を行いその結果に更に所定の演算を行うことにより、積分器の非反転入力端子に近い電圧を直接変換することを回避する。比較電圧を変化させることで、不安定な領域での変換を回避するようにしてもよい。 （もっと読む）

【課題】デジタル値変換誤差を生じさせず正確なＡＤ変換を行うことを可能にした２重積分型アナログデジタルコンバータの提供。
【解決手段】２種の電流値を生成することが可能な定電流源（アンプ１１，トランジスタＭ３，Ｍ４．Ｍ５）と、ダイオード接続されたＮチャネルトランジスタＭ１と、ゲートがＮチャネルトランジスタＭ１のゲートに接続された第２のＮチャネルトランジスタＭ２と、並列に接続されたコンデンサＣ１を有する積分器１２と、図示の如きスイッチＳ１〜４と、オシレータ１４と、オシレータ１４によってカウントアップされるカウンター１６と、スイッチＳ１〜Ｓ４および定電流源が生成する電圧値を２者択一に選択する制御回路１５と、コンパレータ１３と、レジスター１７と、スイッチＳ１の導通後一定時間後にスイッチＳ４を導通させる手段（カウンターまたはコンデンサを用いた遅延回路）とを備える。 （もっと読む）

【課題】変換誤差の小さい光絶縁型Ａ／Ｄ変換回路を提供すること。
【解決手段】本発明に係るトランスインピーダンス増幅器は、第１の電源電圧が与えられる第１の端子と、前記第１の電源よりも低電位の第２の電源電圧が与えられる第２の端子と、を備え、入力アナログ電流信号に基づいて、前記第１の電源電圧又は前記第２の電源電圧のいずれかに２値化された電圧信号を出力するものである。これにより、変換誤差を低減することができる。 （もっと読む）

【課題】参照信号におけるランプ波形のアナログ特性を改善するデジタル−アナログ変換回路、固体撮像素子及び撮像装置を提供する。
【解決手段】参照信号生成回路４は第１Ｄ／Ａ変換部４１と、第２Ｄ／Ａ変換部４２と、ゲイン調整電流源４３と、制御回路４４を有する。制御回路４４は、ランプ信号の初期電圧を生成する第１Ｄ／Ａ変換部４１の電流源構成を第２Ｄ／Ａ変換部４２に入力される制御信号Ｄｇａｉｎに応じて制御する。 （もっと読む）

【課題】オーディオ信号の振幅が負側に過大になったときのパルス幅変調信号の応答性を安定させる。
【解決手段】基準クロックＭＣＬＫの各周期において前半の半周期で第１コンデンサＣ１が充電され、後半の半周期で第１コンデンサＣ１が放電される。各放電期間に第１コンデンサＣ１の電圧が充電終了時の電圧から所定の閾値電圧Ｖｔｈに低下するまでの放電時間をパルス幅とするパルス信号が第１ＲＳフリップフロップ回路１７で生成される。第２コンデンサＣ２でも第１コンデンサＣ１と同様の充放電動作が行われ、同様のパルス信号が生成される。信号出力回路１９で第１，第２ＲＳフリップフロップ回路１７，１８からのパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔが生成される。充電電流生成回路１４ではオーディオ信号を電圧−電流変換した電流に補助電流Ｉｍｉｎを加算し、オーディオ信号の振幅が負側に過大にならないように制限される。 （もっと読む）

【課題】帰還型ＰＷＭ方式のＡＤ変換回路において、電源や積分器などの回路構成部品による分解能の制限を改善する。
【解決手段】４重積分回路１０は、入力信号Ｖｘを積分し、入力信号Ｖｘのレベルに応じたデューティ比を有する２値化された積分出力信号ＳＡを生成する。分周回路４０は、クロック信号ＣＫを１／ｎ分周し（ｎは偶数）、デューティ比が５０％のキャリア信号ＳＣを生成して４重積分回路１０及び判定回路５０に供給する。判定回路５０は、積分出力信号ＳＡを監視し、キャリア信号ＳＣの１周期ごとに積分出力信号ＳＡの反転回数を検知する。判定回路５０は、反転回数が０回の場合に入力信号Ｖｘがダイナミックレンジを超えていると判定し、反転回数が１回の場合にＡＤ変換は正常であると判定し、反転回数が２回以上の場合にＡＤ変換は異常であると判定し、判定結果を示す判定信号ＨＣを後段のデジタル処理部に出力する。 （もっと読む）

【課題】電流入力ＡＤＣの精度及び分解能を改善するため、入力電流オフセット誤差を減少させる。
【解決手段】信号独立性低入力容量を具備するバッファ回路が入力装置においてブートストラップ技術を使用し、該入力装置のチャンネル領域は該入力装置のゲートにおける絶対的な入力電圧に対して不感受性となる。更に、ブートストラップ技術は、該入力装置における入力容量を著しく減少させるために局所的なフィードバック経路を確立するために使用される。バッファ回路は、電流入力ＡＤＣのフロントエンドを形成するために電荷バランス化変調器を形成するために積分器と結合させることが可能であり、その結果得られる電流入力ＡＤＣは非常に低い入力電流オフセット誤差を示す。 （もっと読む）

【課題】電磁放射線検出器が出力するアナログ量をデジタル化する方法を提供する。
【解決手段】元素センサのマトリクスを備える電磁放射線検出器が出力するアナログ量(V_E)をデジタル化する方法であって、マトリクスの各行または各列に関して、積分器ステージを使用してアナログ量の第１の積分段階を実行する処理と、積分されたアナログ量(V_S)を比較器ステージの出力端子に接続された２進カウンタ及びメモリ素子により第１の数値(B)に変換する処理と、第１の数値をアナログ信号(V_DAC)に変換する処理と、アナログ信号(V_DAC)をアナログ量(V_E)から減算する処理と、減算結果(V_E-V_DAC)を第１の数値に相当する利得で増幅する処理と、増幅されたアナログ信号“2^B・(V_E-V_DAC)”に比例する第２の数値(M)を生成するために、第２の積分段階を実行する処理と、アナログ量(V_E)に相当する数“N”を形成するために第１の数値と第２の数値とを加算する処理とを含む。 （もっと読む）

【課題】単純な回路構成を維持しつつ、ダイナミックレンジを拡大した積分型Ａ／Ｄ変換器を提供する。
【解決手段】積分器の基準電位を可変とする。具体的には、入力電位に比例する基準電位を積分器に供給する。入力電位に応じて積分器の動作点を変えるので、ダイナミックレンジの拡大が可能となる。更には、放電時に積分器に入力する参照電位を可変とする。具体的には、基準電位との差が一定に保たれた参照電位を積分器に入力する。これにより、放電に要する時間と入力電位は比例関係となり、積分型ＡＤＣの特徴である単純な回路構成を維持できる。 （もっと読む）

【課題】クロック周波数を上げずに積分型Ａ／Ｄ変換器の分解能を向上させる。
【解決手段】比較器１１の比較出力が極性反転したタイミングのトリガー信号が形成される。また、カウンタ１２には位相ロックループ回路１３からのクロック信号が供給され、その計数がトリガー信号によって停止される。さらに、位相ロックループ回路１３に設けられるリング発振器３４が、例えば差動型の遅延要素４１〜４４が縦続に接続されて構成され、各段のタップ信号がそれぞれバッファ１４ａ〜１４ｄを介してラッチ回路１５に供給される。このラッチ回路１５に供給された信号が、トリガー信号によって保持される。さらに、このラッチ回路１５に保持された信号がデコード回路１６に供給され、信号のパターンに従って数値への変換が行われる。そしてこのデコード回路１６で変換された数値が、カウンタ１２の計数値の下位に接続されて、出力ライン１７に取り出される。 （もっと読む）