【課題】入力信号の振幅レベルが変化した場合でも、最適なバイアス値を設定する。
【解決手段】バイポーラ／ユニポーラ変換回路１は、入力信号Ｉと正極バイアス値Ｖ（＋）及び負極バイアス値Ｖ（−）とを比較し、比較の結果に基づき入力信号をＲＺ信号に各々変換するＲＺ変換回路２及び３と、各々のＲＺ信号の論理和を演算する論理和回路４と、論理和回路４から出力された両極ＲＺ信号ＡをＮＲＺ信号に変換するＮＲＺ変換回路７と、両極ＲＺ信号に基づき、入力信号の入力状態を検出する入力断検出回路１０と、入力断検出回路１０の検出結果に基づき、正極及び負極バイアス値を設定するバイアス設定回路１２と、各々のＲＺ信号が所定の符号化規則に従っているか否かを検出する符号則誤り検出回路１１とを備え、バイアス設定回路１２は、各々のＲＺ信号が符号化規則に従っていないことが検出された場合に、正極及び負極バイアス値を設定する。 （もっと読む）

【課題】発生できるパルスパターンの種類を増やす。
【解決手段】差動クロック発生部４は、所定周期の正相クロックと、正相クロックと位相が反転した反転クロックとを発生する。クロック選択部５は、差動クロック発生部４が発生する正相クロック又は反転クロックの何れかのクロックを選択する。データ保持部３は、クロック選択部５で選択された正相クロック又は反転クロックにより、１ビット又は半ビットずつ位相の異なる複数の同じパターンのデータを保持出力する。パルスパターン発生部７は、データ保持部３から保持出力される１ビット又は半ビットずつ位相の異なる複数の同じパターンのデータの振幅方向が１ビット又は半ビット単位で強調又は抑制されたパルスパターンを発生する。 （もっと読む）

【課題】単一の伝送路で、高速なシリアルデータを伝送可能な伝送技術を提供する。
【解決手段】受信回路１００は、ｐビットに２×ｑ回（ｐ、ｑは実数）の割合で第１レベルから第２レベルへの遷移が生ずるように生成されたシリアルデータＤＳ_ＯＵＴを受ける。ＶＣＯ６０は、入力された制御電圧Ｖｃｎｔ２に応じた周波数を有するサンプリングクロック信号ＣＬＫ４を発生する。第１分周器２２は、サンプリングクロック信号ＣＬＫ４を分周比Ｍで分周する。第２分周器２４は、受信したシリアルデータに応じたクロック信号ＣＬＫ_ＩＮを分周比Ｎで分周する。周波数比較器２０は、第１分周器２２の出力信号と第２分周器２４の出力信号の位相差に応じた位相周波数差信号ＰＦＤを発生する。制御電圧生成回路４２は、位相周波数差信号ＰＦＤに応じて、チャージポンプ回路４０の周波数を調節するための制御電圧Ｖｃｎｔ２を生成する。 （もっと読む）

【課題】ＵＷＢ通信の特徴を十分に生かしつつ、他の通信が使用する帯域への干渉を抑制
することができるパルス発生装置、通信装置、および、通信方法を提供する。
【解決手段】一定周波数の搬送波を順次のシンボル期間のうち該当するシンボル期間毎に
該シンボル期間以内の所定の単位持続時間だけ継続的に発生させて当該単位持続時間によって規定されるパルス幅の被変調パルス信号を変調してベースバンド信号を担わせるに際して、通信の環境に係る所定の条件に応じて当該パルス幅を調節することによって被変調パルス信号の占有帯域を調節する。 （もっと読む）

【課題】 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測の方法及び装置を提供する。
【解決手段】 装置は、位相誤差信号を出力するように構成された位相・周波数検出器を含む位相ロック・ループＰＬＬ回路（１００）を含む。位相誤差モニター回路（１０２）は、位相誤差信号を論理的に結合し、論理的に結合された位相誤差信号のパルス幅を各基準クロック・サイクルにおいてプログラム可能な遅延時間と比較して瞬時位相誤差変化を決定することにより、瞬時ピーク位相誤差を決定するように構成される。記憶素子（１２４）は瞬時位相誤差変化をストアするように構成される。 （もっと読む）

【課題】発振周期の精度が低い発振器を用いても、モニタ機器からソース機器へ正確に信号を伝送する光伝送ユニットを提供する。
【解決手段】モニタ機器２０の起動制御部は、当該制御部が備える発振器の発振クロックに基づいて第１のカウント値を生成し、第１のカウント値に基づいて第１の規格に準拠した信号から第２の規格に準拠したパルス信号を生成し、ソース機器１０の起動制御部は、当該制御部が備える発振器の発振クロックに基づいて第１のカウント値を生成し、光伝送ケーブル３０を介して伝送されてくるパルス信号から第１のカウント値を算出し、算出された第１のカウント値に基づいて第２のカウント値を調節し、調整された第２のカウント値に基づいて第１の規格に準拠した信号から第２の規格に準拠した信号を生成する。 （もっと読む）

【課題】一般に高周波のＰＬＬ回路は設計が難しく、ＰＬＬの安定性に欠ける場合がある。ＰＬＬ回路に入力された光ディスクの再生信号の基準クロックに対し、１／ｎのクロックでＰＬＬを安定にかける回路を実現し、データの復調や性能評価の指標のひとつであるジッタ評価を可能とする。
【解決手段】ＰＬＬ回路に入力された光ピックアップの出力信号の基準クロックの周波数Ａに対し、ＶＣＯ１３から出力されるクロックの周波数Ｂの制御範囲を、ｎを２以上の整数としたとき、Ａ／（ｎ＋１）＜Ｂ＜Ａ／（ｎ―１）に制限し、１／ｎのクロックでＰＬＬを安定にかける回路を実現し、データの復調や性能評価の指標のひとつであるジッタ評価を可能とする。 （もっと読む）

【課題】複雑な回路を採用した従来の手法と同じ効果を、複雑な回路を使うことなく、つまり、簡単な回路で実現することができる信号伝送回路を得る。
【解決手段】信号を伝送する伝送路２１、２２と、所定の抵抗値を有する終端抵抗３３、３４と、伝送路２１、２２及び終端抵抗３３、３４に接続されたインダクタンス３１、３２と、伝送路２１、２２及びインダクタンス３１、３２の接続部で信号を受信する入力バッファ３５とを設けた。 （もっと読む）

周波数限界よりも低い周波数に結びつけられた差動信号の欠如か又は低過ぎる差動信号を検出する差動入力フェイルセーフ回路構成を開示した。ここで、最終的なセーフ条件が検出されて、信号が送られる。前記フェイルセーフ回路構成からの出力信号は、所与の状態にホールドされる。該所与の状態とは、差動入力信号の無効表現である。限界周波数ロールオフによって補助増幅器を相補的にオフセットする周波数検出器が、フェイルセーフ条件を検出するために使用される。更には、フェイルセーフ回路がアクティブになる前に、いくらかの時間が存在するフェイルセーフ条件を必要とする遅延回路が使用される。初期化回路構成が、適切な電力投入条件を保証する。ここで、該回路構成は、前記フェイルセーフ条件を検出するためにイネーブルにされて、信号の以前の状態とは無関係に、信頼できるフェイルセーフ動作を保証する。
（もっと読む）

【課題】 ジッタを高い精度で広い範囲にわたって測定できるようにする。
【解決手段】 動作範囲判定回路２３は、第１の低域通過フィルタ１４から出力される誤差信号Ｅｒが位相周波数比較器１３の直線動作範囲Ｌに対応する第１の電圧範囲±Ｖ１を越えたときに動作範囲外と判定する。また、第２の低域通過フィルタ２２は、誤差信号に含まれる直流成分を測定対象のジッタの周波数帯域Ｆｊの信号成分より大きい電圧に増幅し、同期判定回路２４は、第２の低域通過フィルタ２２の出力信号が、位相周波数比較器１３の直線動作範囲に対応する第１の電圧範囲±Ｖ１より広く設定された第２の電圧範囲±Ｖ４を越えたときに同期外れと判定する。 （もっと読む）

【課題】 パルス信号の周期の測定を必要とせずに、また、必要な測定精度に応じてパルス数の制限無くジッタ量を測定することができるジッタ測定装置とそれを内蔵した集積回路を提供する。
【解決手段】 ジッタ量を測定すべきパルス信号１は、ｍ分周回路１３で分周された後、パルス遅延回路１４でｎビットの遅延パルスとなり、ｎビットフリップフロップ１６にクロック入力として与えられる。ｎビットフリップフロップ１６の出力は第１のジッタ情報ラッチ回路１７に格納され、次の回で新たなデータが第１のジッタ情報ラッチ回路１７に格納されると同時に前回のデータは第２のジッタ情報ラッチ回路１８に移される。第１及び第２のジッタ情報ラッチ回路１７，１８のデータがジッタ比較回路１９で比較され、パラレル／シリアル変換回路２０を経て出力される。 （もっと読む）