【課題】不揮発性の半導体ディスクの寿命を監視する半導体ディスク寿命監視装置を提供する。
【解決手段】半導体ディスク５−１〜５−Ｋの書込み制御を行うファイルシステム３と、当該ファイルシステム３と前記半導体ディスク５−１〜５−Ｋを接続するインタフェースドライバ４を備え、当該インタフェースドライバ４により書込みが行われる半導体ディスク５−１〜５−Ｋの寿命を予測する半導体ディスク寿命監視装置１であって、前記ファイルシステム３からの書込みを書込情報として測定する測定部７と、前記測定結果を累積し第１の保存データ３２として保存する保存部８と、前記保存した累積書込情報に基づいて、半導体ディスク５−１〜５−Ｋの寿命を予測する。 （もっと読む）

【課題】新たなリードパラメータで不揮発性メモリ装置をリードするリードリトライを行う方法、該方法を行う装置を提供する。
【解決手段】リードリトライ動作及び／またはその部属的なリードリトライ動作は、リードリトライ動作が保証（ｗａｒｒａｎｔｅｄ）されるか否かを判断する前に初期化されるか、完了することができる。例えば、ＮＡＮＤフラッシュメモリ装置のページは、新たなリード電圧レベルをページのワードラインに印加して、リードリトライ動作でリードされうる。例えば、リードリトライ動作は、エラー訂正動作でターゲットページのデータの以前リードページのエラーを訂正不能と判断される前に、ターゲットページで行われる。 （もっと読む）

【課題】動作速度と駆動能力とのバランスが調整された多入力論理回路を備えた半導体装置を提供する。
【解決手段】３入力以上の入力端子を含み当該３入力以上の入力端子の論理レベルについて論理演算を行う多入力論理回路（ＸＯＲ＿Ｈ）を備え、当該多入力論理回路は、それぞれ２つの入力端子を含み当該２つの入力端子の論理レベルに対して前記論理演算を行う複数の２入力論理回路を含み、当該複数の２入力論理回路は、第１の２入力論理回路（ＸＯＲ＿Ｄ６１）と当該第１の２入力論理回路よりも占有面積が小さく駆動能力が小さい第２の２入力論理回路（ＸＯＲ＿Ｆ６１、ＸＯＲ＿Ｆ６２）とを含み、前記第１の２入力論理回路が前記多入力論理回路の最終段として動作し、前記第２の２入力論理回路が前記第１の２入力論理回路に信号を供給する前段回路の少なくとも一部として動作することを特徴とする。 （もっと読む）

【課題】ＣＲＣ機能を有し、ライト動作とリード動作を高速に行うことができる半導体装置を提供する。
【解決手段】メモリセルアレイ（メモリセルアレイ１１）と、巡回冗長論理符号を生成する誤り検出符号生成回路（誤り検出符号生成回路２０）と、メモリセルアレイから読み出されたデータに巡回冗長論理符号を付加してデータ入出力端子を介して半導体装置の外部へリードデータとして出力し、或いは半導体装置の外部からライトデータが入力されて、前記メモリセルアレイへ書き込むデータを誤り検出符号生成回路に出力するデータ入出力部（データ入出力部１９）と、メモリセルアレイとデータ入出力部との間に配置されるバス配線（リードライトバス）と、誤り検出符号生成回路とデータ入出力部との間に配置される巡回冗長論理符号配線（ＣＲＣ信号線）と、を備える。 （もっと読む）

【課題】メモリセル３１が劣化した場合にも、誤り訂正回路２０の回路面積を増大させることなく誤り訂正を行うことができるメモリ装置２を提供する。
【解決手段】実施の形態のメモリ装置２は、メモリ部３０と、制御部１１と、補正部４１と、誤り検出訂正部４０とを具備する。メモリ部３０は、データを記憶する複数のメモリセル３１からなる。制御部１１は、電荷量に対応した閾値電圧を読み出すためにメモリセル３１にＨＢ読出電圧ＨＶと、補間読出電圧ＡＶと、を印加する制御を行う。補正部４１は読み出された、閾値電圧Ｖｔｈから決定されたビットデータを反転する。誤り検出訂正部４０は、補正部４１で反転されたビットデータを含めた所定長のデータ列を、硬判定復号符号により復号処理を行う。 （もっと読む）

【課題】 高エネルギー粒子の衝突の影響を補正するメモリ素子を提供する。
【解決手段】 本発明は、少なくとも１個のメモリセル（ＣＭ）を含み、高エネルギー粒子の衝突の影響を自動的に補正するメモリ素子において、
−前記メモリセル（ＣＭ）に保存された値（Ｑｄ）の単一のコピーを一定期間保持する保持手段（ＭＲＥＴ）と、
−前記メモリセル（ＣＭ）に保存された値（Ｑｄ）を前記保持手段（ＭＲＥＴ）に保持された値と比較することにより、前記メモリセル（ＣＭ）の状態の変化を検知する検知手段（ＭＤＥＴ）と、
−前記メモリセル（ＣＭ）の検知された状態変化が、高エネルギー粒子に起因するか否かを判定し、起因する場合は、前記保持手段（ＭＲＥＴ）に保存された値を前記メモリセル（ＣＭ）に再ロードすることを自動的に命令するのに適した管理手段（ＭＧ）とを含むことを特徴とするメモリ素子に関する。 （もっと読む）

【課題】データ保持マージンチェックを高速化する技術を提供する。
【解決手段】不揮発性の記憶領域（５）にデータを記憶するメモリ部（２）と、記憶領域（５）に保持されているデータの状態を検査するためのデータ保持マージン検査用データを生成するメモリ制御回路（３）とを具備する不揮発性半導体記憶装置（１）を構成する。メモリ制御回路（３）は、通常のデータ読み出し電圧よりも高いマージン検査用読み出し電圧で、記憶領域（５）から連続的に読みだされたデータに基づいて誤り検出用コード（ＣＲＣコード）を生成する。比較回路（２５）は、通常のデータ読み出し電圧に基づいて供給される比較用データ（ＣＲＣコード）と、誤り検出用コード記憶回路（２４）に保持された誤り検出用コード（ＣＲＣコード）とを比較した比較結果を、データ保持マージン検査用データとして出力する。 （もっと読む）

【課題】小規模な回路でデータ伝送動作の信頼性を高める。
【解決手段】（ｎ−１）個（ただし、ｎは４以上の整数）の２ビット検査部２１０＿０〜２１０＿（ｎ−２）のそれぞれは、１ビットの入力データを冗長化して得られたｎビットの符号化データＩの入力を受け、符号化データＩにおけるそれぞれ異なるビット同士の比較結果に基づく２ビット検査データを出力する。全ビット検査部２２０は、符号化データＩの全ビットの排他的論理和に基づく全ビット検査データを出力する。エラー検出部２３０は、（ｎ−１）個の２ビット検査データと全ビット検査データとに基づいて符号化データＩに対するエラー検出を行い、エラー検出結果に基づいて入力データを出力する。 （もっと読む）

【課題】半導体メモリに記憶したデータにソフトエラーが発生した場合に、ソフトエラーを修正して正しいデータを得ることを目的とする。
【解決手段】補正データ格納用メモリ９には、少なくとも格納時点においては同一のデータであった補正データであって、複数のビットからなる補正データが、３つ以上の奇数個の領域に格納されている。多数決処理部１２は、補正データ格納用メモリ９の各領域に格納された補正データの間で各ビットの値について多数決をとり、多数決データを生成するとともに、各領域に格納された補正データの間で値が異なるビットを示す差異データを生成する。妥当データ復元処理部１５は、多数決データが妥当条件を満たす妥当データになるように、差異データが示すビットの値を変更して妥当データを生成する。 （もっと読む）

【課題】
実施形態は、信頼性を向上可能なメモリシステムを提供する。
【解決手段】
本実施形態のメモリシステムによれば、複数のワード線と、複数のビット線と、制御ゲートに前記ワード線が接続され、ドレイン端に前記ビット線が接続されたメモリセルと、複数の前記メモリセルを含むページ、複数の前記ページを含むブロックを有するメモリセルアレイと、前記ページごとに不良の前記ビットの個数が第１閾値以下である良ブロックに関するデータが保持された記憶領域とを備え、前記第１閾値は、不良ブロックか否かの判定に用いる第２閾値よりも小さいことを特徴とする。 （もっと読む）

【課題】半導体装置において、記憶素子に保持されている情報の信頼性確保が問題となる。しかし従来技術ではデータ書き換わりの確実な検出が不可能であった。
【解決手段】センスレベルに対する熱平衡状態しきい値電圧の方向が正側又は負側となる特性を有する不揮発性記憶素子から成る一組のデータ記憶用の不揮発性記憶素子とデータ比較用の不揮発性記憶素子、不揮発性記憶素子のデータを読み出す読み出し手段、読み出されたデータを比較する判定回路から構成される。データ記憶用の不揮発性記憶素子に対しデータ比較用の不揮発性記憶素子には反転データが書き込まれ、比較手段は、読み出し手段によって読み出されたデータ記憶用の不揮発性記憶素子のデータとデータ比較用の不揮発性記憶素子のデータについて、それぞれ反転データであることを比較し、エラー検出信号を出力する。データの書き換わりが確実に検出可能となる。 （もっと読む）

【課題】メモリセルの劣化度を正確に検出することができる不揮発性メモリ装置及びメモリコントローラとこれらの動作方法、メモリシステムの動作方法、並びにウェアレベリング方法を提供する。
【解決手段】本発明の不揮発性メモリ装置の動作方法は、コントローラから出力されたブロックアドレスとイレース命令とを受信する段階と、ブロックアドレスに相応するブロックに対して、イレース命令によって行われるイレース動作が完了するまで、イレース動作に関連したパラメータ値を変更する段階と、最後に変更されたパラメータ値に相応する情報を保存する段階と、コントローラから出力された命令によって、情報をコントローラに伝送する段階と、を有する。 （もっと読む）

【課題】不揮発性メモリビットセルに対する電流−電圧特性情報を生成するための方法および装置を提供する。
【解決手段】基準電流生成回路は、選択されたデジタルレジスタ設定に対応する選択された基準電流を生成する。センスアンプ回路は、遷移ゲート電圧が識別されるまで不揮発性メモリビットセルに掃引ゲート電圧が印加されるとき、前記基準電流を前記不揮発性メモリビットセルによって生成されるドレイン電流と比較する。前記遷移ゲート電圧および前記基準電流を前記不揮発性メモリビットセルに対する電流−電圧特性情報としてメモリに格納する。 （もっと読む）

【課題】フラッシュメモリ・ダイをテストするための方法、システムおよびデバイスを得る。
【解決手段】デバイス製造のポスト・ウェファ・ソート・ステージ中に、共通ハウジングに関連づけられたフラッシュコントローラ・ダイおよび少なくとも一つのフラッシュメモリ・ダイを各々が含む複数のフラッシュメモリ・デバイスを、例えば、バッチ・テスト・プロセスまたはマス・テスト・プロセス等のテスト・プロセスへ通す。テスト中、各フラッシュコントローラ・ダイ上に属するフラッシュコントローラが、各フラッシュ・デバイスの一つ以上のフラッシュメモリ・ダイの各々をテストするための、少なくとも一つのテスト・プログラムを実行する。少なくとも１００個のフラッシュメモリ・デバイスおよびマス・テスト・ボードを含むテスト・システムを開示する。さらに、フラッシュコントローラが一つ以上のフラッシュメモリ・ダイをテストするよう作動可能なフラッシュメモリ・デバイスを開示する。模範的なテストは、不良ブロック・テストを含む。 （もっと読む）

【課題】 センスアンプの故障とメモリーセルの故障とを区別できる信頼性の高い故障診断を行う不揮発性記憶装置等を提供する。
【解決手段】 不揮発性記憶装置１であって、テストデータを含む第１のデータ群を、１ビット毎に記憶する第１のメモリーセルで構成される第１のブロック１０−１と、第１のデータ群の各データを相補するデータから成る第２のデータ群を１ビット毎に記憶する第２のメモリーセルで構成される第２のブロック１０−２と、２つの入力信号の差に基づく出力値を生成する少なくとも１つの差動センスアンプ３０−１〜３０−Ｎと、差動センスアンプからの値を用いて故障診断を行う診断回路４０と、制御回路９０と、を含み、制御回路は、テストデータとその相補データに基づく信号を差動センスアンプの入力信号とし、診断回路が差動センスアンプの故障診断を実行するように制御する。 （もっと読む）

【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するデータ入力バッファ１０２と、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、メモリセルから取得した第２データのエラーを検出するエラー検出回路１０４と、メモリセルから第２データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１とを備える。 （もっと読む）

【課題】ＮＡＮＤフラッシュメモリの劣化早期検知を提供する。
【解決手段】読み込み動作中にＮＡＮＤフラッシュメモリセルの組（例：ページ）の閾値電圧（Ｖ_Ｔ）の分散を測定することによりＮＡＮＤフラッシュメモリの低下を早期検知する技術を記述する。本発明の実施形態において、メモリセルの読み込み動作の完了時間（ＴＴＣ）値を閾値電圧（Ｖ_Ｔ）の分散の代替値として用いる。分散アナライザがＴＴＣ値の組の分散を判定する。一実施形態において、ＴＴＣの最大値と最小値の差分を分散測定値として用いる。測定されたＴＴＣの分散が、選択された量より大きく基準分散値から異なる場合、メモリの当該ページが劣化したことを示す警告信号が出力される。警告信号を用いて、データを新規ページに移動させる等の適切な措置をとることができる。 （もっと読む）

【課題】障害の確率を利用したフラッシュメモリのデータ管理を提供する。
【解決手段】障害を誘発する動作に対するシステムの感度およびそのシステムによって実行される障害誘発動作の履歴を用いるフラッシュメモリシステムとデータ管理の方法が開示される。本発明のある実施形態において、障害誘発動作に対する感度は障害強度マトリクスに表され、このマトリクスには、選択された動作に、その動作がデータエラーの原因となる電荷の障害を引き起こす相対的な強度の推測である数値が関連付けられている。障害強度マトリクスにはまた、電荷の注入または消失のいずれかを示すエラーの方向も含むことができる。障害強度マトリクスは、デバイスがセルフテストを実行し、その中では、検出可能なエラーが発生するまで選択された動作を実行することによって、測定された障害誘発エラーを起こすようにすることによっても決定できる。 （もっと読む）

【課題】データの信頼性を向上させるメモリシステムを提供する。
【解決手段】メモリシステムは、複数の物理量レベルによってｄビット（ｄは、２以上の整数）のデータを記憶する複数のメモリセルを有し、所定数のメモリセルの特定のビットからなるページ単位でデータの読み書きをするメモリデバイスと、メモリデバイスを制御するメモリコントローラとを備え、メモリコントローラは、メモリデバイスのページに読み書きするページ・データを保持し、メモリデバイスとの間でページ・データを送受信するページ・バッファと、ページ・データに基づいて生成されたｐ（ｐは、２＜ｐ＜２^ｄを満たす素数）の有限体Ｚｐ上の処理データに対する処理によってページ・データのエラーを検出し訂正するデータ処理部と、データ処理部の処理データをページ・データとしてページ・バッファにマッピングするマッピング部とを有する。 （もっと読む）

【課題】２個の隣接する列ブロックのいずれにも欠陥がある場合でも、これらの列ブロックの救済が可能な半導体記憶装置を提供する。
【解決手段】データ線シフト回路５８は、偶数番目の正規ブロックに欠陥がある場合に、偶数番目の正規ブロックおよび偶数番目のスペアブロックを対象としたシフトリダンダンシ方式によって、偶数番目の内部正規データ線ＮＩＯＸおよび偶数番目の内部スペアデータ線ＳＩＯＸと偶数番目の外部データ線ＥＩＯＸとの接続を行ない、奇数番目の正規ブロックに欠陥がある場合に、奇数番目の正規ブロックおよび奇数番目のスペアブロックを対象としたシフトリダンダンシ方式によって、奇数番目の内部正規データ線ＮＩＯＸおよび奇数番目の内部スペアデータ線ＳＩＯＸと奇数番目の外部データ線ＥＩＯＸとの接続を行なう。 （もっと読む）