【目的】高速化に適したＳＳＴ構造のＮＰＮ型のバイポーラトランジスタの製造方法。
【構成】Ｎ型エピタキシャル層３表面にシリコン酸化膜８を形成しておき、Ｐ⁺ 型多結晶シリコン膜とシリコン窒化膜１０ｂを形成する。Ｐ⁺ 型多結晶シリコン膜とシリコン窒化膜をＲＩＥにより、さらにシリコン酸化膜８をバッファード弗酸により除去し、エミッタ開口部１２とＰ⁺ 型多結晶シリコン膜からなるベース引き出し電極９ａとを形成する。ＢＳＧ膜１３ｂａを熱処理し、Ｐ⁺ 型外部ベース領域１１ｂｂとＰ型真性ベース領域１４ｂａを形成する。ＢＳＧ膜１３ｂｂからなるスペーサを形成し、Ｎ⁺ 型多結晶シリコン膜からなるエミッタ引き出し電極１６を形成する。熱処理を行ない、Ｐ型リンクベース領域１５ｂとＮ⁺ 型エミッタ領域１７ｂを形成する。 （もっと読む）

【目的】 セルフアライン構造を有するバイポーラトランジスタを含む半導体装置とその製造方法に関し、作成プロセスにおける制限が少なく、高性能を実現しやすいバイポーラトランジスタを含む半導体装置を提供することを目的とする。
【構成】 シリコン基板に形成し、バイポーラトランジスタを有する半導体装置であって、第１の導電型のコレクタ領域と、前記コレクタ領域内に形成した第２の導電型のベース領域と、前記ベース領域上に形成した第１の導電型のサイドウォール多結晶シリコン層とそこから不純物を拡散させることにより形成した第１の導電型のエミッタ領域とを含む。 （もっと読む）

【目的】 大きい電流利得と優れた高周波特性を得る。
【構成】 ＧａＡｓ基板１上に、エミッタコンタクト層となるｎ⁺ 型ＧａＡｓ層２，エミッタ領域となるｎ型Ａｌ_0.3 Ｇａ_0.7 Ａｓ層３ｃ，ベース領域となるｐ⁺ 型ＧａＡｓ層４ａ，コレクタ領域となるｎ型ＧａＡｓ層５ａ，コレクタコンタクト層となるｎ⁺ 型ＧａＡｓ層６ａ，エミッタ電極１２，ベース電極１３およびコレクタ電極１４が形成されている。さらに、外部ベース領域直下に非ドープのＡｌ_0.3 Ｇａ_0.7 Ａｓ層９ａをエピタキシ形成することにより、エミッタ領域から注入された電子がベース電極１３へリークすることは充分抑えられる。外部ベース領域に高ドープの半導体材料層であるｐ⁺ 型Ｇｅ層１０ａをエピタキシ形成することにより、ベース抵抗を低減することができる。 （もっと読む）

【目的】 バイポ−ラ型半導体装置の、エミッタ／ベ−ス間の逆バイス・ストレスに対する信頼性の向上を図る。
【構成】 ベ−ス接合を、表面層に浅く形成した第一プロファイルと、エミッタ接合下に形成され、前記第一プロファイルより高濃度の第二のプロファイルより構成する。
【効果】 ベ−ス・プロファイルの改良により、電界強度の低減が図られる。これによりホットキャリアの発生が抑制され、デバイス寿命が大幅に向上する。従来に比べて高いストレス電圧Ｖsの印加が可能となり、回路動作速度の向上が可能となる。 （もっと読む）

【目的】 共鳴トンネル三端子構造において、大きさの揃った複数のピーク電流値を実現し、これらの共鳴トンネル電流のピーク値を多値論理状態に対応させ、少ない素子数で複雑な機能を有する機能回路を実現する。
【構成】 ｎ型ＧａＡｓ結晶基板２１上にｎ型ＧａＡｓ層（コレクタ層）２２，ＡｌＧａＡｓ第１障壁層２３，ｐ型ＧａＡｓ量子井戸層（ベース層）２４，ＡｌＧａＡｓ第２障壁層２５，ｎ型ＧａＡｓ層（コレクタ層）２６が順次積層形成され、ベース領域１４がＡｌＧａＡｓ第１障壁層２３とＡｌＧａＡｓ第２障壁層２５と２つの中間障壁層１８，１９とにより３つの量子井戸に分割され、ＡｌＧａＡｓ第１障壁層２３，ＡｌＧａＡｓ第２障壁層２５と隣接する２つの量子井戸の井戸幅が他方の量子井戸の井戸幅より広い。 （もっと読む）

【目的】 逆漏れ電流及び順電圧降下を増大することなく、高速でかつ高耐圧の半導体装置を得る。
【構成】 Ｎ⁺ 型半導体層４上に設けられたＮ型半導体層３とＰＮ接合を形成すると共に、前記Ｎ型半導体層３の表面に該Ｎ型半導体層３の複数個の露出した領域を画成するように設けられたＰ⁺ 型半導体層２を形成し、前記Ｎ型及びＰ⁺ 型半導体層の表面に亘って接触させ、ショットキ接触又はオーミック接触を有する金属電極１を設け、前記Ｎ型半導体層３と金属電極１の接触面ｅからの深さＤと、該接触面ｅの直下にあってＰ⁺ 型半導体層２の対向する領域間の最近接距離Ｗとの関係をＤ≧０．５Ｗとすることを特徴とする。 （もっと読む）