【目的】 ヘテロ接合バイポーラトランジスタを能動素子とし、これと容量等の受動素子とを組み合わせた集積回路装置およびその製造方法に関するもので、工程数を増加させることなく容量を積層型として形成でき、大きな容量であってもその面積を従来に比べ約半分以下とし、もって大幅なコスト低減を可能とする。
【構成】 基板１上に、コレクタ層３とベース層４と少なくとも前記ベース層４よりも禁制帯幅の広い材料からなるエミッタ層５との少なくとも３層を積層した多層膜構造材料と、ヘテロ接合バイポーラトランジスタのコレクタ電極１１と同時に形成され同一の金属からなるコレクタ電極金属１１ａと、対向電極として前記コレクタ電極金属１１ａを含む積層型容量とを有する。 （もっと読む）

【目的】 より集積度を向上させることができ、かつ、製造工程を単純化することのできるＣＭＯＳ論理ゲートを有する半導体装置を提供する。
【構成】 ｎ^＋拡散層１１，１２を有するｐ形シリコン基板１０と、ｐ^＋拡散層２１，２２を有するｎ形シリコン基板２０とが、絶縁性の中間層３０を挟んで貼り合わされた構造をもつ。中間層３０の一部には、ゲート酸化膜３２，３３を被着した共通のゲート電極３１が形成され、ｐ形シリコン基板１０側のＮＭＯＳとｎ形シリコン基板２０側のＰＭＯＳとを制御する。基板間の配線は基板間配線３４によって行われる。 （もっと読む）

【目的】 セルフアライン構造を有するバイポーラトランジスタを含む半導体装置とその製造方法に関し、作成プロセスにおける制限が少なく、高性能を実現しやすいバイポーラトランジスタを含む半導体装置を提供することを目的とする。
【構成】 シリコン基板に形成し、バイポーラトランジスタを有する半導体装置であって、第１の導電型のコレクタ領域と、前記コレクタ領域内に形成した第２の導電型のベース領域と、前記ベース領域上に形成した第１の導電型のサイドウォール多結晶シリコン層とそこから不純物を拡散させることにより形成した第１の導電型のエミッタ領域とを含む。 （もっと読む）

【目的】本発明の目的は、低電源電圧で高速で動作し、なおかつ動作を停止した待機モード時の消費電流が少ない半導体集積回路を提供することである。
【構成】ＭＯＳ型回路を用いた半導体集積回路においてＭＯＳトランジスタのしきい値を低く設定して低電源電圧における高速動作を可能にし、待機モード時にはプログラム命令あるいは外部信号により基板バイアスを印加することによりしきい値を上昇させ、クロックの供給も停止してリーク電流を減少させる。
【効果】本発明によれば、低電源電圧での高速動作と待機モード時の低消費電力性を両立させることができる。 （もっと読む）

【目的】 マイクロ波領域で広帯域にわたって高利得が得られる高出力電界効果トランジスタ増幅器を構成する。
【構成】 ソース接地形式の電界効果トランジスタ２４が構成された第１の基板２２上に、上記電界効果トランジスタのゲートと接地点との間に接続されるインダクタ３６とキャパシタ４０との直列回路を構成し、上記電界効果トランジスタ２４のゲートを上記第１の基板２２とは別の第２の基板上に構成された入力インピーダンス整合回路３３に接続し、さらに上記電界効果トランジスタ２４のドレインを上記第１の基板とは別の第３の基板上に構成された出力インピーダンス整合回路４３に接続して構成されている。 （もっと読む）