【課題】ミリメートル波周波数において有効な切替え可能減衰器を提供する。
【解決手段】入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。第２のノードは、キャパシタＣｍ１を介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。入力減衰器２２は、更に、第１の入力回路２１５と並列に、第１の入力回路２１５と同じ構造を有する第２の入力回路２１６を有する。 （もっと読む）

【課題】複数の開閉素子と第二の多チャンネルＡＤ変換器を内蔵したインテリジェントパワーモジュール（ＩＰＭ）において、多様な制御信号に対応したデジタル変換値をマイクロプロセッサで正確に読み出す。
【解決手段】電子制御装置100A内のＣＰＵ110Aは、直並列変換器114a、114bと第二の多チャンネルＡＤ変換器116bを介してＩＰＭ190A内の開閉素子140nの通電電流を読み出し、開閉素子140nは、シリアル制御信号SRn又はパラレル制御信号PWMnによって開閉制御され、読出時期制御回路170nは、制御信号の種別を問わず常に開閉素子140nが閉路駆動されている期間に読出しするよう読出タイミングを調整するように構成され、直並列変換器によってＩＰＭとマイクロプロセッサ間の配線数が削減できると共に、シリアル信号とパラレル信号間のタイミング誤差を調整して、正確にデジタル変換値を読み出す。 （もっと読む）

【課題】スイッチング動作に際して音を発生するエレベータ制御用半導体リレー装置を提供する。
【解決手段】一対の出力側端子と、出力端子に出力段が接続され、出力端子間をオン／オフ状態間で切り換える半導体スイッチング手段と、一対の入力側端子に入力される切換指示入力信号が出力端子間をオンまたはオフ状態のいずれに切り換える信号であるのかを判定する入力判定手段と、判定された結果に応じた出力切換制御信号を半導体スイッチング手段に伝達する出力切換制御手段とを備える。また、判定された結果に基づいて可聴音の出力を指示する音出力指示手段と、指示に応じて、可聴音に対応する電気信号である音響信号を出力する音響信号出力手段と、出力された音響信号を音波に変換する電気／音波変換手段とを備える。 （もっと読む）

【課題】信号トランスの励磁エネルギーを速やかに消費させ、入力信号のバックスイングおよび各チャンネルの読み込み時間を短縮して、高速化可能なアナログ入力装置を得る。
【解決手段】外部から入力されたアナログ信号を絶縁する信号トランス２３と、信号トランス２３の１次側に接続され、オンオフ制御されることでアナログ信号をパルス形状に変化させる第１スイッチ素子２１と、信号トランス２３の１次側に、信号トランス２３の巻線端子と並列に接続され、互いに直列に接続された抵抗素子３１および第２スイッチ素子３２からなるリセット回路２２と、第１スイッチ素子２１に対して、オンオフ制御のための第１制御パルス信号を出力するとともに、第１制御パルス信号を出力した後に、第２スイッチ素子３２に対して、信号トランス２３の巻線に励磁されたエネルギーを消費するための第２制御パルス信号を出力する第１、第２シーケンス手段４１、４２とを備える。 （もっと読む）

【課題】容量性負荷の静電容量と回路抵抗値とから決定される回路時定数が変化することによって生じる容量性負荷の充電速度または放電速度の変化を防止し、所望の駆動波形を得ることが可能な容量性負荷駆動回路を提供する。
【解決手段】容量性負荷駆動回路は、容量性負荷である複数の駆動素子と、複数のコンデンサーと、前記複数のコンデンサーに電力を供給する電源と、前記複数のコンデンサーと前記複数の駆動素子間の接続を切替える切替え手段と、前記切替え手段を制御する制御手段と、を有し、前記制御手段は、前記複数の駆動素子に対して印加される電荷容量の予測値に基づいて、前記切替え手段の接続状態を維持することを特徴とする。 （もっと読む）

【課題】全ての入力端子に対してアナログ電流検出回路を設けなくても、入力端子に入力される信号にもとづくデバイスの誤動作やデバイスの故障を防止することができるようにする。
【解決手段】入力保護回路２は、入力回路１１と電流供給源１２との間に設けられているスイッチ回路２１と、入力信号１１における所定時間内の論理レベルの変化を検出するレベル変化検出回路２２と、レベル変化検出回路２２が検出した論理レベルの変化回数を計数し、計数値が所定のしきい値を越えているか否か判定するレベル変化判定回路２３と、レベル変化判定回路２３が上記の所定時間よりも長い所定期間において計数値が所定のしきい値を越えていると判定した回数が、所定回数を越えているか否か判定し、所定回数を越えていると判定した場合にスイッチ回路２１を遮断状態に設定する異常判定回路２４とを含む。 （もっと読む）

【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 （もっと読む）

【課題】少なくとも２５ＧＨｚ帯の高周波帯で高性能な特性が得られる高周波スイッチ回路を提供する。
【解決手段】第３整合回路１１２及び第４整合回路１２２は、マイクロストリップライン等の分布定数回路で構成されており、特性インピーダンスがＺ０で線路長が１／４波長となるように形成されている。第３整合回路１１２と第１スイッチ１１３、及び第４整合回路１２２と第２スイッチ１２３をそれぞれ組み合わせることで、送信側高周波スイッチ１１０及び受信側高周波スイッチ１２０を、ショートまたはオープンの状態に切り替えることができる。送信側高周波スイッチ１１０または受信側高周波スイッチ１２０がショート状態になるとそのスイッチが閉となり、オープン状態になると開となる。 （もっと読む）

【課題】本発明は、半導体スイッチを小型化することを目的とする。
【解決手段】主線路と、該主線路から分岐点を介して２つ以上に分岐された複数の分岐線路と、該複数の分岐線路のそれぞれと接地端との間にシャント接続され、該複数の分岐線路のそれぞれと該接地端とを制御電圧により電気的に接続または切断するスイッチング素子と、該主線路の端部に接続された主端子と、該複数の分岐線路の端部に接続された分岐端子とを備える。そして、該主線路を該分岐点からみたインピーダンスと該複数の分岐線路のうちＲＦ信号が伝送されない分岐線路を該分岐点からみたインピーダンスとを合成したインピーダンスは、該複数の分岐線路のうち該ＲＦ信号が伝送される分岐線路を該分岐点からみたインピーダンスと複素共役整合していることを特徴とする。 （もっと読む）