コネクト基板及びこれを用いた電子部品検査装置
【課題】内蔵電子部品の特性を劣化させることなく、また内蔵電子部品の静電容量等の性能に制約を受けることの少ない、コネクト基板を得る。
【解決手段】プローブピンパッド１３を主面１２に、この反対面に第１のコンタクト電極パッド１４を形成し、パッド１３と第１のコンタクト電極パッド１４とを貫通導体部１１で接続し、隣合う貫通導体部１１に接続する実装部品用ランド１５を主面１２の反対面に形成した第１の基板部材１０と、マザーボード接続パッド２３を主面２２に、この反対面に第２のコンタクト電極パッド２４を形成し、パッド２３と第２のコンタクト電極パッド２４とを貫通導体部２１で接続した第２の基板部材２０と重ね合わせた構成である。主面２２の反対面に形成された実装部品収納凹部２５には実装部品用ランド１５間に接続されたバイパスコンデンサ３０が収納される。
【解決手段】プローブピンパッド１３を主面１２に、この反対面に第１のコンタクト電極パッド１４を形成し、パッド１３と第１のコンタクト電極パッド１４とを貫通導体部１１で接続し、隣合う貫通導体部１１に接続する実装部品用ランド１５を主面１２の反対面に形成した第１の基板部材１０と、マザーボード接続パッド２３を主面２２に、この反対面に第２のコンタクト電極パッド２４を形成し、パッド２３と第２のコンタクト電極パッド２４とを貫通導体部２１で接続した第２の基板部材２０と重ね合わせた構成である。主面２２の反対面に形成された実装部品収納凹部２５には実装部品用ランド１５間に接続されたバイパスコンデンサ３０が収納される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品を内蔵したコネクト基板及びこれを用いた電子部品検査装置に関する。
【背景技術】
【０００２】
一般に、半導体集積回路等の被検査電子部品の電子回路等の検査を行う電子部品検査装置は、被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、被検査電子部品の電気的特性を計測する測定回路等を搭載したマザーボードとの間を接続するために、両者間にコネクト基板を介在させることが行われている。
【０００３】
被検査電子部品の動作の高速化等に伴い、被検査電子部品への電源供給ラインに生じるノイズが問題となってきている。
【０００４】
この電源供給経路のノイズ除去のために従来はマザーボードの上面又は下面に大容量コンデンサからなるバイパスコンデンサを表面実装している。
【０００５】
また、コネクト基板としての多層基板に薄膜状のコンデンサを内蔵することも提案されている。
【０００６】
マザーボードにバイパスコンデンサを表面実装する構成は、被検査電子部品の電源入力電極にバイパスコンデンサを直結することが理想的であるのに対し、前記電源入力電極（又はそれに接続する電源供給ライン）からバイパスコンデンサまでの経路が長くなり、その経路長に起因するインダクタンスによりバイパスコンデンサの効果が損なわれる問題があり、また、マザーボードにバイパスコンデンサを表面実装するスペースを確保することが設計上困難な場合も考えられる。
【０００７】
多層基板に薄膜状のコンデンサを内蔵する構成は、薄膜状コンデンサの静電容量を十分に大きくできないきらいがある。
【０００８】
電子部品内蔵の多層基板の例としては、下記特許文献１及び特許文献２がある。
【特許文献１】特開２００７−５３３２８号公報
【特許文献２】特公平６−３２３７８号公報 特許文献１はチップコンデンサを内蔵した状態で多層基板を焼成する構成であり、焼成によってチップコンデンサの容量が低下するおそれがあり、容量の信頼性が低い問題がある。特許文献２においてもチップコンデンサを内蔵した状態で多層基板を焼成する構成であり、同様の問題があると思われる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、従来技術では、多層基板に内蔵できる電子部品に制約があったり、あるいは内蔵した電子部品の特性が劣化する問題があった。
【００１０】
本発明はこうした状況を認識してなされたものであり、その目的は、内蔵電子部品の特性を劣化させることなく、また内蔵電子部品の静電容量等の性能に制約を受けることの少ない、コネクト基板及びこれを用いた電子部品検査装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のある態様はコネクト基板であり、
第１の表面電極パッドを第１の主面に、前記第１の主面の反対面に第１のコンタクト電極パッドをそれぞれ形成し、前記第１の表面電極パッドと前記第１のコンタクト電極パッドとを第１の貫通導体部で接続し、隣合う前記第１の貫通導体部に接続する対をなした実装部品用ランドを前記第１の主面の反対面に形成した第１の基板部材と、
第２の表面電極パッドを第２の主面に、前記第２の主面の反対面に第２のコンタクト電極パッドを形成し、前記第２の表面電極パッドと前記第２のコンタクト電極パッドとを第２の貫通導体部で接続した第２の基板部材と、
前記第１又は第２の主面の反対面に形成された実装部品収納凹部に収納され前記対をなした実装部品用ランド間に接続されたチップ型電子部品とを備え、
前記第１及び第２のコンタクト電極同士を当接、接触させて前記第１及び第２の基板部材を一体化したことを特徴としている。
【００１２】
前記態様において、前記実装部品収納凹部は、前記第２の基板部材における前記第２の主面の反対面に形成されていてもよい。
【００１３】
前記態様において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記対をなした実装部品用ランドが形成されていてもよい。
【００１４】
前記態様において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記実装部品用ランドの一方が、前記実装部品収納凹部の上部に前記実装部品用ランドの他方が形成されていてもよい。
【００１５】
前記態様において、前記チップ型電子部品は前記対をなした実装部品用ランドに半田接続されていてもよい。
【００１６】
前記態様において、前記第１の貫通導体部と前記実装部品用ランドとが前記第１の基板部材の内部導体で接続されていてもよい。
【００１７】
前記態様において、隣合う前記第１の貫通導体部の一方がグランド導体部であり、前記チップ型電子部品がバイパスコンデンサであってもよい。
【００１８】
本発明の別の態様は、電子部品検査装置であり、前記コネクト基板と、被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、マザーボードとを備え、
前記マザーボード上に前記コネクト基板を介在して前記ソケットが搭載され、前記第１の表面電極パッドが前記プローブの後端に接触し、前記第２の表面電極パッドが前記マザーボードの電極に接触したことを特徴としている。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係るコネクト基板によれば、焼成済みの第１及び第２の基板部材の相互の対向面に実装部品収納凹部が予め形成してあり、前記実装部品収納凹部にチップ型電子部品を収納するため、焼成に伴なって内蔵するチップ型電子部品の特性を劣化させることがなく、また多様なチップ型電子部品を内蔵可能で、薄膜コンデンサ等のように静電容量等の制約を受けることもない。
【００２１】
また、本発明に係る電子部品検査装置によれば、コネクト基板内にチップ型電子部品を内蔵しておくことで、マザーボート側の電子部品配置の自由度が大きくなる。さらに、チップ型電子部品としてバイパスコンデンサを内蔵させれば、マザーボード側にバイパスコンデンサを配置する場合よりも被検査電子部品の電源端子に接近した位置でバイパスコンデンサを接続でき、バイパスコンデンサを設けた効果が向上する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。
【００２３】
図１乃至図３を用いて本発明の第１の実施の形態を説明する。図１（Ａ）,（Ｂ）,（Ｃ）はコネクト基板１の完成状態を、図２（Ａ）,（Ｂ）,（Ｃ）は第１の基板部材を、図３（Ａ）,（Ｂ）,（Ｃ）は第２の基板部材をそれぞれ示す。
【００２４】
これらの図において、第１の基板部材１０は貫通孔に銀、銅等の金属ペーストを充填して同時焼成したＬＴＣＣ（Low Temperature Co-fired Ceramic）であり、貫通孔に金属ペーストを充填した部分が焼結して第１の貫通導体部（ビアホール）１１となっている。また、第１の基板部材１０の第１の主面１２には第１の表面電極パッドとしてのプローブピンパッド１３が形成され、反対面に第１のコンタクト電極パッド１４が形成され、両者が第１の貫通導体部１１で接続されている。
【００２５】
また、図２（Ｂ）の拡大部分に示すように、隣合う貫通導体部１１に内部導体１６で接続する対をなした実装部品用導体ランド１５が主面１２の反対面に形成されている。前記隣合う貫通導体部１１は、例えば一方が電源供給ライン、他方がグランドラインである。また、実装部品用導体ランド１５はコンタクト電極パッド１４に対して隙間をあけて形成されている。これは、実装部品用導体ランド１５にチップ型電子部品としてのバイパスコンデンサ３０を半田付けする際に、半田がコンタクト電極パッド１４に流れ込まないようにするためである。コンタクト電極パッド１４を小径にすることで、バイパスコンデンサ３０の実装面積を確保することが容易である。
【００２６】
貫通導体部１１と実装部品用導体ランド１５とを接続する内部導体１６は基板部材１０の内層により配線されているものであり、貫通導体部１１と同様の材質でＬＴＣＣと同時焼成により形成される（基板部材１０は複数層の未焼成ＬＴＣＣを積層後に焼成する製法とするため、内層に内部導体１６を形成可能である）。
【００２７】
対をなした実装部品用導体ランド１５間にはバイパスコンデンサ３０が半田リフロー等により半田付けされる。半田付け工程は図２（Ｂ）を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００２８】
第２の基板部材２０は貫通孔に銀、銅等の金属ペーストを充填して同時焼成したＬＴＣＣであり、貫通孔に金属ペーストを充填した部分が焼結して第２の貫通導体部（ビアホール）２１となっている。また、第２の基板部材２０の第２の主面２２には第２の表面電極パッドとしてのマザーボード接続パッド２３が形成され、反対面に第２のコンタクト電極パッド２４が形成され、両者が第２の貫通導体部２１で接続されている。
【００２９】
また、前記反対面には実装部品収納凹部（キャビティ）２５が形成されている。実装部品収納凹部２５は実装部品用導体ランド１５及びバイパスコンデンサ３０を収容可能な寸法で、かつ第２のコンタクト電極パッド２４に接しない形状で、本実施の形態では円形開口を有するものとしている。基板部材２０は複数層の未焼成ＬＴＣＣを積層後に焼成する製法とするため、実装部品収納凹部２５となる抜き穴を有する未焼成ＬＴＣＣ層と前記抜き穴の無い未焼成ＬＴＣＣ層とを積層後に焼成することで実装部品収納凹部２５を形成可能である。
【００３０】
第１及び第２の基板部材１０，２０の積層時の位置ずれを考慮して、第１のコンタクト電極パッド１４よりも第２のコンタクト電極パッド２４の径を大きく設定している。
【００３１】
第１及び第２の基板部材１０，２０の積層は、図１（Ｂ）に示すように、両者の第１のコンタクト電極パッド１４と第２のコンタクト電極パッド２４とが対面、当接するように、基板部材１０，２０側のガイド穴（図示せず）とこれに挿通される位置決めピン等の手段を用いて両基板部材を位置合わせして重ね合わせ、図示しないビス等で機械的に一体化することにより行う。これによって第１の表面電極パッドとしてのプローブピンパッド１３と第２の表面電極パッドとしてのマザーボード接続パッド２３とが第１及び第２の貫通導体部１１，２１で接続され、かつバイパスコンデンサ３０を内蔵したコネクト基板１が得られる。第１及び第２の基板部材１０，２０がそれぞれ有する第１のコンタクト電極パッド１４及び第２のコンタクト電極パッド２４は鏡面仕上げによって平坦度が極めて良好に維持されており、両基板１０，２０の機械的な一体化によって第１のコンタクト電極パッド１４と第２のコンタクト電極パッド２４間の電気的接続が確保される。また、実装部品収納凹部２５内にチップ型電子部品としてのバイパスコンデンサ３０が収納される。プローブピンパッド１３及びマザーボード接続パッド２３はほぼ同径（形状寸法がほぼ同じ）で、平面的な位置は合致している。
【００３２】
なお、バイパスコンデンサ３０をコネクト基板１の表裏の主面１２，２２に表面実装しないのは、コネクト基板１の性質上、主面１２，２２のプローブピンパッド１３及びマザーボード接続パッド２３は相手側基板等とコンタクトを行うために平坦でなければならない（突出不可である）からであり、このため、２枚の基板部材１０，２０の重ね合わせ構造として内部に実装部品収納凹部２５を設け、ここにバイパスコンデンサ３０を配置している。
【００３３】
本実施の形態によれば、下記の効果を奏することができる。
【００３４】
(1) 本実施の形態のコネクト基板１によれば、焼成済みの第１及び第２の基板部材１０，２０の相互の対向面に実装部品収納凹部２５が予め形成してあり、実装部品収納凹部２５にチップ型電子部品としてのバイパスコンデンサ３０を収納するため、焼成に伴なって内蔵するバイパスコンデンサ３０の特性を劣化させることがなく、静電容量の信頼性が高い。また、基板上又は基板内に薄膜コンデンサを形成する場合のように静電容量の制約を受けることが無く、十分大きな静電容量のバイパスコンデンサ３０を電源供給ラインとなる貫通導体部１１と、この隣のグランドラインとなる貫通導体部１１との間に接続可能である。このため、電源ラインのノイズ除去効果の向上が可能である。
【００３５】
(2) 電子部品検査装置に用いる場合、第１の表面電極パッドとしてのプローブピンパッド１３の直下となる位置にバイパスコンデンサ３０を接続でき、また第１及び第２の貫通導体部１１，２１のインダクタンスとバイパスコンデンサ３０の静電容量とによってＬＣノイズフィルタを等価的に構成できる。被検査電子部品の電源端子に接続するプローブピンに近接した側でノイズ除去を図ることが可能で、マザーボード側にバイパスコンデンサを設ける場合よりも被検査電子部品の電源端子側でのノイズ除去効果に優れている。
【００３６】
図４を用いて本発明の第２の実施の形態を説明する。この場合、実装部品収納凹部２５を第２の基板部材２０に設ける代わりに第１の基板部材１０に設けている。すなわち、第１の基板部材１０の第１の主面１２の反対面に実装部品収納凹部２５が形成され、その底部（底面）に一対の実装部品用導体ランド１５が形成されている。
【００３７】
対をなした実装部品用導体ランド１５間にはチップ型電子部品としてのバイパスコンデンサ３０が半田リフロー等により半田付けされる。半田付け工程は図４を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００３８】
この第２の実施の形態の場合も、第１の実施の形態と同様の効果が得られる。
【００３９】
図５を用いて本発明の第３の実施の形態を説明する。この場合、第１の基板部材１０に対して実装部品収納凹部４５が縦長に（基板厚み方向に深く）形成され、実装部品収納凹部４５の底部（底面）に実装部品用導体ランド１５の一方が、実装部品収納凹部４５の上部（但し主面１２の反対面よりは引っ込んだ位置）に実装部品用導体ランド１５の他方が形成されている。
【００４０】
そして、チップ型電子部品としてのバイパスコンデンサ３０を実装部品収納凹部４５内に縦方向に配置して、半田リフロー等により半田付けを行う。半田付け工程は図５を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００４１】
この第３の実施の形態の場合も、第１の実施の形態と同様の効果が得られる。さらに、一対の実装部品用導体ランド１５の配置面積を小さくできるため、第１の表面電極パッドとしてのプローブピンパッド１３の配列間隔が小さくなったときに有効である。
【００４２】
図６及び図７は本発明の第４の実施の形態であって、電子部品検査装置を構成した場合を示す。
【００４３】
この電子部品検査装置は、測定回路等（図示省略）が搭載されたマザーボード５０と、被検査電子部品１００の端子電極１０１に先端が接触するプローブピン６１を有する電子部品検査用ソケット６０とを、第１の実施の形態で示したコネクト基板１を介在させて重ね、ビス７５等で機械的に一体化したものである。
【００４４】
被検査電子部品１００の電極１０１は、これに一端が接触するソケット６０に設けられたプローブピン６１、プローブピン６１の他端が接触するコネクト基板１のプローブピンパッド１３、第１及び第２の貫通導体部１１，２１、マザーボード接続パッド２３、及びこれに接触するマザーボード５０上の電極パッド５１の経路でマザーボード５０側の測定回路等に電気的に接続される。
【００４５】
この電子部品検査装置によれば、コネクト基板１内の十分静電容量の大きなバイパスコンデンサ３０を被検査電子部品１００の端子電極１０１に近い位置に接続することができ、被検査電子部品１００の端子電極１０１に電源電圧を供給する場合、その電源電圧に重畳したノイズを効果的に除去して電源電圧の安定化を図ることができる。また、電源ラインとなる貫通導体部１１，２１のインダクタンスに起因する電源電圧の立ち上がりの遅れを端子電極１０１に近い位置に接続されたバイパスコンデンサ３０で緩和できる。
【００４６】
なお、構造上ソケット６０にバイパスコンデンサ３０を実装することは不可能であり、コネクト基板１内にバイパスコンデンサ３０を設けることが最善策であると言える。
【００４７】
以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。
【００４８】
第１又は第２の実施の形態における実装部品収納凹部２５の開口形状は円形の場合を例示したが、長円形、楕円形、方形等であってもよい。
【００４９】
図６及び図７の電子部品検査装置では、第１の実施の形態のコネクト基板を用いたが、その代わりに第２又は第３の実施の形態に係るコネクト基板を用いてもよい。
【００５０】
各実施の形態では、チップ型電子部品としてバイパスコンデンサをコネクト基板に内蔵させたが、用途に応じてチップ抵抗やチップインダクタ等をコネクト基板に内蔵させるように構成してもよい。
【００５１】
コネクト基板に各種チップ型電子部品を内蔵させることで、コネクト基板と接続するマザーボード等の接続相手側基板の搭載部品を少なくして設計の自由度を向上させることも可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る第１の実施の形態のコネクト基板の完成状態であって、（Ａ）はコネクト基板の平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図２】第１の実施の形態で用いる第１の基板部材及びこれに搭載されるチップ型電子部品であって、（Ａ）は平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図３】第１の実施の形態で用いる第２の基板部材であって、（Ａ）は平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図４】本発明に係る第２の実施の形態のコネクト基板を示す正断面図である。
【図５】本発明に係る第３の実施の形態のコネクト基板を示す正断面図である。
【図６】本発明に係る第４の実施の形態であって、第１の実施の形態のコネクト基板を用いた電子部品検査装置の分解斜視図である。
【図７】前記電子部品検査装置の要部断面図である。
【符号の説明】
【００５３】
１ コネクト基板
１０ 第１の基板部材
１１ 第１の貫通導体部
１３ プローブピンパッド
１４ 第１のコンタクト電極パッド
１５ 実装部品用導体ランド
１６ 内部導体
２０ 第２の基板部材
２１ 第２の貫通導体部
２３ マザーボード接続パッド
２４ 第２のコンタクト電極パッド
２５，４５ 実装部品収納凹部
３０ バイパスコンデンサ
５０ マザーボード
５１ 電極パッド
６０ 電子部品検査用ソケット
６１ プローブピン
１００ 被検査電子部品
１０１ 端子電極
【技術分野】
【０００１】
本発明は、チップ型電子部品を内蔵したコネクト基板及びこれを用いた電子部品検査装置に関する。
【背景技術】
【０００２】
一般に、半導体集積回路等の被検査電子部品の電子回路等の検査を行う電子部品検査装置は、被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、被検査電子部品の電気的特性を計測する測定回路等を搭載したマザーボードとの間を接続するために、両者間にコネクト基板を介在させることが行われている。
【０００３】
被検査電子部品の動作の高速化等に伴い、被検査電子部品への電源供給ラインに生じるノイズが問題となってきている。
【０００４】
この電源供給経路のノイズ除去のために従来はマザーボードの上面又は下面に大容量コンデンサからなるバイパスコンデンサを表面実装している。
【０００５】
また、コネクト基板としての多層基板に薄膜状のコンデンサを内蔵することも提案されている。
【０００６】
マザーボードにバイパスコンデンサを表面実装する構成は、被検査電子部品の電源入力電極にバイパスコンデンサを直結することが理想的であるのに対し、前記電源入力電極（又はそれに接続する電源供給ライン）からバイパスコンデンサまでの経路が長くなり、その経路長に起因するインダクタンスによりバイパスコンデンサの効果が損なわれる問題があり、また、マザーボードにバイパスコンデンサを表面実装するスペースを確保することが設計上困難な場合も考えられる。
【０００７】
多層基板に薄膜状のコンデンサを内蔵する構成は、薄膜状コンデンサの静電容量を十分に大きくできないきらいがある。
【０００８】
電子部品内蔵の多層基板の例としては、下記特許文献１及び特許文献２がある。
【特許文献１】特開２００７−５３３２８号公報
【特許文献２】特公平６−３２３７８号公報 特許文献１はチップコンデンサを内蔵した状態で多層基板を焼成する構成であり、焼成によってチップコンデンサの容量が低下するおそれがあり、容量の信頼性が低い問題がある。特許文献２においてもチップコンデンサを内蔵した状態で多層基板を焼成する構成であり、同様の問題があると思われる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、従来技術では、多層基板に内蔵できる電子部品に制約があったり、あるいは内蔵した電子部品の特性が劣化する問題があった。
【００１０】
本発明はこうした状況を認識してなされたものであり、その目的は、内蔵電子部品の特性を劣化させることなく、また内蔵電子部品の静電容量等の性能に制約を受けることの少ない、コネクト基板及びこれを用いた電子部品検査装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のある態様はコネクト基板であり、
第１の表面電極パッドを第１の主面に、前記第１の主面の反対面に第１のコンタクト電極パッドをそれぞれ形成し、前記第１の表面電極パッドと前記第１のコンタクト電極パッドとを第１の貫通導体部で接続し、隣合う前記第１の貫通導体部に接続する対をなした実装部品用ランドを前記第１の主面の反対面に形成した第１の基板部材と、
第２の表面電極パッドを第２の主面に、前記第２の主面の反対面に第２のコンタクト電極パッドを形成し、前記第２の表面電極パッドと前記第２のコンタクト電極パッドとを第２の貫通導体部で接続した第２の基板部材と、
前記第１又は第２の主面の反対面に形成された実装部品収納凹部に収納され前記対をなした実装部品用ランド間に接続されたチップ型電子部品とを備え、
前記第１及び第２のコンタクト電極同士を当接、接触させて前記第１及び第２の基板部材を一体化したことを特徴としている。
【００１２】
前記態様において、前記実装部品収納凹部は、前記第２の基板部材における前記第２の主面の反対面に形成されていてもよい。
【００１３】
前記態様において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記対をなした実装部品用ランドが形成されていてもよい。
【００１４】
前記態様において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記実装部品用ランドの一方が、前記実装部品収納凹部の上部に前記実装部品用ランドの他方が形成されていてもよい。
【００１５】
前記態様において、前記チップ型電子部品は前記対をなした実装部品用ランドに半田接続されていてもよい。
【００１６】
前記態様において、前記第１の貫通導体部と前記実装部品用ランドとが前記第１の基板部材の内部導体で接続されていてもよい。
【００１７】
前記態様において、隣合う前記第１の貫通導体部の一方がグランド導体部であり、前記チップ型電子部品がバイパスコンデンサであってもよい。
【００１８】
本発明の別の態様は、電子部品検査装置であり、前記コネクト基板と、被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、マザーボードとを備え、
前記マザーボード上に前記コネクト基板を介在して前記ソケットが搭載され、前記第１の表面電極パッドが前記プローブの後端に接触し、前記第２の表面電極パッドが前記マザーボードの電極に接触したことを特徴としている。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係るコネクト基板によれば、焼成済みの第１及び第２の基板部材の相互の対向面に実装部品収納凹部が予め形成してあり、前記実装部品収納凹部にチップ型電子部品を収納するため、焼成に伴なって内蔵するチップ型電子部品の特性を劣化させることがなく、また多様なチップ型電子部品を内蔵可能で、薄膜コンデンサ等のように静電容量等の制約を受けることもない。
【００２１】
また、本発明に係る電子部品検査装置によれば、コネクト基板内にチップ型電子部品を内蔵しておくことで、マザーボート側の電子部品配置の自由度が大きくなる。さらに、チップ型電子部品としてバイパスコンデンサを内蔵させれば、マザーボード側にバイパスコンデンサを配置する場合よりも被検査電子部品の電源端子に接近した位置でバイパスコンデンサを接続でき、バイパスコンデンサを設けた効果が向上する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。
【００２３】
図１乃至図３を用いて本発明の第１の実施の形態を説明する。図１（Ａ）,（Ｂ）,（Ｃ）はコネクト基板１の完成状態を、図２（Ａ）,（Ｂ）,（Ｃ）は第１の基板部材を、図３（Ａ）,（Ｂ）,（Ｃ）は第２の基板部材をそれぞれ示す。
【００２４】
これらの図において、第１の基板部材１０は貫通孔に銀、銅等の金属ペーストを充填して同時焼成したＬＴＣＣ（Low Temperature Co-fired Ceramic）であり、貫通孔に金属ペーストを充填した部分が焼結して第１の貫通導体部（ビアホール）１１となっている。また、第１の基板部材１０の第１の主面１２には第１の表面電極パッドとしてのプローブピンパッド１３が形成され、反対面に第１のコンタクト電極パッド１４が形成され、両者が第１の貫通導体部１１で接続されている。
【００２５】
また、図２（Ｂ）の拡大部分に示すように、隣合う貫通導体部１１に内部導体１６で接続する対をなした実装部品用導体ランド１５が主面１２の反対面に形成されている。前記隣合う貫通導体部１１は、例えば一方が電源供給ライン、他方がグランドラインである。また、実装部品用導体ランド１５はコンタクト電極パッド１４に対して隙間をあけて形成されている。これは、実装部品用導体ランド１５にチップ型電子部品としてのバイパスコンデンサ３０を半田付けする際に、半田がコンタクト電極パッド１４に流れ込まないようにするためである。コンタクト電極パッド１４を小径にすることで、バイパスコンデンサ３０の実装面積を確保することが容易である。
【００２６】
貫通導体部１１と実装部品用導体ランド１５とを接続する内部導体１６は基板部材１０の内層により配線されているものであり、貫通導体部１１と同様の材質でＬＴＣＣと同時焼成により形成される（基板部材１０は複数層の未焼成ＬＴＣＣを積層後に焼成する製法とするため、内層に内部導体１６を形成可能である）。
【００２７】
対をなした実装部品用導体ランド１５間にはバイパスコンデンサ３０が半田リフロー等により半田付けされる。半田付け工程は図２（Ｂ）を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００２８】
第２の基板部材２０は貫通孔に銀、銅等の金属ペーストを充填して同時焼成したＬＴＣＣであり、貫通孔に金属ペーストを充填した部分が焼結して第２の貫通導体部（ビアホール）２１となっている。また、第２の基板部材２０の第２の主面２２には第２の表面電極パッドとしてのマザーボード接続パッド２３が形成され、反対面に第２のコンタクト電極パッド２４が形成され、両者が第２の貫通導体部２１で接続されている。
【００２９】
また、前記反対面には実装部品収納凹部（キャビティ）２５が形成されている。実装部品収納凹部２５は実装部品用導体ランド１５及びバイパスコンデンサ３０を収容可能な寸法で、かつ第２のコンタクト電極パッド２４に接しない形状で、本実施の形態では円形開口を有するものとしている。基板部材２０は複数層の未焼成ＬＴＣＣを積層後に焼成する製法とするため、実装部品収納凹部２５となる抜き穴を有する未焼成ＬＴＣＣ層と前記抜き穴の無い未焼成ＬＴＣＣ層とを積層後に焼成することで実装部品収納凹部２５を形成可能である。
【００３０】
第１及び第２の基板部材１０，２０の積層時の位置ずれを考慮して、第１のコンタクト電極パッド１４よりも第２のコンタクト電極パッド２４の径を大きく設定している。
【００３１】
第１及び第２の基板部材１０，２０の積層は、図１（Ｂ）に示すように、両者の第１のコンタクト電極パッド１４と第２のコンタクト電極パッド２４とが対面、当接するように、基板部材１０，２０側のガイド穴（図示せず）とこれに挿通される位置決めピン等の手段を用いて両基板部材を位置合わせして重ね合わせ、図示しないビス等で機械的に一体化することにより行う。これによって第１の表面電極パッドとしてのプローブピンパッド１３と第２の表面電極パッドとしてのマザーボード接続パッド２３とが第１及び第２の貫通導体部１１，２１で接続され、かつバイパスコンデンサ３０を内蔵したコネクト基板１が得られる。第１及び第２の基板部材１０，２０がそれぞれ有する第１のコンタクト電極パッド１４及び第２のコンタクト電極パッド２４は鏡面仕上げによって平坦度が極めて良好に維持されており、両基板１０，２０の機械的な一体化によって第１のコンタクト電極パッド１４と第２のコンタクト電極パッド２４間の電気的接続が確保される。また、実装部品収納凹部２５内にチップ型電子部品としてのバイパスコンデンサ３０が収納される。プローブピンパッド１３及びマザーボード接続パッド２３はほぼ同径（形状寸法がほぼ同じ）で、平面的な位置は合致している。
【００３２】
なお、バイパスコンデンサ３０をコネクト基板１の表裏の主面１２，２２に表面実装しないのは、コネクト基板１の性質上、主面１２，２２のプローブピンパッド１３及びマザーボード接続パッド２３は相手側基板等とコンタクトを行うために平坦でなければならない（突出不可である）からであり、このため、２枚の基板部材１０，２０の重ね合わせ構造として内部に実装部品収納凹部２５を設け、ここにバイパスコンデンサ３０を配置している。
【００３３】
本実施の形態によれば、下記の効果を奏することができる。
【００３４】
(1) 本実施の形態のコネクト基板１によれば、焼成済みの第１及び第２の基板部材１０，２０の相互の対向面に実装部品収納凹部２５が予め形成してあり、実装部品収納凹部２５にチップ型電子部品としてのバイパスコンデンサ３０を収納するため、焼成に伴なって内蔵するバイパスコンデンサ３０の特性を劣化させることがなく、静電容量の信頼性が高い。また、基板上又は基板内に薄膜コンデンサを形成する場合のように静電容量の制約を受けることが無く、十分大きな静電容量のバイパスコンデンサ３０を電源供給ラインとなる貫通導体部１１と、この隣のグランドラインとなる貫通導体部１１との間に接続可能である。このため、電源ラインのノイズ除去効果の向上が可能である。
【００３５】
(2) 電子部品検査装置に用いる場合、第１の表面電極パッドとしてのプローブピンパッド１３の直下となる位置にバイパスコンデンサ３０を接続でき、また第１及び第２の貫通導体部１１，２１のインダクタンスとバイパスコンデンサ３０の静電容量とによってＬＣノイズフィルタを等価的に構成できる。被検査電子部品の電源端子に接続するプローブピンに近接した側でノイズ除去を図ることが可能で、マザーボード側にバイパスコンデンサを設ける場合よりも被検査電子部品の電源端子側でのノイズ除去効果に優れている。
【００３６】
図４を用いて本発明の第２の実施の形態を説明する。この場合、実装部品収納凹部２５を第２の基板部材２０に設ける代わりに第１の基板部材１０に設けている。すなわち、第１の基板部材１０の第１の主面１２の反対面に実装部品収納凹部２５が形成され、その底部（底面）に一対の実装部品用導体ランド１５が形成されている。
【００３７】
対をなした実装部品用導体ランド１５間にはチップ型電子部品としてのバイパスコンデンサ３０が半田リフロー等により半田付けされる。半田付け工程は図４を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００３８】
この第２の実施の形態の場合も、第１の実施の形態と同様の効果が得られる。
【００３９】
図５を用いて本発明の第３の実施の形態を説明する。この場合、第１の基板部材１０に対して実装部品収納凹部４５が縦長に（基板厚み方向に深く）形成され、実装部品収納凹部４５の底部（底面）に実装部品用導体ランド１５の一方が、実装部品収納凹部４５の上部（但し主面１２の反対面よりは引っ込んだ位置）に実装部品用導体ランド１５の他方が形成されている。
【００４０】
そして、チップ型電子部品としてのバイパスコンデンサ３０を実装部品収納凹部４５内に縦方向に配置して、半田リフロー等により半田付けを行う。半田付け工程は図５を反転した状態、つまりバイパスコンデンサ３０が基板１０の上になった状態で行う。
【００４１】
この第３の実施の形態の場合も、第１の実施の形態と同様の効果が得られる。さらに、一対の実装部品用導体ランド１５の配置面積を小さくできるため、第１の表面電極パッドとしてのプローブピンパッド１３の配列間隔が小さくなったときに有効である。
【００４２】
図６及び図７は本発明の第４の実施の形態であって、電子部品検査装置を構成した場合を示す。
【００４３】
この電子部品検査装置は、測定回路等（図示省略）が搭載されたマザーボード５０と、被検査電子部品１００の端子電極１０１に先端が接触するプローブピン６１を有する電子部品検査用ソケット６０とを、第１の実施の形態で示したコネクト基板１を介在させて重ね、ビス７５等で機械的に一体化したものである。
【００４４】
被検査電子部品１００の電極１０１は、これに一端が接触するソケット６０に設けられたプローブピン６１、プローブピン６１の他端が接触するコネクト基板１のプローブピンパッド１３、第１及び第２の貫通導体部１１，２１、マザーボード接続パッド２３、及びこれに接触するマザーボード５０上の電極パッド５１の経路でマザーボード５０側の測定回路等に電気的に接続される。
【００４５】
この電子部品検査装置によれば、コネクト基板１内の十分静電容量の大きなバイパスコンデンサ３０を被検査電子部品１００の端子電極１０１に近い位置に接続することができ、被検査電子部品１００の端子電極１０１に電源電圧を供給する場合、その電源電圧に重畳したノイズを効果的に除去して電源電圧の安定化を図ることができる。また、電源ラインとなる貫通導体部１１，２１のインダクタンスに起因する電源電圧の立ち上がりの遅れを端子電極１０１に近い位置に接続されたバイパスコンデンサ３０で緩和できる。
【００４６】
なお、構造上ソケット６０にバイパスコンデンサ３０を実装することは不可能であり、コネクト基板１内にバイパスコンデンサ３０を設けることが最善策であると言える。
【００４７】
以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。
【００４８】
第１又は第２の実施の形態における実装部品収納凹部２５の開口形状は円形の場合を例示したが、長円形、楕円形、方形等であってもよい。
【００４９】
図６及び図７の電子部品検査装置では、第１の実施の形態のコネクト基板を用いたが、その代わりに第２又は第３の実施の形態に係るコネクト基板を用いてもよい。
【００５０】
各実施の形態では、チップ型電子部品としてバイパスコンデンサをコネクト基板に内蔵させたが、用途に応じてチップ抵抗やチップインダクタ等をコネクト基板に内蔵させるように構成してもよい。
【００５１】
コネクト基板に各種チップ型電子部品を内蔵させることで、コネクト基板と接続するマザーボード等の接続相手側基板の搭載部品を少なくして設計の自由度を向上させることも可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る第１の実施の形態のコネクト基板の完成状態であって、（Ａ）はコネクト基板の平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図２】第１の実施の形態で用いる第１の基板部材及びこれに搭載されるチップ型電子部品であって、（Ａ）は平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図３】第１の実施の形態で用いる第２の基板部材であって、（Ａ）は平面図、（Ｂ）は正断面図、（Ｃ）は底面図である。
【図４】本発明に係る第２の実施の形態のコネクト基板を示す正断面図である。
【図５】本発明に係る第３の実施の形態のコネクト基板を示す正断面図である。
【図６】本発明に係る第４の実施の形態であって、第１の実施の形態のコネクト基板を用いた電子部品検査装置の分解斜視図である。
【図７】前記電子部品検査装置の要部断面図である。
【符号の説明】
【００５３】
１ コネクト基板
１０ 第１の基板部材
１１ 第１の貫通導体部
１３ プローブピンパッド
１４ 第１のコンタクト電極パッド
１５ 実装部品用導体ランド
１６ 内部導体
２０ 第２の基板部材
２１ 第２の貫通導体部
２３ マザーボード接続パッド
２４ 第２のコンタクト電極パッド
２５，４５ 実装部品収納凹部
３０ バイパスコンデンサ
５０ マザーボード
５１ 電極パッド
６０ 電子部品検査用ソケット
６１ プローブピン
１００ 被検査電子部品
１０１ 端子電極
【特許請求の範囲】
【請求項１】
第１の表面電極パッドを第１の主面に、前記第１の主面の反対面に第１のコンタクト電極パッドをそれぞれ形成し、前記第１の表面電極パッドと前記第１のコンタクト電極パッドとを第１の貫通導体部で接続し、隣合う前記第１の貫通導体部に接続する対をなした実装部品用ランドを前記第１の主面の反対面に形成した第１の基板部材と、
第２の表面電極パッドを第２の主面に、前記第２の主面の反対面に第２のコンタクト電極パッドを形成し、前記第２の表面電極パッドと前記第２のコンタクト電極パッドとを第２の貫通導体部で接続した第２の基板部材と、
前記第１又は第２の主面の反対面に形成された実装部品収納凹部に収納され前記対をなした実装部品用ランド間に接続されたチップ型電子部品とを備え、
前記第１及び第２のコンタクト電極同士を当接、接触させて前記第１及び第２の基板部材を一体化した、コネクト基板。
【請求項２】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第２の基板部材における前記第２の主面の反対面に形成されている、コネクト基板。
【請求項３】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記対をなした実装部品用ランドが形成されている、コネクト基板。
【請求項４】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記実装部品用ランドの一方が、前記実装部品収納凹部の上部に前記実装部品用ランドの他方が形成されている、コネクト基板。
【請求項５】
請求項１乃至４に記載のコネクト基板において、前記チップ型電子部品は前記対をなした実装部品用ランドに半田接続されている、コネクト基板。
【請求項６】
請求項１乃至５に記載のコネクト基板において、前記第１の貫通導体部と前記実装部品用ランドとが前記第１の基板部材の内部導体で接続されている、コネクト基板。
【請求項７】
請求項１乃至６に記載のコネクト基板において、隣合う前記第１の貫通導体部の一方がグランド導体部であり、前記チップ型電子部品がバイパスコンデンサである、コネクト基板。
【請求項８】
請求項１乃至７に記載のコネクト基板と、
被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、 マザーボードとを備え、
前記マザーボード上に前記コネクト基板を介在して前記ソケットが搭載され、前記第１の表面電極パッドが前記プローブの後端に接触し、前記第２の表面電極パッドが前記マザーボードの電極に接触した、電子部品検査装置。
【請求項１】
第１の表面電極パッドを第１の主面に、前記第１の主面の反対面に第１のコンタクト電極パッドをそれぞれ形成し、前記第１の表面電極パッドと前記第１のコンタクト電極パッドとを第１の貫通導体部で接続し、隣合う前記第１の貫通導体部に接続する対をなした実装部品用ランドを前記第１の主面の反対面に形成した第１の基板部材と、
第２の表面電極パッドを第２の主面に、前記第２の主面の反対面に第２のコンタクト電極パッドを形成し、前記第２の表面電極パッドと前記第２のコンタクト電極パッドとを第２の貫通導体部で接続した第２の基板部材と、
前記第１又は第２の主面の反対面に形成された実装部品収納凹部に収納され前記対をなした実装部品用ランド間に接続されたチップ型電子部品とを備え、
前記第１及び第２のコンタクト電極同士を当接、接触させて前記第１及び第２の基板部材を一体化した、コネクト基板。
【請求項２】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第２の基板部材における前記第２の主面の反対面に形成されている、コネクト基板。
【請求項３】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記対をなした実装部品用ランドが形成されている、コネクト基板。
【請求項４】
請求項１に記載のコネクト基板において、前記実装部品収納凹部は、前記第１の基板部材における前記第１の主面の反対面に形成されており、前記実装部品収納凹部の底部に前記実装部品用ランドの一方が、前記実装部品収納凹部の上部に前記実装部品用ランドの他方が形成されている、コネクト基板。
【請求項５】
請求項１乃至４に記載のコネクト基板において、前記チップ型電子部品は前記対をなした実装部品用ランドに半田接続されている、コネクト基板。
【請求項６】
請求項１乃至５に記載のコネクト基板において、前記第１の貫通導体部と前記実装部品用ランドとが前記第１の基板部材の内部導体で接続されている、コネクト基板。
【請求項７】
請求項１乃至６に記載のコネクト基板において、隣合う前記第１の貫通導体部の一方がグランド導体部であり、前記チップ型電子部品がバイパスコンデンサである、コネクト基板。
【請求項８】
請求項１乃至７に記載のコネクト基板と、
被検査電子部品の電極に先端が接触するプローブを有する電子部品検査用ソケットと、 マザーボードとを備え、
前記マザーボード上に前記コネクト基板を介在して前記ソケットが搭載され、前記第１の表面電極パッドが前記プローブの後端に接触し、前記第２の表面電極パッドが前記マザーボードの電極に接触した、電子部品検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−４３８７４（Ｐ２０１０−４３８７４Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０６２８５（Ｐ２００８−２０６２８５）
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（０００００６７５８）株式会社ヨコオ (158)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（０００００６７５８）株式会社ヨコオ (158)
【Ｆターム（参考）】
[ Back to top ]