サーマルプリンタ、サーマルプリンタの制御方法および制御プログラム
【課題】 一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行う。
【解決手段】 記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、記録媒体に熱エネルギーを与えるための発熱素子と、発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、外部から入力された印刷画素データに基づいて発熱素子駆動回路に所定の駆動信号を供給する印字制御部13と、を備え、印字制御部13は、駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定レジスタ部36と、設定レジスタ部36に記憶された数値群に応じて印刷画素データに対する論理演算式を動的に更新し、供給パターンに追従して駆動信号を動的に変更することが可能な論理回路部34と、を備えている。
【解決手段】 記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、記録媒体に熱エネルギーを与えるための発熱素子と、発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、外部から入力された印刷画素データに基づいて発熱素子駆動回路に所定の駆動信号を供給する印字制御部13と、を備え、印字制御部13は、駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定レジスタ部36と、設定レジスタ部36に記憶された数値群に応じて印刷画素データに対する論理演算式を動的に更新し、供給パターンに追従して駆動信号を動的に変更することが可能な論理回路部34と、を備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに係り、特に複数の印字モード(履歴印字モード、多色印字モードなど)を有するサーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに関する。
【背景技術】
【0002】
ラインサーマルプリンタ等のサーマルプリンタは、独立して駆動加熱される多数の発熱素子を列状に備え、発熱素子を選択的に駆動加熱して、対向配置した感熱紙の対応箇所をその熱により発色させることによって、印字をおこなう。
この種のプリンタにおいては、発熱素子から感熱紙などの記録媒体に与えられた熱エネルギーの量によって、発色の状態が異なるので、一定した品質で印字を行うためには、発熱素子から実際に記録媒体に与えられる熱エネルギーを安定させる必要があった。
【0003】
ところで、従来より、過去の印刷履歴を考慮した印刷技術や、感熱紙に異なる色の層を重ね、発熱素子によりこれに与える熱エネルギーを変えることによって、何れかの色が発色されるようにする印刷技術が知られている(例えば、特許文献1参照)。
このようなプリンタにおいては、一方の色を印字する場合には、“H”レベルの熱エネルギーを印加するように発熱素子の駆動回路のパルス幅を長くし、また他方の色を印字する場合には、“L”レベルのエネルギーを印加するようにそのパルス幅を短くする。
また、単色であっても階調印刷を行う場合には、発色させようとする濃度に応じたパルス幅の通電を行う必要がある。
【特許文献1】特許第2836584号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
このような背景において、履歴を考慮した高品質な単色による印刷を行う印字モードとと、複数発色状態による印刷を行う印字モードの双方を切り換えて実行できるサーマルプリンタが望まれている。
このようなサーマルプリンタを実現する場合においては、印字モードに応じた制御を行うための論理回路を複数種類設けることが必要となるが、各印字モードに応じた論理回路をハードウェア的に構成すると、製造後はその論理を変更できず、より好適な制御方法を考えたとしても適用することはできなかった。また、各印字モード毎に論理回路を設ける必要があり、装置規模も大きくなってしまうという問題点があった。
そこで、本発明の目的は、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができるサーマルプリンタ、サーマルプリンタの制御方法及び制御プログラムを提供することにある。
【課題を解決するための手段】
【0005】
上記課題を解決するため、記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、前記記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御回路と、を備え、前記駆動制御回路は、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶部と、前記設定記憶部に記憶された数値群に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を備えたことを特徴としている。
上記構成によれば、駆動制御回路は、駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する。
これにより、論理回路部は、設定記憶部に記憶された数値群に応じて印刷画素データに対する論理演算式を動的に更新し、供給パターンに追従して駆動信号を動的に変更する。
【0006】
この場合において、前記設定記憶部は、前記供給パターンに応じて前記数値群を構成する所定の値がそれぞれ記憶される複数のレジスタを備えたレジスタ部と、前記論理回路部は、前記複数のレジスタの値に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記駆動信号を動的に変更するようにしてもよい。
また、前記供給パターンは、印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードに対応するものを含むようにしてもよい。
さらに、前記履歴制御印字モードは、複数回に亘る印字履歴に応じて前記発熱素子の制御を行うようにしてもよい。
【0007】
さらにまた、前記供給パターンは、二色以上の多色印字モードあるいは多階調印字モードに対応するものを含むようにしてもよい。
また、前記設定記憶部において、前記供給パターンに応じた所定の数値群は、印字実行中に更新可能であるようにしてもよい。
さらに、前記供給パターンは、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とするように定義されるものであり、前記論理回路部は、各分割された通電期間毎の前記通電状態あるいは前記非通電状態に応じた前記駆動信号を出力させるようにしてもよい。
【0008】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶過程と、前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、を備えたことを特徴としている。
【0009】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶させ、前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させることを特徴としている。
【発明の効果】
【0010】
本発明によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができる。
【発明を実施するための最良の形態】
【0011】
次に本発明の好適な実施の形態について図面を参照して説明する。
図1は、実施形態のラインサーマルプリンタの概要構成ブロック図である。
ラインサーマルプリンタ10は、大別すると、ラインサーマルプリンタ10全体を制御するコントローラ11と、実際の印字を行う印字ヘッド部12と、コントローラ11の制御下で印字ヘッド部に12を制御する印字制御部13と、を備えている。
コントローラ11は、マイクロコンピュータとして構成されており、図示しないMPU、各種制御プログラムを格納した図示しないROM、各種データを一時的に格納する図示しないRAMを備えて構成されている。
【0012】
図2は、印字ヘッド部の概要構成ブロック図である。
印字ヘッド部12は、1行分の印刷画素データを同時に印刷するための多数の発熱素子(抵抗体)21を有している。この発熱素子21は、記録媒体としての感熱紙の幅方向に沿って延びる印字ヘッド部12の先端に配列され、発熱素子21の選択的な加熱駆動によって、感熱記録媒体(例えば、感熱記録用紙)上に1行分の画素を同時に形成する。発熱体11には、その発熱素子をそれぞれ独立して加熱駆動するための複数の駆動回路22が接続されている。
駆動回路22は、バイポーラトランジスタ(PNP型、NPN型)、MOSトランジスタ(NチャネルMOS、PチャネルMOS)等で構成することが可能である。該駆動回路22を選択的に駆動することによって、対応する発熱素子21が加熱され、感熱記録媒体の対応する位置において発色がなされる。
【0013】
図2において、駆動回路22をNAND回路で表現したのは、当該回路の論理動作を示すためである。即ち、反転ストローブ信号/STBが非アクティブ(“H”レベル)の状態では、駆動回路22の動作が禁止されることとなる。この駆動回路22は、例えば、PNPトランジスタのベースにデータ信号DATAと反転ストローブ信号/STB(正論理)とをワイヤードオア回路構成で接続することにより容易に実現することができる。
駆動回路22には、反転ストローブ信号/STB(負論理)をインバータ27により反転した信号、すなわち、ストローブ信号STB及びラッチレジスタ24から出力された印刷データDATA(正論理)が入力され、両信号のレベルに応じて駆動される。
【0014】
具体的には、印刷画素データとしてドットの印字を意味する“1”のデータが与えられているときに、反転ストローブ信号/STBが“H”から“L”、すなわち有効に遷移されると、NAND回路で構成される駆動回路12は、“L”を出力する。これによって対応する発熱素子にヘッド電源電圧との電位差が生じて加熱され、感熱記録媒体の対応領域が発色する。反転ストローブ信号/STBは、必要に応じて、一つのパルス期間について、パルス幅の異なる1〜4つの分割された信号として供給される。この詳細については後述する。
本実施形態に係るプリンタに搭載された印字ヘッド部12は、1行分の印刷画素データを一時的に記憶するために、シフトレジスタ23及びラッチレジスタ24を有する。
【0015】
シフトレジスタ23には、クロック信号CLKに同期して当該期間に対応する1行分の印刷データDATAが入力され、保持される。なお、印刷データDATAは、1行分の各印刷画素に対応するデータであるが、厳密には、印刷画素一行分について、当該期間に通電を行うか否かを示すデータである。「通電」を意味する“1”及び「通電しない」を意味する“0”のビット列で構成される。後に説明するように、本実施形態においては、シフトレジスタ23には、現在の印刷画素データと過去の印刷データDATAとで所定の演算を施したものが所定の通電期間毎に入力される。
ラッチレジスタ24は、シフトレジスタ23にパラレルに接続され、シフトレジスタ23上の各ビットデータを、同時並列的に、その対応する記憶領域に移送して保持する。これにより、通電期間中にもシフトレジスタ23に次の通電期間に対応する印刷データDATAを入力することができる。
【0016】
シフトレジスタ23からラッチレジスタ24への印刷データDATAの転送タイミングは、印字制御部13から出力されるラッチ信号/LATのラッチレジスタ14への入力タイミングによって制御される。このラッチ信号/LATの入力タイミングは、前回の通電期間の後で次回の通電期間の前であり、かつ、次回の通電期間に対応する印刷データDATAがシフトレジスタ23にセットされた後ということになる。
前述のようにラッチレジスタ24の各記憶領域は、駆動回路12の一方の入力端に接続されており、ラッチ信号/LATの入力によりラッチレジスタ24に新たなデータが取り込まれると、その内容に応じて駆動回路22への入力データが直ちに変化する。各駆動回路22は、それに与えられる反転ストローブ信号/STBが“L”(アクティブ)である期間に、ラッチレジスタ24の印刷データDATAに従って、発熱素子21を通電駆動する。
また、印字ヘッド部12は、印字ヘッド部12の温度を測定するサーミスタ25を備えており、通電幅を決める要因であるヘッドの温度データの把握が可能になっていると共に必要以上に印字ヘッド部12の温度が上昇しないように{異常時の制御だけの目的ではないので}制御している。
【0017】
図3は、印字制御部の概要構成ブロック図である。
印字制御部13は、基本的に、ホストから与えられた印刷画素データを、過去の印刷の履歴を考慮して補正して印字ヘッド部12へ与えるものである。
印字制御部13は、大別すると、印刷画素データを蓄えるラインバッファ部31と、今回の印刷画素データを含む印刷履歴画素データを局所的にラインバッファ部31より取り出して後段の論理回路部34に送信するシフトレジスタ部32と、シフトレジスタ部32の出力に基づいて印字ヘッド部12を実際に駆動するためのデータ論理を動作モードに応じて動的に定めることが可能な通電回数分の論理回路を含んだ論理回路部34と、通電毎に論理回路部34の回路、つまりヘッドに出力するデータを後述するシーケンサ部37からの手順に応じて切り換える端子制御回路部35と、論理回路部34のデータ論理を動的に設定するための設定データを含む各種設定データを格納する設定レジスタ部36と、シフトレジスタ部32、論理回路部34、端子制御回路部35および印字ヘッド部12の動作タイミングを協調的に制御するためのシーケンサ部37と、を備えている。
なお、実際の回路は複数データ線の入力ができるサーマルヘッドに対応できる回路や低容量の電源搭載にも対応できるように1ラインを複数回に分けて印字する分割制御やその他の付加機能を含ませることが可能であるが、回路的にはさらに複雑になってしまうので、説明の簡略化のため、ここではそれらの説明を省略する。
ラインサーマルプリンタ10は、黒による単色印字、黒及び赤、または黒及び青等の異なる2色による2色印字の双方を、その設定の切り替えにより実現できる。以下、その制御の詳細を図面に沿って説明する。
【0018】
図4は、印字制御部の要部構成ブロック図である。
図において、印字制御部13のラインバッファ部31は、論理的に区画された記憶領域である4つのラインバッファB1〜B4を有している。1又は複数のRAM(Random Access Memory)により、これらのラインバッファを構成することができる。なお、実際には、アドレッシング制御が容易であるため、物理的に明確に別れた4つのSRAM(Static RAM)により構成している。
不図示の受信回路によってホスト装置(外部のパーソナルコンピュータなど)から受信した印刷画素データの列は、コントローラ11を介して、これらのラインバッファB1〜B4の何れかに一時的に格納される。
ラインサーマルプリンタ10は、2種類の印字モード、すなわち黒による単色印字(以下、単色モードという)と、黒及び赤などの第2色による2色印字(以下、2色モード)とを有する(2色モードは中間エネルギーを表現できるため単色の階調印字にも応用できるが、以下、2色モードの一例として黒及び赤を例に説明する。)。なお、印字モードはプリンタに設けられたDIPスイッチ等の設定手段によって設定したり、ホスト装置からのコマンドにより設定することができる。
【0019】
また、ホスト装置から受信した制御コマンドに応じて、印字モードを設定するようにしてもよい。後者の場合には、印字モードの設定はRAMや不揮発性メモリ等の記憶装置の所定のアドレスに格納しておき、印刷処理の際に当該アドレスを参照するようにするのが望ましい。
ラインサーマルプリンタ10の印字モードが、単色モードに設定されている場合、先頭のラインバッファB1には、次に印刷する印刷画素データの列(例えば一行分の印刷画素データ)が格納され、残りの3つのラインバッファB2〜B4には、その直前3回、すなわち過去に印刷された前3列の印刷画素データ(履歴データという)の列が格納される。 例えば、今回の印刷画素データd0がラインバッファB1に格納され、ラインバッファB2には、前回の印刷画素データd1 が格納され、ラインバッファB3にはデータ前々回の印刷画素データd2 が格納され、ラインバッファB4には、前々前回の印刷画素データd3 が格納される。
【0020】
そして、処理終了後の印刷画素データd3 は、廃棄され、処理終了後の印刷画素データd2 は、ラインバッファB3 からB4へ論理的に転送され次回の処理において印刷画素データd3 として扱われる。ここで、論理的に転送するとは、物理的なデータの転送は時間的な観点から現実的ではないため、アドレス線の制御でバッファの入れ換えを行うことにより実質的に転送した状態として取り扱っていることを意味している。
同様に処理終了後の印刷画素データd1 は、ラインバッファB2 からB3 へ論理的に転送され、次回の処理において印刷画素データd2 として扱われ、処理終了後の印刷画素データd0 は、ラインバッファB1 からB2 へ論理的に転送され、次回の処理において印刷画素データd1 として扱われることとなる。
一方、ラインサーマルプリンタ10の印字モードが、2色モードに設定されている場合は、ホストから黒色の印刷画素データの列及び赤色の印刷画素データの列が順次送られてくる。即ち、黒色、赤色という発色状態のそれぞれにつき、その指定の有無がそれぞれのバッファに格納されることになる。そしてこの場合、ラインバッファB1、B2は、黒色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データおよび前回の印刷画素データが格納される。また、ラインバッファB3、B4は、赤色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データ、前回の印刷画素データが格納される。
【0021】
すなわち、黒色の今回の印刷画素データをd0とし、黒色の前回の印刷画素データをd1とし、赤色の今回の印刷画素データをd2 とし、赤色の前回の印刷画素データをd3 とした場合、ラインバッファB1には、黒色の今回の印刷画素データd0が格納され、ラインバッファB2には、黒色の前回の印刷画素データd1が格納され、ラインバッファB2には、赤色の今回の印刷画素データd2が格納され、ラインバッファB4には、赤色の前回の印刷画素データd3が格納される。
このようなラインバッファB1〜B4への印刷画素データの格納処理は、コントローラ11によって行われる。すなわち、コントローラ11は、図示しないROMに格納された制御プログラムに応じてメモリ割付回路として機能し、設定されている印字モードに従って上記のようなラインバッファへの印刷画素データの格納を制御する。ここで、ラインバッファB1〜B4間のデータ転送制御は、モード情報に基づいて、ラインバッファ部31側で実施している。
【0022】
シフトレジスタ部32は、第1ラインバッファB1用の第1シフトレジスタ41と、第2ラインバッファB2用の第2シフトレジスタ42と、第3ラインバッファB3用の第3シフトレジスタ43と、第4ラインバッファB4用の第4シフトレジスタ44と、を備えている。
第1シフトレジスタ41〜第4シフトレジスタ44は、それぞれ上述した印刷画素データd1〜d4を格納することとなる。動作的には、ラインバッファ部31に格納されたデータをアドレス単位(この場合は16bit幅なので16ドット単位)に読み出してシーケンサ部37で生成されるヘッドへの転送クロックに同期してシフトレジスタのシフト動作を行い、16ドット分の転送が終了したら、ラインバッファ部の次のアドレスの16ドット分のデータを読み出す処理を繰り返し実施する。
【0023】
印字制御部13の論理回路部34は、単色印字および及び2色印字に用いられる第1論理回路71〜第4論理回路74を備えている。
第1論理回路71〜第4論理回路74のそれぞれは同一構成となっており、ここでは第1論理回路71を例として説明する。
【0024】
図5は、第1論理回路71(〜第4論理回路74)を具体的に実現する場合の論理回路ブロック図である。
第1論理回路71は、大別すると、4個のインバータ81-1〜81-4と、16ビットに対応する16個の5入力のAND回路82-0〜82-Fと、16入力のOR回路83を備えている。
各AND回路82-0〜82-Fの入力端子には、それぞれ対応するレジスタPCn0〜PCnFが接続されている。
ここで、第1シフトレジスタ51の出力端子は、AND回路82-15、82-7、82-11、82-3、82-13、82-5、82-9、82-1及びインバータ81-1に接続されている。第2シフトレジスタ52の出力端子は、AND回路82-15、82-7、82-11、82-3、82-14、82-6、82-10、82-1及びインバータ81-2に接続されている。第3シフトレジスタ53の出力端子は、AND回路82-15、82-7、82-13、82-5、82-14、82-6、82-12、82-4及びインバータ81-3に接続されている。第4シフトレジスタ54の出力端子は、AND回路82-15、82-11、82-13、82-9、82-14、82-10、82-12、82-8及びインバータ81-4に接続されている。
【0025】
インバータ81-1の出力端子は、AND回路82-0、82-2、82-4、82-6、82-8、82-10、82-12、82-14にそれぞれ接続されている。
インバータ81-2 の出力端子は、AND回路82-0、82-1、82-4、82-5、82-8、82-9、82-12、82-13にそれぞれ接続されている。
インバータ81-3 の出力端子は、AND回路82-1、82-2 、82-3 、82-4、82-8、82-9、82-10、82-11にそれぞれ接続されている。
インバータ81-4の出力端子は、AND回路82-0、82-1、82-2 、82-3 、82-4、82-5、82-6、82-7にそれぞれ接続されている。
【0026】
設定レジスタ部36は、第1通電期間〜第4通電期間のそれぞれについて16個(全体として64個)のレジスタPCn0〜PCnF(n=3,2,1,0)が設けられている。すなわち、第1通電期間に対応するレジスタPC3 0〜PC3F、第2通電期間に対応するレジスタPC2 0〜PC2 F、第3通電期間に対応するレジスタPC10〜PC1F、第4通電期間に対応するレジスタPC00〜PC0Fの64個のレジスタがある。
そして、各論理回路71〜74の論理出力値をSnは、印刷画素データd0〜d3を用いて次式のように表される。
【数1】
数1に示すように、レジスタPCn0〜PCnFのうち、“0”の値が設定されているものについては、対応する論理値(d0〜d3およびその反転値/d0〜/d3)がどのような状態であっても、“0”となり、論理出力値Snに影響を与えないことがわかる。
ここで、論理出力値Sn(n=1〜4)とレジスタPCnを構成する各ビット(16ビット)の意味づけについて、単色過去三段履歴制御および2色制御の場合を説明する。
【0027】
図6は、単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
図6中、bx(X=0〜Fh、hはヘキサデシマル)は、レジスタPCn0〜PCnFを構成するビットである。
例えば、数1に示した式において、ビットb0に対応する論理値は、/d0〜/d3の4つとなる。また、ビットb8に対応する論理値は、/d0〜/d2およびd3の4つとなる。また、ビットb15に対応する論理値は、d0〜d3の4つとなる。
ここで、論理出力値Sn(n=1〜4)とレジスタPCnを構成する各ビット(16ビット)の意味づけは、単色過去三段履歴制御の場合は以下の通りとなる。
【0028】
図7は、2色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
ここで、論理値d0、d1は黒色、論理値/d0、/d1は、赤もしくは無色を表しており、論理値d2、d3は赤(黒)色、論理値/d2、/d3は、黒もしくは無色を表している。
図7中、bx(X=0〜Fh、hはヘキサデシマル)は、レジスタPCn0〜PCnFを構成するビットである。
例えば、数1に示した式において、ビットb0に対応する論理値は、/d0〜/d3の4つとなる。また、ビットb8に対応する論理値は、/d0〜/d2およびd3の4つとなる。また、ビットb15に対応する論理値は、d0〜d3の4つとなる。
【0029】
次に実施形態の動作を説明する。
[1]単色過去一段履歴印字制御
まず、単色過去一段履歴印字制御の場合について説明する。
単色過去1段履歴印字制御とは、単色で印字を行う場合に、前回の印字履歴のみ(過去一段履歴)を参照して印字制御を行うものである。
以下の説明においては、説明の簡略化のため、通電期間の分割は行わないものとし、印字ヘッド部12への出力は一本しかないものとする。
【0030】
図8は、単色過去一段履歴制御の場合の要部概要構成ブロック図である。
単色過去一段履歴印字制御を行う場合には、ラインバッファ部31において第1ラインバッファB1(今回の印刷画素データd0格納用)および第2ラインバッファB2(前回の印刷画素データd1格納用)を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送される。
【0031】
図9は、単色過去一段履歴印字制御におけるタイミングチャートである。
第1シフトレジスタ群41に格納された印刷画素データd0および第2シフトレジスタ群42に格納された印刷画素データd1は、図9に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71および第2論理回路72に順次転送される。
これにより、第1論理回路71は、前回の印字履歴、すなわち、前回の印刷画素データd1に基づく通電(履歴通電)用の履歴データを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0032】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された履歴データは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、履歴データに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
これと並行して、第2論理回路72は、今回の印刷画素データd0に基づく通電(本通電)用の本データを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された本データは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、履歴データに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0033】
図10は、第1論理回路71の等価回路図である。
すなわち、印刷画素データd0および印刷画素データd1が入力されると、印刷画素データd0の論理値と、印刷画素データd1の論理値をインバータ回路(ノット回路)71Aにより反転した反転印刷画素データ/d1の論理値と、の論理積をAND回路71Bにより求め、出力論理値S1として出力することとなる。
図11は、単色過去一段履歴印字制御における第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図11に示すように、第1論理回路71は、レジスタPC3D、レジスタPC35、レジスタPC39、レジスタPC31の値が“1”とされ、他のレジスタについては、値が“0”とされている。
図12は、第1論理回路の具体的動作状態説明図である。
この結果、第1論理回路71において、実効的に動作するのは、図12に太線で示すように、インバータ81-1、AND回路82-13、82-5、82-9、82-1のみとなる。
【0034】
図13は、第2論理回路72の等価回路図である。
すなわち、印刷画素データd0および印刷画素データd1が入力されると、印刷画素データd0の論理値を出力論理値S2 として出力することとなる。
図14は、単色過去一段履歴印字制御における第2論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図14に示すように、レジスタPC2F、レジスタPC27、レジスタPC2B、レジスタPC23、レジスタPC2D、レジスタPC25、レジスタPC29、レジスタPC21の値が“1”とされ、他のレジスタについては、値が“0”とされている。
図15は、第2論理回路の具体的動作状態説明図である。
この結果、第2論理回路72において、実効的に動作するのは、図15に太線で示すように、AND回路82-15、82-7、82-11、82-3、82-13、82-5、82-9、82-1のみとなる。
【0035】
[2]2色印字制御
次に2色印字制御の場合について説明する。なお、以下の説明においては、通電時間が短い、すなわち、感熱紙の温度が低いと赤色となり、通電時間が長い、すなわち、感熱紙の温度が高いと赤色状態を介して黒色となる場合について説明する。
図16は、2色印字制御の場合の要部概要構成ブロック図である。
2色印字制御を行う場合には、ラインバッファ部31において第1ラインバッファB1(今回の黒色の印刷画素データd0格納用)、第2ラインバッファB2(前回の黒色の印刷画素データd1格納用)、第3ラインバッファB3 (今回の赤色の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の赤色の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0036】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、今回の黒色の印刷画素データd0、今回の赤色の印刷画素データd2および前回の赤色の印刷画素データd3に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0037】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の黒色の印刷画素データd0、前回の黒色の印刷画素データd1および今回の赤色の印刷画素データd2に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0038】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
ここで、具体的な通電パターンについて説明する。
【0039】
図17は、2色印字制御の場合の通電パターンの説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図17に示すように、第1通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図17に示すように、第2通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図17に示すように第1通電期間および第2通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図17に示すように、第1通電期間および第3通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図17に示すように、第2通電期間および第3通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図17に示すように第1通電期間、第2通電期間および第3通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【0040】
図18は、2色印字制御時の第1論理回路の等価回路図である。
すなわち、印刷画素データd0、印刷画素データd1および印刷画素データd3が入力されると、印刷画素データd0の論理値と、印刷画素データd1の論理値の論理和をOR回路により求め、印刷画素データd3 をインバータ(ノット回路)により反転した反転印刷画素データ/d3 の論理値と、OR回路の出力である論理和と、の論理積をAND回路により求め、出力論理値Iとして出力することとなる。
図19は、2色印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図19に示すように、第1論理回路71は、レジスタPC27、レジスタPC23、レジスタPC25、レジスタPC21、レジスタPC24、レジスタPC26の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0041】
図20は、2色印字制御時の第2論理回路の等価回路図である。
すなわち、印刷画素データd0、印刷画素データd1および印刷画素データd2 が入力されると、印刷画素データd0の論理値と、印刷画素データd2 の論理値の論理和をOR回路72Aにより求め、印刷画素データd1 をインバータ(ノット回路)72Bにより反転した反転印刷画素データ/d1 の論理値と、OR回路72Aの出力である論理和と、の論理積をAND回路72Cにより求め、出力論理値IIとして出力することとなる。
図21は、2色印字制御時の第2論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第2論理回路72は、図21に示すように、レジスタPC1D、レジスタPC13、レジスタPC11、レジスタPC19、レジスタPC1C、レジスタPC14の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0042】
図22は、2色印字制御時の第3論理回路の等価回路図である。
すなわち、印刷画素データd0 が入力されると、印刷画素データdをそのまま出力論理値IIIとして出力することとなる。
図23は、2色印字制御時の第3論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第3論理回路73は、図23に示すように、レジスタPC0F、レジスタPC07、レジスタPC03、レジスタPC0B、レジスタPC0D、レジスタPC05、レジスタPC01、レジスタPC09の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0043】
[3]2色印字制御の他の制御
次に2色印字制御の他の制御について説明する。この場合において、先の2色印字制御の場合と異なる点は、通電期間を第1通電期間〜第4通電期間の4つに分割し、赤色印字を重視した設定となっている点である。
図24は、2色印字制御の他の制御の場合の通電パターンの説明図である。
本実施形態においては、図24に示すように、第1通電期間、第2通電期間、第3通電期間、第4通電期間の4つの通電期間の長さの比率は、15%、45%、20%、20%となっている。しかしながら、これに限られるものではない。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(今回の黒色の印刷画素データd0格納用)、第2ラインバッファB2(前回の黒色の印刷画素データd1格納用)、第3ラインバッファB3 (今回の赤色の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の赤色の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0044】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、今回の黒色の印刷画素データd0、今回の赤色の印刷画素データd2および前回の赤色の印刷画素データd3に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0045】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の黒色の印刷画素データd0、前回の黒色の印刷画素データd1および今回の赤色の印刷画素データd2に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0046】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0047】
ここで、具体的な通電パターンについて説明する。
図25は、2色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図25に示すように、第4通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図25に示すように、第1通電期間および第4通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図25に示すように第3通電期間および第4通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図25に示すように、第2通電期間、第3通電期間および第4通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図25に示すように、第2通電期間、第3通電期間および第4通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図25に示すように第1通電期間、第2通電期間、第3通電期間および第4通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【0048】
図26は、2色印字制御の他の制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図26に示すように、レジスタPC35、レジスタPC31、レジスタPC3Cの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0049】
図27は、2色印字制御の他の制御時の第2論理回路のレジスタ設定説明図である。
また、第2論理回路72は、図27に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC21、レジスタPC2D、レジスタPC25、レジスタPC21、レジスタPC29の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0050】
図28は、2色印字制御の他の制御時の第3論理回路のレジスタ設定説明図である。
また、第3論理回路73は、図28に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC11、レジスタPC1D、レジスタPC15、レジスタPC11、レジスタPC19、
レジスタPC14の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0051】
図29は、2色印字制御の他の制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図29に示すように、レジスタPC0F、レジスタPC07、レジスタPC03、レジスタPC01、レジスタPC0D、レジスタPC05、レジスタPC01、レジスタPC09、レジスタPC0C、レジスタPC04、レジスタPC0E、レジスタPC06の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0052】
[4]一段履歴階調印字制御
次に一段履歴階調印字制御について説明する。
図30は、通電パルス期間の説明図である。
この場合において、標準通電パルス期間を1とした場合に、図30に示すように、第1パルスの通電期間は8/15、第2パルスの通電期間は4/15、第3パルスの通電期間は2/15、第4パルスの通電期間は1/15となっている。
【0053】
図31は、一段履歴階調印字制御の説明図である。
また、本実施形態は、前回の印字履歴に基づいて、濃度0〜濃度3の4階調制御を行う場合である。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0格納用)、第2ラインバッファB2(今回の印字濃度が濃度2または濃度3の場合の印刷画素データd1格納用)、第3ラインバッファB3 (前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の印字濃度が濃度2または濃度3の場合の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0054】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0055】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、
今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0、前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2および前回の印字濃度が濃度2または濃度3の場合の印刷画素データd3 に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0056】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0、今回の印字濃度が濃度2または濃度3の場合の印刷画素データd1および前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 格納用に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0057】
図32は、一段履歴階調印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図32に示すように、レジスタPC3E、レジスタPC3C、レジスタPC3B、レジスタPC3D、レジスタPC37、レジスタPC35、レジスタPC34、レジスタPC36の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0058】
図33は、一段履歴階調印字制御時の第2論理回路のレジスタ設定説明図である。
第2論理回路72は、図27に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC2B、レジスタPC2D、レジスタPC25、レジスタPC21、レジスタPC29の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0059】
図34は、一段履歴階調印字制御時の第3論理回路のレジスタ設定説明図である。
第3論理回路73は、図28に示すように、レジスタPC13、レジスタPC1B、レジスタPC11、レジスタPC19、レジスタPC10、レジスタPC18、レジスタPC12、レジスタPC1Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0060】
図35は、一段履歴階調印字制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図29に示すように、レジスタPC05、レジスタPC01、レジスタPC09、レジスタPC0C、レジスタPC00、レジスタPC08の値が“1”とされ、他のレジスタについては、値が“0”とされている。
以上の説明のように、本実施形態によれば、一段履歴階調印字制御が一種類の論理回路を用いて行える。
【0061】
[5]13段階階調印字制御
次に13段階階調印字制御について説明する。この場合においても、標準通電パルス期間を1とした場合に、図30に示したように、第1パルスの通電期間は8/15、第2パルスの通電期間は4/15、第3パルスの通電期間は2/15、第4パルスの通電期間は1/15となっている。
また、本実施形態は、濃度0〜濃度12の13階調制御を行う場合である。
【0062】
図36は、13段階階調印字制御の説明図である。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(印字濃度が濃度5以上の場合の印刷画素データd0格納用)、第2ラインバッファB2(印字濃度が濃度1〜4、濃度9〜12の場合の印刷画素データd1格納用)、第3ラインバッファB3 (印字濃度が濃度3、4、7、8、11、12の場合の印刷画素データd2 格納用)、第4ラインバッファB4 (印字濃度が濃度2、4、6、8、10、12の場合の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0063】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、印字濃度が濃度5以上の場合の印刷画素データd0に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0064】
第1通電データIに対応する印字と並行して、第2論理回路72は、印字濃度が濃度1〜4場合の印刷画素データd1に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、印字濃度が濃度3、4、7、8、11、12の場合の印刷画素データd2に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0065】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、印字濃度が濃度2、4、6、8、10、12の場合の印刷画素データd3に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0066】
図37は、13段階階調印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図32に示すように、レジスタPC3F、レジスタPC37、レジスタPC33、レジスタPC3B、レジスタPC3D、レジスタPC35、レジスタPC31、レジスタPC39の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0067】
図38は、13段階階調印字制御時の第2論理回路のレジスタ設定説明図である。
第2論理回路72は、図38に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC2B、レジスタPC2E、レジスタPC26、レジスタPC22、レジスタPC2Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0068】
図39は、13段階階調印字制御時の第3論理回路のレジスタ設定説明図である。
第3論理回路73は、図39に示すように、レジスタPC1F、レジスタPC17、レジスタPC1C、レジスタPC15、レジスタPC1C、レジスタPC14、レジスタPC1E、レジスタPC16の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0069】
図40は、13段階階調印字制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図40に示すように、レジスタPC0F、レジスタPC0B、レジスタPC0D、レジスタPC09、レジスタPC0C、レジスタPC08、レジスタPC0E、レジスタPC0Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
以上の説明のように、本実施形態によれば、13段階階調印字制御が一種類の論理回路を用いて行える。
【0070】
以上の説明のように、各実施形態によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の動的な変更を容易として、より高品質な印字を行うことができる。
また、印字動作中でも、論理の変更が容易であるため、様々な印刷態様に容易に適応することが可能である。
【0071】
以上、本発明の一実施形態を図面に沿って説明したが、本発明は前記実施形態において示された事項に限定されず、特許請求の範囲及び発明の詳細な説明の記載、並びに周知の技術に基づいて、当業者がその変更・応用を行うことができる範囲が含まれる。前記実施形態においては、4つの論理的バッファB1〜B4を用意したが、印字モードによっては少なくとも2つのバッファを備えるようにしていればよい。
【図面の簡単な説明】
【0072】
【図1】実施形態のラインサーマルプリンタの概要構成ブロック図である。
【図2】印字ヘッド部の概要構成ブロック図である。
【図3】印字制御部の概要構成ブロック図である。
【図4】印字制御部の要部構成ブロック図である。
【図5】第1論理回路(〜第4論理回路)を具体的に実現する場合の論理回路ブロック図である。
【図6】単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図7】2色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図8】単色過去一段履歴制御の場合の要部概要構成ブロック図である。
【図9】単色過去一段履歴印字制御におけるタイミングチャートである。
【図10】第1論理回路の等価回路図である。
【図11】単色過去一段履歴印字制御における第1論理回路のレジスタ設定説明図である。
【図12】第1論理回路の具体的動作状態説明図である。
【図13】第2論理回路の等価回路図である。
【図14】単色過去一段履歴印字制御における第2論理回路のレジスタ設定説明図である。
【図15】第2論理回路の具体的動作状態説明図である。
【図16】2色印字制御の場合の要部概要構成ブロック図である。
【図17】2色印字制御の場合の通電パターンの説明図である。
【図18】2色印字制御時の第1論理回路の等価回路図である。
【図19】2色印字制御時の第1論理回路のレジスタ設定説明図である。
【図20】2色印字制御時の第2論理回路の等価回路図である。
【図21】2色印字制御時の第2論理回路のレジスタ設定説明図である。
【図22】2色印字制御時の第3論理回路の等価回路図である。
【図23】2色印字制御時の第3論理回路のレジスタ設定説明図である。
【図24】2色印字制御の他の制御の場合の通電パターンの説明図である。
【図25】2色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
【図26】2色印字制御の他の制御時の第1論理回路のレジスタ設定説明図である。
【図27】2色印字制御の他の制御時の第2論理回路のレジスタ設定説明図である。
【図28】2色印字制御の他の制御時の第3論理回路のレジスタ設定説明図である。
【図29】2色印字制御の他の制御時の第4論理回路のレジスタ設定説明図である。
【図30】通電パルス期間の説明図である。
【図31】一段履歴階調印字制御の説明図である。
【図32】一段履歴階調印字制御時の第1論理回路のレジスタ設定説明図である。
【図33】一段履歴階調印字制御時の第2論理回路のレジスタ設定説明図である。
【図34】一段履歴階調印字制御時の第3論理回路のレジスタ設定説明図である。
【図35】一段履歴階調印字制御時の第4論理回路のレジスタ設定説明図である。
【図36】13段階階調印字制御の説明図である。
【図37】13段階階調印字制御時の第1論理回路のレジスタ設定説明図である。
【図38】13段階階調印字制御時の第2論理回路のレジスタ設定説明図である。
【図39】13段階階調印字制御時の第3論理回路のレジスタ設定説明図である。
【図40】13段階階調印字制御時の第4論理回路のレジスタ設定説明図である。
【符号の説明】
【0073】
10…ラインサーマルプリンタ、11…コントローラ、12…印字ヘッド部、13…印字制御部(駆動制御部)、21…発熱素子、22…駆動回路(発熱素子駆動回路)、31…ラインバッファ部、32…シフトレジスタ部、34…論理回路部、35…端子制御回路部、36…設定レジスタ部(設定記憶部)、37…シーケンサ部、71〜74…第1〜第4論理回路(論理回路部)、B1〜B4 …第1〜第4ラインバッファ
【技術分野】
【0001】
本発明は、サーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに係り、特に複数の印字モード(履歴印字モード、多色印字モードなど)を有するサーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに関する。
【背景技術】
【0002】
ラインサーマルプリンタ等のサーマルプリンタは、独立して駆動加熱される多数の発熱素子を列状に備え、発熱素子を選択的に駆動加熱して、対向配置した感熱紙の対応箇所をその熱により発色させることによって、印字をおこなう。
この種のプリンタにおいては、発熱素子から感熱紙などの記録媒体に与えられた熱エネルギーの量によって、発色の状態が異なるので、一定した品質で印字を行うためには、発熱素子から実際に記録媒体に与えられる熱エネルギーを安定させる必要があった。
【0003】
ところで、従来より、過去の印刷履歴を考慮した印刷技術や、感熱紙に異なる色の層を重ね、発熱素子によりこれに与える熱エネルギーを変えることによって、何れかの色が発色されるようにする印刷技術が知られている(例えば、特許文献1参照)。
このようなプリンタにおいては、一方の色を印字する場合には、“H”レベルの熱エネルギーを印加するように発熱素子の駆動回路のパルス幅を長くし、また他方の色を印字する場合には、“L”レベルのエネルギーを印加するようにそのパルス幅を短くする。
また、単色であっても階調印刷を行う場合には、発色させようとする濃度に応じたパルス幅の通電を行う必要がある。
【特許文献1】特許第2836584号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
このような背景において、履歴を考慮した高品質な単色による印刷を行う印字モードとと、複数発色状態による印刷を行う印字モードの双方を切り換えて実行できるサーマルプリンタが望まれている。
このようなサーマルプリンタを実現する場合においては、印字モードに応じた制御を行うための論理回路を複数種類設けることが必要となるが、各印字モードに応じた論理回路をハードウェア的に構成すると、製造後はその論理を変更できず、より好適な制御方法を考えたとしても適用することはできなかった。また、各印字モード毎に論理回路を設ける必要があり、装置規模も大きくなってしまうという問題点があった。
そこで、本発明の目的は、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができるサーマルプリンタ、サーマルプリンタの制御方法及び制御プログラムを提供することにある。
【課題を解決するための手段】
【0005】
上記課題を解決するため、記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、前記記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御回路と、を備え、前記駆動制御回路は、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶部と、前記設定記憶部に記憶された数値群に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を備えたことを特徴としている。
上記構成によれば、駆動制御回路は、駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する。
これにより、論理回路部は、設定記憶部に記憶された数値群に応じて印刷画素データに対する論理演算式を動的に更新し、供給パターンに追従して駆動信号を動的に変更する。
【0006】
この場合において、前記設定記憶部は、前記供給パターンに応じて前記数値群を構成する所定の値がそれぞれ記憶される複数のレジスタを備えたレジスタ部と、前記論理回路部は、前記複数のレジスタの値に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記駆動信号を動的に変更するようにしてもよい。
また、前記供給パターンは、印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードに対応するものを含むようにしてもよい。
さらに、前記履歴制御印字モードは、複数回に亘る印字履歴に応じて前記発熱素子の制御を行うようにしてもよい。
【0007】
さらにまた、前記供給パターンは、二色以上の多色印字モードあるいは多階調印字モードに対応するものを含むようにしてもよい。
また、前記設定記憶部において、前記供給パターンに応じた所定の数値群は、印字実行中に更新可能であるようにしてもよい。
さらに、前記供給パターンは、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とするように定義されるものであり、前記論理回路部は、各分割された通電期間毎の前記通電状態あるいは前記非通電状態に応じた前記駆動信号を出力させるようにしてもよい。
【0008】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶過程と、前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、を備えたことを特徴としている。
【0009】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶させ、前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させることを特徴としている。
【発明の効果】
【0010】
本発明によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができる。
【発明を実施するための最良の形態】
【0011】
次に本発明の好適な実施の形態について図面を参照して説明する。
図1は、実施形態のラインサーマルプリンタの概要構成ブロック図である。
ラインサーマルプリンタ10は、大別すると、ラインサーマルプリンタ10全体を制御するコントローラ11と、実際の印字を行う印字ヘッド部12と、コントローラ11の制御下で印字ヘッド部に12を制御する印字制御部13と、を備えている。
コントローラ11は、マイクロコンピュータとして構成されており、図示しないMPU、各種制御プログラムを格納した図示しないROM、各種データを一時的に格納する図示しないRAMを備えて構成されている。
【0012】
図2は、印字ヘッド部の概要構成ブロック図である。
印字ヘッド部12は、1行分の印刷画素データを同時に印刷するための多数の発熱素子(抵抗体)21を有している。この発熱素子21は、記録媒体としての感熱紙の幅方向に沿って延びる印字ヘッド部12の先端に配列され、発熱素子21の選択的な加熱駆動によって、感熱記録媒体(例えば、感熱記録用紙)上に1行分の画素を同時に形成する。発熱体11には、その発熱素子をそれぞれ独立して加熱駆動するための複数の駆動回路22が接続されている。
駆動回路22は、バイポーラトランジスタ(PNP型、NPN型)、MOSトランジスタ(NチャネルMOS、PチャネルMOS)等で構成することが可能である。該駆動回路22を選択的に駆動することによって、対応する発熱素子21が加熱され、感熱記録媒体の対応する位置において発色がなされる。
【0013】
図2において、駆動回路22をNAND回路で表現したのは、当該回路の論理動作を示すためである。即ち、反転ストローブ信号/STBが非アクティブ(“H”レベル)の状態では、駆動回路22の動作が禁止されることとなる。この駆動回路22は、例えば、PNPトランジスタのベースにデータ信号DATAと反転ストローブ信号/STB(正論理)とをワイヤードオア回路構成で接続することにより容易に実現することができる。
駆動回路22には、反転ストローブ信号/STB(負論理)をインバータ27により反転した信号、すなわち、ストローブ信号STB及びラッチレジスタ24から出力された印刷データDATA(正論理)が入力され、両信号のレベルに応じて駆動される。
【0014】
具体的には、印刷画素データとしてドットの印字を意味する“1”のデータが与えられているときに、反転ストローブ信号/STBが“H”から“L”、すなわち有効に遷移されると、NAND回路で構成される駆動回路12は、“L”を出力する。これによって対応する発熱素子にヘッド電源電圧との電位差が生じて加熱され、感熱記録媒体の対応領域が発色する。反転ストローブ信号/STBは、必要に応じて、一つのパルス期間について、パルス幅の異なる1〜4つの分割された信号として供給される。この詳細については後述する。
本実施形態に係るプリンタに搭載された印字ヘッド部12は、1行分の印刷画素データを一時的に記憶するために、シフトレジスタ23及びラッチレジスタ24を有する。
【0015】
シフトレジスタ23には、クロック信号CLKに同期して当該期間に対応する1行分の印刷データDATAが入力され、保持される。なお、印刷データDATAは、1行分の各印刷画素に対応するデータであるが、厳密には、印刷画素一行分について、当該期間に通電を行うか否かを示すデータである。「通電」を意味する“1”及び「通電しない」を意味する“0”のビット列で構成される。後に説明するように、本実施形態においては、シフトレジスタ23には、現在の印刷画素データと過去の印刷データDATAとで所定の演算を施したものが所定の通電期間毎に入力される。
ラッチレジスタ24は、シフトレジスタ23にパラレルに接続され、シフトレジスタ23上の各ビットデータを、同時並列的に、その対応する記憶領域に移送して保持する。これにより、通電期間中にもシフトレジスタ23に次の通電期間に対応する印刷データDATAを入力することができる。
【0016】
シフトレジスタ23からラッチレジスタ24への印刷データDATAの転送タイミングは、印字制御部13から出力されるラッチ信号/LATのラッチレジスタ14への入力タイミングによって制御される。このラッチ信号/LATの入力タイミングは、前回の通電期間の後で次回の通電期間の前であり、かつ、次回の通電期間に対応する印刷データDATAがシフトレジスタ23にセットされた後ということになる。
前述のようにラッチレジスタ24の各記憶領域は、駆動回路12の一方の入力端に接続されており、ラッチ信号/LATの入力によりラッチレジスタ24に新たなデータが取り込まれると、その内容に応じて駆動回路22への入力データが直ちに変化する。各駆動回路22は、それに与えられる反転ストローブ信号/STBが“L”(アクティブ)である期間に、ラッチレジスタ24の印刷データDATAに従って、発熱素子21を通電駆動する。
また、印字ヘッド部12は、印字ヘッド部12の温度を測定するサーミスタ25を備えており、通電幅を決める要因であるヘッドの温度データの把握が可能になっていると共に必要以上に印字ヘッド部12の温度が上昇しないように{異常時の制御だけの目的ではないので}制御している。
【0017】
図3は、印字制御部の概要構成ブロック図である。
印字制御部13は、基本的に、ホストから与えられた印刷画素データを、過去の印刷の履歴を考慮して補正して印字ヘッド部12へ与えるものである。
印字制御部13は、大別すると、印刷画素データを蓄えるラインバッファ部31と、今回の印刷画素データを含む印刷履歴画素データを局所的にラインバッファ部31より取り出して後段の論理回路部34に送信するシフトレジスタ部32と、シフトレジスタ部32の出力に基づいて印字ヘッド部12を実際に駆動するためのデータ論理を動作モードに応じて動的に定めることが可能な通電回数分の論理回路を含んだ論理回路部34と、通電毎に論理回路部34の回路、つまりヘッドに出力するデータを後述するシーケンサ部37からの手順に応じて切り換える端子制御回路部35と、論理回路部34のデータ論理を動的に設定するための設定データを含む各種設定データを格納する設定レジスタ部36と、シフトレジスタ部32、論理回路部34、端子制御回路部35および印字ヘッド部12の動作タイミングを協調的に制御するためのシーケンサ部37と、を備えている。
なお、実際の回路は複数データ線の入力ができるサーマルヘッドに対応できる回路や低容量の電源搭載にも対応できるように1ラインを複数回に分けて印字する分割制御やその他の付加機能を含ませることが可能であるが、回路的にはさらに複雑になってしまうので、説明の簡略化のため、ここではそれらの説明を省略する。
ラインサーマルプリンタ10は、黒による単色印字、黒及び赤、または黒及び青等の異なる2色による2色印字の双方を、その設定の切り替えにより実現できる。以下、その制御の詳細を図面に沿って説明する。
【0018】
図4は、印字制御部の要部構成ブロック図である。
図において、印字制御部13のラインバッファ部31は、論理的に区画された記憶領域である4つのラインバッファB1〜B4を有している。1又は複数のRAM(Random Access Memory)により、これらのラインバッファを構成することができる。なお、実際には、アドレッシング制御が容易であるため、物理的に明確に別れた4つのSRAM(Static RAM)により構成している。
不図示の受信回路によってホスト装置(外部のパーソナルコンピュータなど)から受信した印刷画素データの列は、コントローラ11を介して、これらのラインバッファB1〜B4の何れかに一時的に格納される。
ラインサーマルプリンタ10は、2種類の印字モード、すなわち黒による単色印字(以下、単色モードという)と、黒及び赤などの第2色による2色印字(以下、2色モード)とを有する(2色モードは中間エネルギーを表現できるため単色の階調印字にも応用できるが、以下、2色モードの一例として黒及び赤を例に説明する。)。なお、印字モードはプリンタに設けられたDIPスイッチ等の設定手段によって設定したり、ホスト装置からのコマンドにより設定することができる。
【0019】
また、ホスト装置から受信した制御コマンドに応じて、印字モードを設定するようにしてもよい。後者の場合には、印字モードの設定はRAMや不揮発性メモリ等の記憶装置の所定のアドレスに格納しておき、印刷処理の際に当該アドレスを参照するようにするのが望ましい。
ラインサーマルプリンタ10の印字モードが、単色モードに設定されている場合、先頭のラインバッファB1には、次に印刷する印刷画素データの列(例えば一行分の印刷画素データ)が格納され、残りの3つのラインバッファB2〜B4には、その直前3回、すなわち過去に印刷された前3列の印刷画素データ(履歴データという)の列が格納される。 例えば、今回の印刷画素データd0がラインバッファB1に格納され、ラインバッファB2には、前回の印刷画素データd1 が格納され、ラインバッファB3にはデータ前々回の印刷画素データd2 が格納され、ラインバッファB4には、前々前回の印刷画素データd3 が格納される。
【0020】
そして、処理終了後の印刷画素データd3 は、廃棄され、処理終了後の印刷画素データd2 は、ラインバッファB3 からB4へ論理的に転送され次回の処理において印刷画素データd3 として扱われる。ここで、論理的に転送するとは、物理的なデータの転送は時間的な観点から現実的ではないため、アドレス線の制御でバッファの入れ換えを行うことにより実質的に転送した状態として取り扱っていることを意味している。
同様に処理終了後の印刷画素データd1 は、ラインバッファB2 からB3 へ論理的に転送され、次回の処理において印刷画素データd2 として扱われ、処理終了後の印刷画素データd0 は、ラインバッファB1 からB2 へ論理的に転送され、次回の処理において印刷画素データd1 として扱われることとなる。
一方、ラインサーマルプリンタ10の印字モードが、2色モードに設定されている場合は、ホストから黒色の印刷画素データの列及び赤色の印刷画素データの列が順次送られてくる。即ち、黒色、赤色という発色状態のそれぞれにつき、その指定の有無がそれぞれのバッファに格納されることになる。そしてこの場合、ラインバッファB1、B2は、黒色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データおよび前回の印刷画素データが格納される。また、ラインバッファB3、B4は、赤色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データ、前回の印刷画素データが格納される。
【0021】
すなわち、黒色の今回の印刷画素データをd0とし、黒色の前回の印刷画素データをd1とし、赤色の今回の印刷画素データをd2 とし、赤色の前回の印刷画素データをd3 とした場合、ラインバッファB1には、黒色の今回の印刷画素データd0が格納され、ラインバッファB2には、黒色の前回の印刷画素データd1が格納され、ラインバッファB2には、赤色の今回の印刷画素データd2が格納され、ラインバッファB4には、赤色の前回の印刷画素データd3が格納される。
このようなラインバッファB1〜B4への印刷画素データの格納処理は、コントローラ11によって行われる。すなわち、コントローラ11は、図示しないROMに格納された制御プログラムに応じてメモリ割付回路として機能し、設定されている印字モードに従って上記のようなラインバッファへの印刷画素データの格納を制御する。ここで、ラインバッファB1〜B4間のデータ転送制御は、モード情報に基づいて、ラインバッファ部31側で実施している。
【0022】
シフトレジスタ部32は、第1ラインバッファB1用の第1シフトレジスタ41と、第2ラインバッファB2用の第2シフトレジスタ42と、第3ラインバッファB3用の第3シフトレジスタ43と、第4ラインバッファB4用の第4シフトレジスタ44と、を備えている。
第1シフトレジスタ41〜第4シフトレジスタ44は、それぞれ上述した印刷画素データd1〜d4を格納することとなる。動作的には、ラインバッファ部31に格納されたデータをアドレス単位(この場合は16bit幅なので16ドット単位)に読み出してシーケンサ部37で生成されるヘッドへの転送クロックに同期してシフトレジスタのシフト動作を行い、16ドット分の転送が終了したら、ラインバッファ部の次のアドレスの16ドット分のデータを読み出す処理を繰り返し実施する。
【0023】
印字制御部13の論理回路部34は、単色印字および及び2色印字に用いられる第1論理回路71〜第4論理回路74を備えている。
第1論理回路71〜第4論理回路74のそれぞれは同一構成となっており、ここでは第1論理回路71を例として説明する。
【0024】
図5は、第1論理回路71(〜第4論理回路74)を具体的に実現する場合の論理回路ブロック図である。
第1論理回路71は、大別すると、4個のインバータ81-1〜81-4と、16ビットに対応する16個の5入力のAND回路82-0〜82-Fと、16入力のOR回路83を備えている。
各AND回路82-0〜82-Fの入力端子には、それぞれ対応するレジスタPCn0〜PCnFが接続されている。
ここで、第1シフトレジスタ51の出力端子は、AND回路82-15、82-7、82-11、82-3、82-13、82-5、82-9、82-1及びインバータ81-1に接続されている。第2シフトレジスタ52の出力端子は、AND回路82-15、82-7、82-11、82-3、82-14、82-6、82-10、82-1及びインバータ81-2に接続されている。第3シフトレジスタ53の出力端子は、AND回路82-15、82-7、82-13、82-5、82-14、82-6、82-12、82-4及びインバータ81-3に接続されている。第4シフトレジスタ54の出力端子は、AND回路82-15、82-11、82-13、82-9、82-14、82-10、82-12、82-8及びインバータ81-4に接続されている。
【0025】
インバータ81-1の出力端子は、AND回路82-0、82-2、82-4、82-6、82-8、82-10、82-12、82-14にそれぞれ接続されている。
インバータ81-2 の出力端子は、AND回路82-0、82-1、82-4、82-5、82-8、82-9、82-12、82-13にそれぞれ接続されている。
インバータ81-3 の出力端子は、AND回路82-1、82-2 、82-3 、82-4、82-8、82-9、82-10、82-11にそれぞれ接続されている。
インバータ81-4の出力端子は、AND回路82-0、82-1、82-2 、82-3 、82-4、82-5、82-6、82-7にそれぞれ接続されている。
【0026】
設定レジスタ部36は、第1通電期間〜第4通電期間のそれぞれについて16個(全体として64個)のレジスタPCn0〜PCnF(n=3,2,1,0)が設けられている。すなわち、第1通電期間に対応するレジスタPC3 0〜PC3F、第2通電期間に対応するレジスタPC2 0〜PC2 F、第3通電期間に対応するレジスタPC10〜PC1F、第4通電期間に対応するレジスタPC00〜PC0Fの64個のレジスタがある。
そして、各論理回路71〜74の論理出力値をSnは、印刷画素データd0〜d3を用いて次式のように表される。
【数1】
数1に示すように、レジスタPCn0〜PCnFのうち、“0”の値が設定されているものについては、対応する論理値(d0〜d3およびその反転値/d0〜/d3)がどのような状態であっても、“0”となり、論理出力値Snに影響を与えないことがわかる。
ここで、論理出力値Sn(n=1〜4)とレジスタPCnを構成する各ビット(16ビット)の意味づけについて、単色過去三段履歴制御および2色制御の場合を説明する。
【0027】
図6は、単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
図6中、bx(X=0〜Fh、hはヘキサデシマル)は、レジスタPCn0〜PCnFを構成するビットである。
例えば、数1に示した式において、ビットb0に対応する論理値は、/d0〜/d3の4つとなる。また、ビットb8に対応する論理値は、/d0〜/d2およびd3の4つとなる。また、ビットb15に対応する論理値は、d0〜d3の4つとなる。
ここで、論理出力値Sn(n=1〜4)とレジスタPCnを構成する各ビット(16ビット)の意味づけは、単色過去三段履歴制御の場合は以下の通りとなる。
【0028】
図7は、2色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
ここで、論理値d0、d1は黒色、論理値/d0、/d1は、赤もしくは無色を表しており、論理値d2、d3は赤(黒)色、論理値/d2、/d3は、黒もしくは無色を表している。
図7中、bx(X=0〜Fh、hはヘキサデシマル)は、レジスタPCn0〜PCnFを構成するビットである。
例えば、数1に示した式において、ビットb0に対応する論理値は、/d0〜/d3の4つとなる。また、ビットb8に対応する論理値は、/d0〜/d2およびd3の4つとなる。また、ビットb15に対応する論理値は、d0〜d3の4つとなる。
【0029】
次に実施形態の動作を説明する。
[1]単色過去一段履歴印字制御
まず、単色過去一段履歴印字制御の場合について説明する。
単色過去1段履歴印字制御とは、単色で印字を行う場合に、前回の印字履歴のみ(過去一段履歴)を参照して印字制御を行うものである。
以下の説明においては、説明の簡略化のため、通電期間の分割は行わないものとし、印字ヘッド部12への出力は一本しかないものとする。
【0030】
図8は、単色過去一段履歴制御の場合の要部概要構成ブロック図である。
単色過去一段履歴印字制御を行う場合には、ラインバッファ部31において第1ラインバッファB1(今回の印刷画素データd0格納用)および第2ラインバッファB2(前回の印刷画素データd1格納用)を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送される。
【0031】
図9は、単色過去一段履歴印字制御におけるタイミングチャートである。
第1シフトレジスタ群41に格納された印刷画素データd0および第2シフトレジスタ群42に格納された印刷画素データd1は、図9に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71および第2論理回路72に順次転送される。
これにより、第1論理回路71は、前回の印字履歴、すなわち、前回の印刷画素データd1に基づく通電(履歴通電)用の履歴データを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0032】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された履歴データは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、履歴データに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
これと並行して、第2論理回路72は、今回の印刷画素データd0に基づく通電(本通電)用の本データを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された本データは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、履歴データに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0033】
図10は、第1論理回路71の等価回路図である。
すなわち、印刷画素データd0および印刷画素データd1が入力されると、印刷画素データd0の論理値と、印刷画素データd1の論理値をインバータ回路(ノット回路)71Aにより反転した反転印刷画素データ/d1の論理値と、の論理積をAND回路71Bにより求め、出力論理値S1として出力することとなる。
図11は、単色過去一段履歴印字制御における第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図11に示すように、第1論理回路71は、レジスタPC3D、レジスタPC35、レジスタPC39、レジスタPC31の値が“1”とされ、他のレジスタについては、値が“0”とされている。
図12は、第1論理回路の具体的動作状態説明図である。
この結果、第1論理回路71において、実効的に動作するのは、図12に太線で示すように、インバータ81-1、AND回路82-13、82-5、82-9、82-1のみとなる。
【0034】
図13は、第2論理回路72の等価回路図である。
すなわち、印刷画素データd0および印刷画素データd1が入力されると、印刷画素データd0の論理値を出力論理値S2 として出力することとなる。
図14は、単色過去一段履歴印字制御における第2論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図14に示すように、レジスタPC2F、レジスタPC27、レジスタPC2B、レジスタPC23、レジスタPC2D、レジスタPC25、レジスタPC29、レジスタPC21の値が“1”とされ、他のレジスタについては、値が“0”とされている。
図15は、第2論理回路の具体的動作状態説明図である。
この結果、第2論理回路72において、実効的に動作するのは、図15に太線で示すように、AND回路82-15、82-7、82-11、82-3、82-13、82-5、82-9、82-1のみとなる。
【0035】
[2]2色印字制御
次に2色印字制御の場合について説明する。なお、以下の説明においては、通電時間が短い、すなわち、感熱紙の温度が低いと赤色となり、通電時間が長い、すなわち、感熱紙の温度が高いと赤色状態を介して黒色となる場合について説明する。
図16は、2色印字制御の場合の要部概要構成ブロック図である。
2色印字制御を行う場合には、ラインバッファ部31において第1ラインバッファB1(今回の黒色の印刷画素データd0格納用)、第2ラインバッファB2(前回の黒色の印刷画素データd1格納用)、第3ラインバッファB3 (今回の赤色の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の赤色の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0036】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、今回の黒色の印刷画素データd0、今回の赤色の印刷画素データd2および前回の赤色の印刷画素データd3に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0037】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の黒色の印刷画素データd0、前回の黒色の印刷画素データd1および今回の赤色の印刷画素データd2に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0038】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
ここで、具体的な通電パターンについて説明する。
【0039】
図17は、2色印字制御の場合の通電パターンの説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図17に示すように、第1通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図17に示すように、第2通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図17に示すように第1通電期間および第2通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図17に示すように、第1通電期間および第3通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図17に示すように、第2通電期間および第3通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図17に示すように第1通電期間、第2通電期間および第3通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【0040】
図18は、2色印字制御時の第1論理回路の等価回路図である。
すなわち、印刷画素データd0、印刷画素データd1および印刷画素データd3が入力されると、印刷画素データd0の論理値と、印刷画素データd1の論理値の論理和をOR回路により求め、印刷画素データd3 をインバータ(ノット回路)により反転した反転印刷画素データ/d3 の論理値と、OR回路の出力である論理和と、の論理積をAND回路により求め、出力論理値Iとして出力することとなる。
図19は、2色印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図19に示すように、第1論理回路71は、レジスタPC27、レジスタPC23、レジスタPC25、レジスタPC21、レジスタPC24、レジスタPC26の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0041】
図20は、2色印字制御時の第2論理回路の等価回路図である。
すなわち、印刷画素データd0、印刷画素データd1および印刷画素データd2 が入力されると、印刷画素データd0の論理値と、印刷画素データd2 の論理値の論理和をOR回路72Aにより求め、印刷画素データd1 をインバータ(ノット回路)72Bにより反転した反転印刷画素データ/d1 の論理値と、OR回路72Aの出力である論理和と、の論理積をAND回路72Cにより求め、出力論理値IIとして出力することとなる。
図21は、2色印字制御時の第2論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第2論理回路72は、図21に示すように、レジスタPC1D、レジスタPC13、レジスタPC11、レジスタPC19、レジスタPC1C、レジスタPC14の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0042】
図22は、2色印字制御時の第3論理回路の等価回路図である。
すなわち、印刷画素データd0 が入力されると、印刷画素データdをそのまま出力論理値IIIとして出力することとなる。
図23は、2色印字制御時の第3論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第3論理回路73は、図23に示すように、レジスタPC0F、レジスタPC07、レジスタPC03、レジスタPC0B、レジスタPC0D、レジスタPC05、レジスタPC01、レジスタPC09の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0043】
[3]2色印字制御の他の制御
次に2色印字制御の他の制御について説明する。この場合において、先の2色印字制御の場合と異なる点は、通電期間を第1通電期間〜第4通電期間の4つに分割し、赤色印字を重視した設定となっている点である。
図24は、2色印字制御の他の制御の場合の通電パターンの説明図である。
本実施形態においては、図24に示すように、第1通電期間、第2通電期間、第3通電期間、第4通電期間の4つの通電期間の長さの比率は、15%、45%、20%、20%となっている。しかしながら、これに限られるものではない。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(今回の黒色の印刷画素データd0格納用)、第2ラインバッファB2(前回の黒色の印刷画素データd1格納用)、第3ラインバッファB3 (今回の赤色の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の赤色の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0044】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、今回の黒色の印刷画素データd0、今回の赤色の印刷画素データd2および前回の赤色の印刷画素データd3に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0045】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の黒色の印刷画素データd0、前回の黒色の印刷画素データd1および今回の赤色の印刷画素データd2に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0046】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、今回の黒色の印刷画素データd0に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0047】
ここで、具体的な通電パターンについて説明する。
図25は、2色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図25に示すように、第4通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図25に示すように、第1通電期間および第4通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図25に示すように第3通電期間および第4通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図25に示すように、第2通電期間、第3通電期間および第4通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図25に示すように、第2通電期間、第3通電期間および第4通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図25に示すように第1通電期間、第2通電期間、第3通電期間および第4通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【0048】
図26は、2色印字制御の他の制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図26に示すように、レジスタPC35、レジスタPC31、レジスタPC3Cの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0049】
図27は、2色印字制御の他の制御時の第2論理回路のレジスタ設定説明図である。
また、第2論理回路72は、図27に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC21、レジスタPC2D、レジスタPC25、レジスタPC21、レジスタPC29の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0050】
図28は、2色印字制御の他の制御時の第3論理回路のレジスタ設定説明図である。
また、第3論理回路73は、図28に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC11、レジスタPC1D、レジスタPC15、レジスタPC11、レジスタPC19、
レジスタPC14の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0051】
図29は、2色印字制御の他の制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図29に示すように、レジスタPC0F、レジスタPC07、レジスタPC03、レジスタPC01、レジスタPC0D、レジスタPC05、レジスタPC01、レジスタPC09、レジスタPC0C、レジスタPC04、レジスタPC0E、レジスタPC06の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0052】
[4]一段履歴階調印字制御
次に一段履歴階調印字制御について説明する。
図30は、通電パルス期間の説明図である。
この場合において、標準通電パルス期間を1とした場合に、図30に示すように、第1パルスの通電期間は8/15、第2パルスの通電期間は4/15、第3パルスの通電期間は2/15、第4パルスの通電期間は1/15となっている。
【0053】
図31は、一段履歴階調印字制御の説明図である。
また、本実施形態は、前回の印字履歴に基づいて、濃度0〜濃度3の4階調制御を行う場合である。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0格納用)、第2ラインバッファB2(今回の印字濃度が濃度2または濃度3の場合の印刷画素データd1格納用)、第3ラインバッファB3 (前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 格納用)、第4ラインバッファB4 (前回の印字濃度が濃度2または濃度3の場合の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0054】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0055】
第1通電データIに対応する印字と並行して、第2論理回路72は、今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、
今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0、前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2および前回の印字濃度が濃度2または濃度3の場合の印刷画素データd3 に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0056】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、今回の印字濃度が濃度1又は濃度3の場合の印刷画素データd0、今回の印字濃度が濃度2または濃度3の場合の印刷画素データd1および前回の印字濃度が濃度1又は濃度3の場合の印刷画素データd2 格納用に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0057】
図32は、一段履歴階調印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図32に示すように、レジスタPC3E、レジスタPC3C、レジスタPC3B、レジスタPC3D、レジスタPC37、レジスタPC35、レジスタPC34、レジスタPC36の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0058】
図33は、一段履歴階調印字制御時の第2論理回路のレジスタ設定説明図である。
第2論理回路72は、図27に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC2B、レジスタPC2D、レジスタPC25、レジスタPC21、レジスタPC29の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0059】
図34は、一段履歴階調印字制御時の第3論理回路のレジスタ設定説明図である。
第3論理回路73は、図28に示すように、レジスタPC13、レジスタPC1B、レジスタPC11、レジスタPC19、レジスタPC10、レジスタPC18、レジスタPC12、レジスタPC1Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0060】
図35は、一段履歴階調印字制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図29に示すように、レジスタPC05、レジスタPC01、レジスタPC09、レジスタPC0C、レジスタPC00、レジスタPC08の値が“1”とされ、他のレジスタについては、値が“0”とされている。
以上の説明のように、本実施形態によれば、一段履歴階調印字制御が一種類の論理回路を用いて行える。
【0061】
[5]13段階階調印字制御
次に13段階階調印字制御について説明する。この場合においても、標準通電パルス期間を1とした場合に、図30に示したように、第1パルスの通電期間は8/15、第2パルスの通電期間は4/15、第3パルスの通電期間は2/15、第4パルスの通電期間は1/15となっている。
また、本実施形態は、濃度0〜濃度12の13階調制御を行う場合である。
【0062】
図36は、13段階階調印字制御の説明図である。
本実施形態においても、ラインバッファ部31において第1ラインバッファB1(印字濃度が濃度5以上の場合の印刷画素データd0格納用)、第2ラインバッファB2(印字濃度が濃度1〜4、濃度9〜12の場合の印刷画素データd1格納用)、第3ラインバッファB3 (印字濃度が濃度3、4、7、8、11、12の場合の印刷画素データd2 格納用)、第4ラインバッファB4 (印字濃度が濃度2、4、6、8、10、12の場合の印刷画素データd3 格納用)、を用い、印刷画素データd0は第1シフトレジスタ群41に転送され、印刷画素データd1は、第2シフトレジスタ群42に転送され、印刷画素データd2 は第3シフトレジスタ群43に転送され、印刷画素データd3 は、第4シフトレジスタ群44に転送される。
【0063】
第1シフトレジスタ群41に格納された印刷画素データd0、第2シフトレジスタ群42に格納された印刷画素データd1、第3シフトレジスタ群43に格納された印刷画素データd2 および第4シフトレジスタ群44に格納された印刷画素データd3 は、図16に示すように、シーケンサ部37が出力したクロック信号CLKに基づいて、それぞれ第1論理回路71、第2論理回路72および第3論理回路73に順次転送される。
これにより、第1論理回路71は、印刷データDATAとして、印字濃度が濃度5以上の場合の印刷画素データd0に基づく第1通電期間用の第1通電データIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第1通電データIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第1通電データIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0064】
第1通電データIに対応する印字と並行して、第2論理回路72は、印字濃度が濃度1〜4場合の印刷画素データd1に基づく第2通電期間用の第2通電データIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第2通電データIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第2通電データIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第2通電データIIに対応する印字と並行して、第3論理回路73は、印字濃度が濃度3、4、7、8、11、12の場合の印刷画素データd2に基づく第3通電期間用の第3通電データIIIを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
【0065】
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第3通電データIIIは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第3通電データIIIに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
さらに第3通電データIIIに対応する印字と並行して、第4論理回路74は、印字濃度が濃度2、4、6、8、10、12の場合の印刷画素データd3に基づく第3通電期間用の第4通電データIVを論理演算により生成し、端子制御回路部35を介して印字ヘッド部12のシフトレジスタ23に転送する。
その後、ラッチ信号/LATが“L”レベルとなると、シフトレジスタ23に格納された第4通電データIVは、ラッチ回路24に転送され、ストローブ信号/STBが“L”レベルとなることにより、第4通電データIVに対応する駆動回路22が発熱素子21を駆動して、印字がなされることとなる。
【0066】
図37は、13段階階調印字制御時の第1論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第1論理回路71は、図32に示すように、レジスタPC3F、レジスタPC37、レジスタPC33、レジスタPC3B、レジスタPC3D、レジスタPC35、レジスタPC31、レジスタPC39の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0067】
図38は、13段階階調印字制御時の第2論理回路のレジスタ設定説明図である。
第2論理回路72は、図38に示すように、レジスタPC2F、レジスタPC27、レジスタPC23、レジスタPC2B、レジスタPC2E、レジスタPC26、レジスタPC22、レジスタPC2Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0068】
図39は、13段階階調印字制御時の第3論理回路のレジスタ設定説明図である。
第3論理回路73は、図39に示すように、レジスタPC1F、レジスタPC17、レジスタPC1C、レジスタPC15、レジスタPC1C、レジスタPC14、レジスタPC1E、レジスタPC16の値が“1”とされ、他のレジスタについては、値が“0”とされている。
【0069】
図40は、13段階階調印字制御時の第4論理回路のレジスタ設定説明図である。
また、第4論理回路74は、図40に示すように、レジスタPC0F、レジスタPC0B、レジスタPC0D、レジスタPC09、レジスタPC0C、レジスタPC08、レジスタPC0E、レジスタPC0Aの値が“1”とされ、他のレジスタについては、値が“0”とされている。
以上の説明のように、本実施形態によれば、13段階階調印字制御が一種類の論理回路を用いて行える。
【0070】
以上の説明のように、各実施形態によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の動的な変更を容易として、より高品質な印字を行うことができる。
また、印字動作中でも、論理の変更が容易であるため、様々な印刷態様に容易に適応することが可能である。
【0071】
以上、本発明の一実施形態を図面に沿って説明したが、本発明は前記実施形態において示された事項に限定されず、特許請求の範囲及び発明の詳細な説明の記載、並びに周知の技術に基づいて、当業者がその変更・応用を行うことができる範囲が含まれる。前記実施形態においては、4つの論理的バッファB1〜B4を用意したが、印字モードによっては少なくとも2つのバッファを備えるようにしていればよい。
【図面の簡単な説明】
【0072】
【図1】実施形態のラインサーマルプリンタの概要構成ブロック図である。
【図2】印字ヘッド部の概要構成ブロック図である。
【図3】印字制御部の概要構成ブロック図である。
【図4】印字制御部の要部構成ブロック図である。
【図5】第1論理回路(〜第4論理回路)を具体的に実現する場合の論理回路ブロック図である。
【図6】単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図7】2色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図8】単色過去一段履歴制御の場合の要部概要構成ブロック図である。
【図9】単色過去一段履歴印字制御におけるタイミングチャートである。
【図10】第1論理回路の等価回路図である。
【図11】単色過去一段履歴印字制御における第1論理回路のレジスタ設定説明図である。
【図12】第1論理回路の具体的動作状態説明図である。
【図13】第2論理回路の等価回路図である。
【図14】単色過去一段履歴印字制御における第2論理回路のレジスタ設定説明図である。
【図15】第2論理回路の具体的動作状態説明図である。
【図16】2色印字制御の場合の要部概要構成ブロック図である。
【図17】2色印字制御の場合の通電パターンの説明図である。
【図18】2色印字制御時の第1論理回路の等価回路図である。
【図19】2色印字制御時の第1論理回路のレジスタ設定説明図である。
【図20】2色印字制御時の第2論理回路の等価回路図である。
【図21】2色印字制御時の第2論理回路のレジスタ設定説明図である。
【図22】2色印字制御時の第3論理回路の等価回路図である。
【図23】2色印字制御時の第3論理回路のレジスタ設定説明図である。
【図24】2色印字制御の他の制御の場合の通電パターンの説明図である。
【図25】2色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
【図26】2色印字制御の他の制御時の第1論理回路のレジスタ設定説明図である。
【図27】2色印字制御の他の制御時の第2論理回路のレジスタ設定説明図である。
【図28】2色印字制御の他の制御時の第3論理回路のレジスタ設定説明図である。
【図29】2色印字制御の他の制御時の第4論理回路のレジスタ設定説明図である。
【図30】通電パルス期間の説明図である。
【図31】一段履歴階調印字制御の説明図である。
【図32】一段履歴階調印字制御時の第1論理回路のレジスタ設定説明図である。
【図33】一段履歴階調印字制御時の第2論理回路のレジスタ設定説明図である。
【図34】一段履歴階調印字制御時の第3論理回路のレジスタ設定説明図である。
【図35】一段履歴階調印字制御時の第4論理回路のレジスタ設定説明図である。
【図36】13段階階調印字制御の説明図である。
【図37】13段階階調印字制御時の第1論理回路のレジスタ設定説明図である。
【図38】13段階階調印字制御時の第2論理回路のレジスタ設定説明図である。
【図39】13段階階調印字制御時の第3論理回路のレジスタ設定説明図である。
【図40】13段階階調印字制御時の第4論理回路のレジスタ設定説明図である。
【符号の説明】
【0073】
10…ラインサーマルプリンタ、11…コントローラ、12…印字ヘッド部、13…印字制御部(駆動制御部)、21…発熱素子、22…駆動回路(発熱素子駆動回路)、31…ラインバッファ部、32…シフトレジスタ部、34…論理回路部、35…端子制御回路部、36…設定レジスタ部(設定記憶部)、37…シーケンサ部、71〜74…第1〜第4論理回路(論理回路部)、B1〜B4 …第1〜第4ラインバッファ
【特許請求の範囲】
【請求項1】
記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、
前記記録媒体に熱エネルギーを与えるための発熱素子と、
前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、
外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御回路と、を備え、
前記駆動制御回路は、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶部と、
前記設定記憶部に記憶された数値群に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、
を備えたことを特徴とするサーマルプリンタ。
【請求項2】
請求項1記載のサーマルプリンタにおいて、
前記設定記憶部は、前記供給パターンに応じて前記数値群を構成する所定の値がそれぞれ記憶される複数のレジスタを備えたレジスタ部と、
前記論理回路部は、前記複数のレジスタの値に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記駆動信号を動的に変更する、
ことを特徴とするサーマルプリンタ。
【請求項3】
請求項1または請求項2記載のサーマルプリンタにおいて、
前記供給パターンは、印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードに対応するものを含むことを特徴とするサーマルプリンタ。
【請求項4】
請求項3記載のサーマルプリンタにおいて、
前記履歴制御印字モードは、複数回に亘る印字履歴に応じて前記発熱素子の制御を行うことを特徴とするサーマルプリンタ。
【請求項5】
請求項1または請求項2記載のサーマルプリンタにおいて、
前記供給パターンは、二色以上の多色印字モードあるいは多階調印字モードに対応するものを含むことを特徴とするサーマルプリンタ。
【請求項6】
請求項1無いし請求項5のいずれかに記載のサーマルプリンタにおいて、
前記設定記憶部において、前記供給パターンに応じた所定の数値群は、印字実行中に更新可能であることを特徴とするサーマルプリンタ。
【請求項7】
請求項1ないし請求項6のいずれかに記載のサーマルプリンタにおいて、
前記供給パターンは、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とするように定義されるものであり、
前記論理回路部は、各分割された通電期間毎の前記通電状態あるいは前記非通電状態に応じた前記駆動信号を出力させる、
ことを特徴とするサーマルプリンタ。
【請求項8】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、
前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶過程と、
前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、
を備えたことを特徴とする制御方法。
【請求項9】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、
前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶させ、
前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させる、
ことを特徴とする制御プログラム。
【請求項1】
記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、
前記記録媒体に熱エネルギーを与えるための発熱素子と、
前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、
外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御回路と、を備え、
前記駆動制御回路は、前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶部と、
前記設定記憶部に記憶された数値群に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、
を備えたことを特徴とするサーマルプリンタ。
【請求項2】
請求項1記載のサーマルプリンタにおいて、
前記設定記憶部は、前記供給パターンに応じて前記数値群を構成する所定の値がそれぞれ記憶される複数のレジスタを備えたレジスタ部と、
前記論理回路部は、前記複数のレジスタの値に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記駆動信号を動的に変更する、
ことを特徴とするサーマルプリンタ。
【請求項3】
請求項1または請求項2記載のサーマルプリンタにおいて、
前記供給パターンは、印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードに対応するものを含むことを特徴とするサーマルプリンタ。
【請求項4】
請求項3記載のサーマルプリンタにおいて、
前記履歴制御印字モードは、複数回に亘る印字履歴に応じて前記発熱素子の制御を行うことを特徴とするサーマルプリンタ。
【請求項5】
請求項1または請求項2記載のサーマルプリンタにおいて、
前記供給パターンは、二色以上の多色印字モードあるいは多階調印字モードに対応するものを含むことを特徴とするサーマルプリンタ。
【請求項6】
請求項1無いし請求項5のいずれかに記載のサーマルプリンタにおいて、
前記設定記憶部において、前記供給パターンに応じた所定の数値群は、印字実行中に更新可能であることを特徴とするサーマルプリンタ。
【請求項7】
請求項1ないし請求項6のいずれかに記載のサーマルプリンタにおいて、
前記供給パターンは、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とするように定義されるものであり、
前記論理回路部は、各分割された通電期間毎の前記通電状態あるいは前記非通電状態に応じた前記駆動信号を出力させる、
ことを特徴とするサーマルプリンタ。
【請求項8】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、
前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶する設定記憶過程と、
前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、
を備えたことを特徴とする制御方法。
【請求項9】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、
前記駆動信号の供給パターンに応じた所定の数値群を更新可能に記憶させ、
前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させる、
ことを特徴とする制御プログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【公開番号】特開2007−50677(P2007−50677A)
【公開日】平成19年3月1日(2007.3.1)
【国際特許分類】
【出願番号】特願2005−239171(P2005−239171)
【出願日】平成17年8月19日(2005.8.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成19年3月1日(2007.3.1)
【国際特許分類】
【出願日】平成17年8月19日(2005.8.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]