フェイスアップ型光半導体装置
【課題】ｐ側電極の補助電極部とｎ側電極の補助電極部との距離が電流拡散距離より大きくなって弱発光領域が発生し、発光分布が不均一であった。
【解決手段】ｐ側電極６はパッド部６１、補助電極部６２ａ、６２ｂ、６２ｃよりなり、ｎ側電極７はパッド部７１、補助電極部７２ａ、７２ｂよりなる。並行に配置した補助電極部６２ａ、６２ｂ、６２ｃと補助電極部７２ａ、７２ｂとの距離がd1である領域の透明電極層５’の厚さはx・(n-1)+Tmin（n=1,2,…）とし、補助電極部６２ａ、６２ｂ、６２ｃと補助電極部７２ａ、７２ｂとの距離がd1より大きいd2である領域R1’、R2’、R3’、R4’の透明電極層５’の厚さをx・m+Tmin（m=1,2,…）（m > n-1）と厚くする。但し、Tminは透明電極層５’の光干渉を起こさない最小の厚さであり、xは光干渉を起こさない透明電極層の厚さの周期である。
【解決手段】ｐ側電極６はパッド部６１、補助電極部６２ａ、６２ｂ、６２ｃよりなり、ｎ側電極７はパッド部７１、補助電極部７２ａ、７２ｂよりなる。並行に配置した補助電極部６２ａ、６２ｂ、６２ｃと補助電極部７２ａ、７２ｂとの距離がd1である領域の透明電極層５’の厚さはx・(n-1)+Tmin（n=1,2,…）とし、補助電極部６２ａ、６２ｂ、６２ｃと補助電極部７２ａ、７２ｂとの距離がd1より大きいd2である領域R1’、R2’、R3’、R4’の透明電極層５’の厚さをx・m+Tmin（m=1,2,…）（m > n-1）と厚くする。但し、Tminは透明電極層５’の光干渉を起こさない最小の厚さであり、xは光干渉を起こさない透明電極層の厚さの周期である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光ダイオード（LED）等の光半導体装置、特に、フェイスアップ型光半導体装置に関する。
【背景技術】
【０００２】
一般に、フェイスアップ型光半導体装置は、絶縁性の成長基板に形成されたｎ型半導体層、発光層としての活性層及びｐ型半導体層の各半導体層と、ｐ型半導体層及び活性層の一部を除去して残存したｐ型半導体層の全面に形成された透明電極層と、透明電極層上に形成されたｐ側電極と、露出したｎ型半導体層上に形成されたｎ側電極とによって構成されている。この場合、透明電極層は光半導体装置全体に亘って均一に電流拡散させて発光分布を均一にさせる機能を有する。しかしながら、単純に透明電極層だけでは、電流はｐ側電極からｎ側電極を結ぶ中央部の最短距離の直線上に集中して流れ、従って、半導体層、特に、活性層に注入される電流密度分布つまり発光分布はこの直線上に集中して不均一となる。この結果、発光分布が極端に不均一となると、弱発光領域が発生して装置全体としての発光効率が低下し、また、透明電極層のシート抵抗のために装置の駆動電圧が大きくなる。
【０００３】
図６は従来のフェイスアップ型光半導体装置を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である（参照：特許文献１）。図６のフェイスアップ型光半導体装置は上方から見て正方形をなしている。
【０００４】
図６において、Ｃ面サファイア成長基板１上に、ｎ型GaN層２、発光層としての活性層３及びｐ型GaN層４を形成し、ｐ型GaN層４及び活性層３の一部を除去して残存したｐ型GaN層４の全面に透明電極層５を形成する。透明電極層５上に形成されたｐ側電極６は電極台座部（以下、パッド部）６１及び補助電極部６２ａ、６２ｂ、６２ｃによって構成されている。また、露出したｎ型GaN層２上に形成されたｎ側電極７はパッド部７１ａ、補助電極部７２ａ、７２ｂによって形成されている。ｐ側電極６の補助電極部６２ａ、６２ｂとｎ側電極７の補助電極部７２ａ、７２ｂ、７２ｃとを並行に配置し、その間の距離d1を略一定にすることによりｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃからｎ側電極７の補助電極部７２ａ、７２ｂへ流れる電流は均一に拡散する。つまり、図７に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２ｂとの間の距離d1が電流密度の急激に減少する所定の距離D（以下、電流拡散距離）より小さければ、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散し、図７の実線矢印に示すごとく、ｎ側電極７の補助電極部７２ｂ側の透明電極層５の端５ａに到達する。従って、その間の半導体層特に活性層３を通過する電流の密度を活性層全体に亘って大きくできる。この結果、発光分布は均一となる。
【０００５】
尚、上述の電流拡散距離Dは、主に、透明電極層５のシート抵抗及び透明電極層５とｐ型GaN層４との接触抵抗率で決定される。
【０００６】
また、活性層３の面積を最大限に利用するために、ｐ側電極６のパッド部６１及び補助電極部６２ａ、６２ｂ及びｎ側電極７のパッド部７１ａ及び補助電極部７２ａ、７２ｂの一部を光半導体装置の最外周を囲むように形成している。さらに、活性層３への電流密度つまり発光分布をより均一にするために、ｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃ及びｎ側電極７の補助電極部７２ａ、７２ｂを光半導体装置全体にくし状に交差させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３４５４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図６に示す従来のフェイスアップ型光半導体装置においては、光取出し効率をできるだけ大きくするために、補助電極部を最小限にしている。従って、ｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃとｎ側電極７の補助電極部７２ａ、７２ｂとの距離d1は上述の電流拡散距離Dに近く設定するのが好ましい。
【０００９】
他方、図６の（Ａ）に示すように、ｐ側電極６の補助電極部とｎ側電極７の補助電極部との間の距離d2がd1つまり電流拡散距離Dより大きい領域R1、R2、R3、R4が発生することになる。たとえば、図８に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２との距離d2が電流拡散距離Dより大きければ、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散できず、図８の実線矢印に示すごとく、補助電極部７２ｂ側の透明電極層５の端５ｂに十分に到達できない。この結果、電流拡散距離D以上の領域の活性層３を透過する電流の密度は小さくなり、上述の領域R1、R2、R3、R4は弱発光領域となる。このように、弱発光領域R1、R2、R3、R4が存在すると、発光分布がやはり不均一となり、従って、駆動電圧（順方向電圧Vf）が上昇して発光効率の低下を招くと共に、電流集中部での負荷が大きくなって信頼性が低下するという課題がある。
【課題を解決するための手段】
【００１０】
上述の課題を解決するために、本発明に係るフェイスアップ型光半導体装置は、第１の導電型の第１の半導体層と、第１の半導体層上に設けられた活性層と、活性層上に設けられた第２の導電型の第２の半導体層と、第２の半導体層上に設けられた透明電極層と、第２の半導体層に設けられ第１のパッド部及び第１のパッド部に接続された第１の補助電極部を有する第１の電極と、第１の半導体層の露出した領域に設けられ第２のパッド部及び第２のパッド部に接続された第２の補助電極部を有する第２の電極とを具備し、第１、第２の補助電極部によって挟まれた領域において、光干渉を起こさない透明電極層の厚さの周期をxとし、第１、第２の補助電極部の距離が第１の間隔であるときに透明電極層の厚さをx・(n-1)+Tminとし、第１、第２の補助電極部の距離が第１の距離より大きい第２の距離のときに透明電極層の厚さをx・m+Tminとすれば、
m > n-1
但し、Tminは透明電極層の活性層からの光が透明電極層内で光干渉を起こさない最小の厚さ、
mは正の整数、
nは正の整数
とするものである。これにより、第１、第２の補助電極部の距離が第１の距離より大きい第２の距離の場合に、透明電極層が厚くなるので、シート抵抗を実質的に小さくしたのと同一の効果を示し、この結果、電流拡散距離が大きくなる。この場合、透明電極層の厚さを光干渉を起こさないように選択しているので、透明電極層の光透過率は低下せず、従って、光取り出し効率の低下は少ない。
【００１１】
また、第１の半導体層、活性層及び第２の半導体層がGaNよりなり、透明電極層がインジウム錫酸化物（ITO）よりなり、透明電極層は樹脂で覆われ、最小の厚さTminが約60nmであり、光干渉を起こさない透明電極層の厚さの周期が約100nmである。
【発明の効果】
【００１２】
本発明によれば、光取り出し効率の低下を招くことなく、電流拡散距離を大きくしているので、弱発光領域を縮小でき、発光分布を均一にできる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るフェイスアップ型光半導体装置の実施の形態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【図２】図１の（Ｂ）の部分拡大図である。
【図３】インジウム錫酸化物（ITO）の光透過特性を示すグラフである。
【図４】図１のフェイスアップ型光半導体装置の製造方法を説明するためのフローチャートである。
【図５】図４の変更例を示すフローチャートである。
【図６】従来のフェイスアップ型光半導体装置を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【図７】図６の（Ｂ）の部分拡大図である。
【図８】図６のフェイスアップ型光半導体装置の課題を説明するための上面図である。
【発明を実施するための形態】
【００１４】
図１は本発明に係るフェイスアップ型光半導体装置の実施の形態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【００１５】
図１においては、図６の透明電極層５の代りに透明電極層５’を設けてある。透明電極層５’においては、図６の（Ａ）の弱発光領域R1、R2、R3、R4に相当する領域R1’、R2’、R3’、R4’における厚さを他の領域の厚さより厚くしてある。これにより、厚膜領域R1’、R2’、R3’、R4’における透明電極層５’のシート抵抗を実質的に低下させたのと同一の効果を生じさせ、他の領域の透明電極層５’に比較してより電流を拡散させる。つまり、厚膜領域R1’、R2’、R3’、R4’の電流拡散距離はDより大きいD’（>D）となる。たとえば、図２に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２との距離d2が距離Dより大きくても大きくなった電流拡散距離D’と同程度であれば、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散し、図２の実線矢印に示すごとく、補助電極部７２ｂ側の透明電極層５の端５’ｂに十分に到達する。この結果、厚膜領域R4’の活性層３を透過する電流の密度も大きくなり、厚膜領域R1’、R2’、R3’、R4’は発光領域となる。このように、厚膜領域R1’、R2’、R3’、R4’の存在により、発光分布が均一となり、従って、駆動電圧（順方向電圧Vf）を下げて発光効率を上昇させることができると共に、電流集中部での負荷を小さくして信頼性を向上させることができる。
【００１６】
透明電極層５’の厚さは、光半導体装置の光取出し効率が最大となるように、つまり、透過率TRが最大となるように、設定される。たとえば、透明電極層５’をインジウム錫酸化物（ITO）により形成すると、光透過率TRは繰返し波形となる。ここで、図３は発光素子をGaNとし、室温、20mAでのピーク波長である発光波長が450nm、発光素子の周囲をエポキシ樹脂で覆ったときの光透過率TRを示している。つまり、活性層３からの光は透明電極層５’を透過してその上の空気（もしくは樹脂）との間で反射して透明電極層５’内に戻る。このとき、活性層３からの光と位相が一致すると強め合い、逆に位相が不一致であると弱め合う。従って、透明電極層５’のいずれの領域でも光干渉を起こさないように透明電極層５’の厚さを設定するには、図３に示すように、透明電極層５’の厚さTは約60nm（=Tmin）、約160nm（=100+Tmin）、約260nm（=200+Tmin）、約360nm（=300+Tmin）、…となる。たとえば、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約160nm（=100+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）とする。また、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約260nm（=200+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）もしくは160nm（=100+Tmin）とする。さらに、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約460nm（=400+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）、160nm（=100+Tmin）、260nm（=200+Tmin）もしくは360nm（=300+Tmin）とする。一般的には、透明電極層５’の活性層３からの光が透明電極層５’内で光干渉を起こさない最小の厚さをTminとし、光干渉を起こさない透明電極層５’の厚さの周期をxとし、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さをx・m+Tmin(m=1,2,…)、他の領域の透明電極層５’の厚さをx・(n-1)+Tmin(n=1,2,…)とすれば、
m > n-1
なる関係が成立する。
【００１７】
次に、図１のフェイスアップ型光半導体装置の製造方法を図４を参照して説明する。尚、透明電極層５’の厚膜領域R1’、R2’、R3’、R4’の厚さは約160nmとし、他の領域の厚さは約60nmとする。
【００１８】
始めに、ステップ４０１において、Ｃ面サファイア成長基板１上にｎ型GaN層２、発光層としての活性層３及びｐ型GaN層４を有機金属化学気相成長（MOCVD）法により順次エピタキシャル成長させる。
【００１９】
具体的には、AlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1）が成長可能なＣ面サファイア成長基板１をMOCVD装置に投入し、水素雰囲気中で約1000℃、約10分間の加熱によりサーマルクリーニングを行う。次いで、トリメチルガリウム（TMG）：10.4μmol/min、NH3：3.3LM（標準状態のリットル/分）を約500℃、約3分間供給して低温GaNバッファ層（図示せず）を成長させる。次いで、約1000℃まで昇温して約30秒間保持して低温GaNバッファ層を結晶化させ、その温度で、TMG：45μmol/min、NH3：4.4LMを20分間供給して厚さ約1μmの下地GaN層（図示せず）を形成する。引き続き、その温度1000℃で、TMG：45μmol/min、NH3：4.4LM、SiH4：2.7×10-9μmol/minを約60分間供給して厚さ約4μmのｎ型GaN層２を成長させる。
【００２０】
次いで、活性層３としてInGaN/GaNよりなる多重量子井戸（MQW）構造を採用する。すなわち、TMG：3.6μmol/min、トリメチルインジウム（TMI）：10μmol/min、 NH3：4.4LMを約700℃で約33秒間供給して厚さ約2.2nmのInGaN井戸層を成長させ、引き続き、同一温度で、TMG：3.6μmol/min、NH3：4.4LMを約320秒間供給して厚さ約15nmのGaN障壁層を成長させ、これを5周期分繰返す。尚、活性層３は単一量子井戸（SQW）構造でも、単層でもよい。
【００２１】
次いで、温度を約870℃まで上昇させ、TMG：8.1μmol/min、トリメチルアルミニウム（TMA）：7.5μmol/min、NH3：4.4LM、ビスシクロペンタジニエルマグネシウム（CP2Mg）：2.9×10-7μmol/minを約5分間供給して厚さ約40nmのｐ型AlGaNクラッド層（図示せず）を成長させる。引き続き、その温度で、TMG：18μmol/min、NH3：4.4LM、CP2Mg：2.9×10-7μmol/minを約7分間供給して厚さ約150nmのｐ型GaN層４を成長させる。
【００２２】
次に、ステップ４０２において、フォトリソグラフィ／エッチング法によりｎ型GaN層２の一部を露出させる。
【００２３】
具体的には、ｎ型GaN層２の露出させる領域以外の領域にフォトレジストパターンを形成する。次いで、反応性イオンエッチング（RIE）装置に投入し、ｐ型GaN層４及び活性層３を除去する。そしてフォトレジストパターンを除去する。
【００２４】
次に、ステップ４０３において、透明電極層５’の第１層を形成する。
【００２５】
具体的には、ｎ型GaN層２の露出領域のみにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約60nmのインジウム錫酸化物（ITO）よりなる透明電極層を形成する。次いで、この透明電極層上にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、60秒間浸漬させることにより厚膜領域R1’、R2’、R3’、R4’上の不要な透明電極層を除去して透明電極層５’の第１層を完成させる。そして、フォトレジストパターンを除去する。
【００２６】
次に、ステップ４０４において、透明電極層５’の第２層を形成する。
【００２７】
具体的には、ｎ型GaN層２の露出領域と透明電極層５’の第１層の領域R1’、R2’、R3’、R4’以外の領域とにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約160nmのITOよりなる透明電極層を形成する。次いで、フォトレジストパターンを除去する。このように、リフトオフ法により透明電極層５’の第２層を完成させる。
【００２８】
その後、酸素を含む雰囲気中で600℃、1分間加熱して透明電極層５’全体を酸化させて光透過率を向上させる。
【００２９】
尚、透明電極層５’の材料としては、ITO以外に、In、Sn、Znの1つもしくは2つ以上の酸化物でもよく、また、AuNi等でもよい。成膜方法としては、EB蒸着法、スパッタリング法、アーク放電式イオンプレーティング法があるが、膜質、ウエハへのダメージから、成膜時に、ウエハをプラズマに直接曝すことがないアーク放電式イオンプレーティング法が好ましい。
【００３０】
次に、ステップ４０５において、リフトオフ法によりｐ側電極６つまりパッド部６１、補助電極部６２ａ、６２ｂ、６２ｃを形成する。
【００３１】
具体的には、フォトリソグラフィ法によりフォトレジストパターンを形成する。次いで、EB蒸着法等により、厚さ約10ÅのTi、厚さ約1000ÅのAl、PtもしくはRhを順次成膜する。次いで、フォトレジストパターンを除去することにより、この成膜層をパターニングする。尚、Pt、Rhは活性層３から放射される青色光に対して高い反射率を有し、ITOとの接触抵抗率が低いので、光吸収を低減できる。
【００３２】
次に、ステップ４０５において、リフトオフ法によりｎ側電極７を形成する。
【００３３】
具体的には、フォトリソグラフィ法によりｎ側電極７を形成しない領域にフォトレジストパターンを形成する。次いで、EB蒸着法等により、厚さ約10ÅのTi、厚さ約10000ÅのAlを順次成膜する。次いで、フォトレジストパターンを除去することにより、この成膜層をパターニングする。
【００３４】
最後に、ステップ４０６において、ウエハ上の各光半導体装置（チップ）をダイシング、スクライブ／ブレイキング、レーザ等で分離する。その後、サファイア成長基板１側が形成された側を、プリント基板、サブマウント上に実装し、ｐ側電極６のパッド部６１及びｎ側電極７のパッド部７１をボンディングワイヤによってプリント基板もしくはサブマウント上の端子へ接続する。
【００３５】
図５は図４の変更例を示すフローチャートである。図５においては、図４のステップ４０３、４０４の代りにステップ５０１、５０２を設けてある。
【００３６】
ステップ５０１において、透明電極層５’を形成する。
【００３７】
具体的には、ｎ型GaN層２の露出領域のみにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約160nmのITOよりなる透明電極層を形成する。
【００３８】
次に、ステップ５０２において、透明電極層５’の厚膜領域R1’、R2’、R3’、R4’以外の領域のITOを100nmだけエッチング除去する。
【００３９】
具体的には、厚膜領域R1’、R2’、R3’、R4’以外の領域にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、30秒間浸漬させることにより厚膜領域R1’、R2’、R3’、R4’以外の領域の透明電極層の100nmだけを除去して透明電極層５’を完成させる。そして、フォトレジストパターンを除去する。次いで、この透明電極層上にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、60秒間浸漬させることにより不要な透明電極層を除去して透明電極層５’を完成させる。そして、フォトレジストパターンを除去する。
【００４０】
図４においては、リフトオフ法を用いているので、透明電極層５’の厚さを制御するのが容易である。他方、図５においては、エッチングレートの制御が難しく、かつエッチング表面にダメージが発生する。
【００４１】
上述の実施の形態においては、透明電極層５’は２段階で変化させているが、３段階以上でもよく、また、連続的に変化させてもよい。
【符号の説明】
【００４２】
１：サファイア成長基板
２：ｎ型GaN層
３：活性層
４：ｐ型GaN層
５、５’：透明電極層
６：ｐ側電極
６１：パッド部
６２ａ，６２ｂ、６２ｃ：補助電極部
７：ｎ側電極
７１：パッド部
７２ａ，７２ｂ：補助電極部
R1、R2、R3、R4：弱発光領域
R1’、R2’、R3’、R4’：厚膜領域
【技術分野】
【０００１】
本発明は発光ダイオード（LED）等の光半導体装置、特に、フェイスアップ型光半導体装置に関する。
【背景技術】
【０００２】
一般に、フェイスアップ型光半導体装置は、絶縁性の成長基板に形成されたｎ型半導体層、発光層としての活性層及びｐ型半導体層の各半導体層と、ｐ型半導体層及び活性層の一部を除去して残存したｐ型半導体層の全面に形成された透明電極層と、透明電極層上に形成されたｐ側電極と、露出したｎ型半導体層上に形成されたｎ側電極とによって構成されている。この場合、透明電極層は光半導体装置全体に亘って均一に電流拡散させて発光分布を均一にさせる機能を有する。しかしながら、単純に透明電極層だけでは、電流はｐ側電極からｎ側電極を結ぶ中央部の最短距離の直線上に集中して流れ、従って、半導体層、特に、活性層に注入される電流密度分布つまり発光分布はこの直線上に集中して不均一となる。この結果、発光分布が極端に不均一となると、弱発光領域が発生して装置全体としての発光効率が低下し、また、透明電極層のシート抵抗のために装置の駆動電圧が大きくなる。
【０００３】
図６は従来のフェイスアップ型光半導体装置を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である（参照：特許文献１）。図６のフェイスアップ型光半導体装置は上方から見て正方形をなしている。
【０００４】
図６において、Ｃ面サファイア成長基板１上に、ｎ型GaN層２、発光層としての活性層３及びｐ型GaN層４を形成し、ｐ型GaN層４及び活性層３の一部を除去して残存したｐ型GaN層４の全面に透明電極層５を形成する。透明電極層５上に形成されたｐ側電極６は電極台座部（以下、パッド部）６１及び補助電極部６２ａ、６２ｂ、６２ｃによって構成されている。また、露出したｎ型GaN層２上に形成されたｎ側電極７はパッド部７１ａ、補助電極部７２ａ、７２ｂによって形成されている。ｐ側電極６の補助電極部６２ａ、６２ｂとｎ側電極７の補助電極部７２ａ、７２ｂ、７２ｃとを並行に配置し、その間の距離d1を略一定にすることによりｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃからｎ側電極７の補助電極部７２ａ、７２ｂへ流れる電流は均一に拡散する。つまり、図７に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２ｂとの間の距離d1が電流密度の急激に減少する所定の距離D（以下、電流拡散距離）より小さければ、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散し、図７の実線矢印に示すごとく、ｎ側電極７の補助電極部７２ｂ側の透明電極層５の端５ａに到達する。従って、その間の半導体層特に活性層３を通過する電流の密度を活性層全体に亘って大きくできる。この結果、発光分布は均一となる。
【０００５】
尚、上述の電流拡散距離Dは、主に、透明電極層５のシート抵抗及び透明電極層５とｐ型GaN層４との接触抵抗率で決定される。
【０００６】
また、活性層３の面積を最大限に利用するために、ｐ側電極６のパッド部６１及び補助電極部６２ａ、６２ｂ及びｎ側電極７のパッド部７１ａ及び補助電極部７２ａ、７２ｂの一部を光半導体装置の最外周を囲むように形成している。さらに、活性層３への電流密度つまり発光分布をより均一にするために、ｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃ及びｎ側電極７の補助電極部７２ａ、７２ｂを光半導体装置全体にくし状に交差させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３４５４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図６に示す従来のフェイスアップ型光半導体装置においては、光取出し効率をできるだけ大きくするために、補助電極部を最小限にしている。従って、ｐ側電極６の補助電極部６２ａ、６２ｂ、６２ｃとｎ側電極７の補助電極部７２ａ、７２ｂとの距離d1は上述の電流拡散距離Dに近く設定するのが好ましい。
【０００９】
他方、図６の（Ａ）に示すように、ｐ側電極６の補助電極部とｎ側電極７の補助電極部との間の距離d2がd1つまり電流拡散距離Dより大きい領域R1、R2、R3、R4が発生することになる。たとえば、図８に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２との距離d2が電流拡散距離Dより大きければ、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散できず、図８の実線矢印に示すごとく、補助電極部７２ｂ側の透明電極層５の端５ｂに十分に到達できない。この結果、電流拡散距離D以上の領域の活性層３を透過する電流の密度は小さくなり、上述の領域R1、R2、R3、R4は弱発光領域となる。このように、弱発光領域R1、R2、R3、R4が存在すると、発光分布がやはり不均一となり、従って、駆動電圧（順方向電圧Vf）が上昇して発光効率の低下を招くと共に、電流集中部での負荷が大きくなって信頼性が低下するという課題がある。
【課題を解決するための手段】
【００１０】
上述の課題を解決するために、本発明に係るフェイスアップ型光半導体装置は、第１の導電型の第１の半導体層と、第１の半導体層上に設けられた活性層と、活性層上に設けられた第２の導電型の第２の半導体層と、第２の半導体層上に設けられた透明電極層と、第２の半導体層に設けられ第１のパッド部及び第１のパッド部に接続された第１の補助電極部を有する第１の電極と、第１の半導体層の露出した領域に設けられ第２のパッド部及び第２のパッド部に接続された第２の補助電極部を有する第２の電極とを具備し、第１、第２の補助電極部によって挟まれた領域において、光干渉を起こさない透明電極層の厚さの周期をxとし、第１、第２の補助電極部の距離が第１の間隔であるときに透明電極層の厚さをx・(n-1)+Tminとし、第１、第２の補助電極部の距離が第１の距離より大きい第２の距離のときに透明電極層の厚さをx・m+Tminとすれば、
m > n-1
但し、Tminは透明電極層の活性層からの光が透明電極層内で光干渉を起こさない最小の厚さ、
mは正の整数、
nは正の整数
とするものである。これにより、第１、第２の補助電極部の距離が第１の距離より大きい第２の距離の場合に、透明電極層が厚くなるので、シート抵抗を実質的に小さくしたのと同一の効果を示し、この結果、電流拡散距離が大きくなる。この場合、透明電極層の厚さを光干渉を起こさないように選択しているので、透明電極層の光透過率は低下せず、従って、光取り出し効率の低下は少ない。
【００１１】
また、第１の半導体層、活性層及び第２の半導体層がGaNよりなり、透明電極層がインジウム錫酸化物（ITO）よりなり、透明電極層は樹脂で覆われ、最小の厚さTminが約60nmであり、光干渉を起こさない透明電極層の厚さの周期が約100nmである。
【発明の効果】
【００１２】
本発明によれば、光取り出し効率の低下を招くことなく、電流拡散距離を大きくしているので、弱発光領域を縮小でき、発光分布を均一にできる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るフェイスアップ型光半導体装置の実施の形態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【図２】図１の（Ｂ）の部分拡大図である。
【図３】インジウム錫酸化物（ITO）の光透過特性を示すグラフである。
【図４】図１のフェイスアップ型光半導体装置の製造方法を説明するためのフローチャートである。
【図５】図４の変更例を示すフローチャートである。
【図６】従来のフェイスアップ型光半導体装置を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【図７】図６の（Ｂ）の部分拡大図である。
【図８】図６のフェイスアップ型光半導体装置の課題を説明するための上面図である。
【発明を実施するための形態】
【００１４】
図１は本発明に係るフェイスアップ型光半導体装置の実施の形態を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図、（Ｃ）は（Ａ）のＣ−Ｃ線断面図である。
【００１５】
図１においては、図６の透明電極層５の代りに透明電極層５’を設けてある。透明電極層５’においては、図６の（Ａ）の弱発光領域R1、R2、R3、R4に相当する領域R1’、R2’、R3’、R4’における厚さを他の領域の厚さより厚くしてある。これにより、厚膜領域R1’、R2’、R3’、R4’における透明電極層５’のシート抵抗を実質的に低下させたのと同一の効果を生じさせ、他の領域の透明電極層５’に比較してより電流を拡散させる。つまり、厚膜領域R1’、R2’、R3’、R4’の電流拡散距離はDより大きいD’（>D）となる。たとえば、図２に示すように、ｐ側電極６の補助電極部６２ｂとｎ側電極７の補助電極部７２との距離d2が距離Dより大きくても大きくなった電流拡散距離D’と同程度であれば、ｐ側電極６の補助電極部６２ｂからｎ側電極７の補助電極部７２ｂへ流れる電流は拡散し、図２の実線矢印に示すごとく、補助電極部７２ｂ側の透明電極層５の端５’ｂに十分に到達する。この結果、厚膜領域R4’の活性層３を透過する電流の密度も大きくなり、厚膜領域R1’、R2’、R3’、R4’は発光領域となる。このように、厚膜領域R1’、R2’、R3’、R4’の存在により、発光分布が均一となり、従って、駆動電圧（順方向電圧Vf）を下げて発光効率を上昇させることができると共に、電流集中部での負荷を小さくして信頼性を向上させることができる。
【００１６】
透明電極層５’の厚さは、光半導体装置の光取出し効率が最大となるように、つまり、透過率TRが最大となるように、設定される。たとえば、透明電極層５’をインジウム錫酸化物（ITO）により形成すると、光透過率TRは繰返し波形となる。ここで、図３は発光素子をGaNとし、室温、20mAでのピーク波長である発光波長が450nm、発光素子の周囲をエポキシ樹脂で覆ったときの光透過率TRを示している。つまり、活性層３からの光は透明電極層５’を透過してその上の空気（もしくは樹脂）との間で反射して透明電極層５’内に戻る。このとき、活性層３からの光と位相が一致すると強め合い、逆に位相が不一致であると弱め合う。従って、透明電極層５’のいずれの領域でも光干渉を起こさないように透明電極層５’の厚さを設定するには、図３に示すように、透明電極層５’の厚さTは約60nm（=Tmin）、約160nm（=100+Tmin）、約260nm（=200+Tmin）、約360nm（=300+Tmin）、…となる。たとえば、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約160nm（=100+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）とする。また、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約260nm（=200+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）もしくは160nm（=100+Tmin）とする。さらに、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さを約460nm（=400+Tmin）とした場合には、他の領域の透明電極層５’の厚さを約60nm（=Tmin）、160nm（=100+Tmin）、260nm（=200+Tmin）もしくは360nm（=300+Tmin）とする。一般的には、透明電極層５’の活性層３からの光が透明電極層５’内で光干渉を起こさない最小の厚さをTminとし、光干渉を起こさない透明電極層５’の厚さの周期をxとし、厚膜領域R1’、R2’、R3’、R4’の透明電極層５’の厚さをx・m+Tmin(m=1,2,…)、他の領域の透明電極層５’の厚さをx・(n-1)+Tmin(n=1,2,…)とすれば、
m > n-1
なる関係が成立する。
【００１７】
次に、図１のフェイスアップ型光半導体装置の製造方法を図４を参照して説明する。尚、透明電極層５’の厚膜領域R1’、R2’、R3’、R4’の厚さは約160nmとし、他の領域の厚さは約60nmとする。
【００１８】
始めに、ステップ４０１において、Ｃ面サファイア成長基板１上にｎ型GaN層２、発光層としての活性層３及びｐ型GaN層４を有機金属化学気相成長（MOCVD）法により順次エピタキシャル成長させる。
【００１９】
具体的には、AlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1）が成長可能なＣ面サファイア成長基板１をMOCVD装置に投入し、水素雰囲気中で約1000℃、約10分間の加熱によりサーマルクリーニングを行う。次いで、トリメチルガリウム（TMG）：10.4μmol/min、NH3：3.3LM（標準状態のリットル/分）を約500℃、約3分間供給して低温GaNバッファ層（図示せず）を成長させる。次いで、約1000℃まで昇温して約30秒間保持して低温GaNバッファ層を結晶化させ、その温度で、TMG：45μmol/min、NH3：4.4LMを20分間供給して厚さ約1μmの下地GaN層（図示せず）を形成する。引き続き、その温度1000℃で、TMG：45μmol/min、NH3：4.4LM、SiH4：2.7×10-9μmol/minを約60分間供給して厚さ約4μmのｎ型GaN層２を成長させる。
【００２０】
次いで、活性層３としてInGaN/GaNよりなる多重量子井戸（MQW）構造を採用する。すなわち、TMG：3.6μmol/min、トリメチルインジウム（TMI）：10μmol/min、 NH3：4.4LMを約700℃で約33秒間供給して厚さ約2.2nmのInGaN井戸層を成長させ、引き続き、同一温度で、TMG：3.6μmol/min、NH3：4.4LMを約320秒間供給して厚さ約15nmのGaN障壁層を成長させ、これを5周期分繰返す。尚、活性層３は単一量子井戸（SQW）構造でも、単層でもよい。
【００２１】
次いで、温度を約870℃まで上昇させ、TMG：8.1μmol/min、トリメチルアルミニウム（TMA）：7.5μmol/min、NH3：4.4LM、ビスシクロペンタジニエルマグネシウム（CP2Mg）：2.9×10-7μmol/minを約5分間供給して厚さ約40nmのｐ型AlGaNクラッド層（図示せず）を成長させる。引き続き、その温度で、TMG：18μmol/min、NH3：4.4LM、CP2Mg：2.9×10-7μmol/minを約7分間供給して厚さ約150nmのｐ型GaN層４を成長させる。
【００２２】
次に、ステップ４０２において、フォトリソグラフィ／エッチング法によりｎ型GaN層２の一部を露出させる。
【００２３】
具体的には、ｎ型GaN層２の露出させる領域以外の領域にフォトレジストパターンを形成する。次いで、反応性イオンエッチング（RIE）装置に投入し、ｐ型GaN層４及び活性層３を除去する。そしてフォトレジストパターンを除去する。
【００２４】
次に、ステップ４０３において、透明電極層５’の第１層を形成する。
【００２５】
具体的には、ｎ型GaN層２の露出領域のみにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約60nmのインジウム錫酸化物（ITO）よりなる透明電極層を形成する。次いで、この透明電極層上にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、60秒間浸漬させることにより厚膜領域R1’、R2’、R3’、R4’上の不要な透明電極層を除去して透明電極層５’の第１層を完成させる。そして、フォトレジストパターンを除去する。
【００２６】
次に、ステップ４０４において、透明電極層５’の第２層を形成する。
【００２７】
具体的には、ｎ型GaN層２の露出領域と透明電極層５’の第１層の領域R1’、R2’、R3’、R4’以外の領域とにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約160nmのITOよりなる透明電極層を形成する。次いで、フォトレジストパターンを除去する。このように、リフトオフ法により透明電極層５’の第２層を完成させる。
【００２８】
その後、酸素を含む雰囲気中で600℃、1分間加熱して透明電極層５’全体を酸化させて光透過率を向上させる。
【００２９】
尚、透明電極層５’の材料としては、ITO以外に、In、Sn、Znの1つもしくは2つ以上の酸化物でもよく、また、AuNi等でもよい。成膜方法としては、EB蒸着法、スパッタリング法、アーク放電式イオンプレーティング法があるが、膜質、ウエハへのダメージから、成膜時に、ウエハをプラズマに直接曝すことがないアーク放電式イオンプレーティング法が好ましい。
【００３０】
次に、ステップ４０５において、リフトオフ法によりｐ側電極６つまりパッド部６１、補助電極部６２ａ、６２ｂ、６２ｃを形成する。
【００３１】
具体的には、フォトリソグラフィ法によりフォトレジストパターンを形成する。次いで、EB蒸着法等により、厚さ約10ÅのTi、厚さ約1000ÅのAl、PtもしくはRhを順次成膜する。次いで、フォトレジストパターンを除去することにより、この成膜層をパターニングする。尚、Pt、Rhは活性層３から放射される青色光に対して高い反射率を有し、ITOとの接触抵抗率が低いので、光吸収を低減できる。
【００３２】
次に、ステップ４０５において、リフトオフ法によりｎ側電極７を形成する。
【００３３】
具体的には、フォトリソグラフィ法によりｎ側電極７を形成しない領域にフォトレジストパターンを形成する。次いで、EB蒸着法等により、厚さ約10ÅのTi、厚さ約10000ÅのAlを順次成膜する。次いで、フォトレジストパターンを除去することにより、この成膜層をパターニングする。
【００３４】
最後に、ステップ４０６において、ウエハ上の各光半導体装置（チップ）をダイシング、スクライブ／ブレイキング、レーザ等で分離する。その後、サファイア成長基板１側が形成された側を、プリント基板、サブマウント上に実装し、ｐ側電極６のパッド部６１及びｎ側電極７のパッド部７１をボンディングワイヤによってプリント基板もしくはサブマウント上の端子へ接続する。
【００３５】
図５は図４の変更例を示すフローチャートである。図５においては、図４のステップ４０３、４０４の代りにステップ５０１、５０２を設けてある。
【００３６】
ステップ５０１において、透明電極層５’を形成する。
【００３７】
具体的には、ｎ型GaN層２の露出領域のみにフォトリソグラフィ法によりフォトレジストパターンを形成した後、厚さ約160nmのITOよりなる透明電極層を形成する。
【００３８】
次に、ステップ５０２において、透明電極層５’の厚膜領域R1’、R2’、R3’、R4’以外の領域のITOを100nmだけエッチング除去する。
【００３９】
具体的には、厚膜領域R1’、R2’、R3’、R4’以外の領域にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、30秒間浸漬させることにより厚膜領域R1’、R2’、R3’、R4’以外の領域の透明電極層の100nmだけを除去して透明電極層５’を完成させる。そして、フォトレジストパターンを除去する。次いで、この透明電極層上にフォトリソグラフィ法により別のフォトレジストパターンを形成し、関東化学製ITO用エッチントITO02（商標）の溶液に40℃、60秒間浸漬させることにより不要な透明電極層を除去して透明電極層５’を完成させる。そして、フォトレジストパターンを除去する。
【００４０】
図４においては、リフトオフ法を用いているので、透明電極層５’の厚さを制御するのが容易である。他方、図５においては、エッチングレートの制御が難しく、かつエッチング表面にダメージが発生する。
【００４１】
上述の実施の形態においては、透明電極層５’は２段階で変化させているが、３段階以上でもよく、また、連続的に変化させてもよい。
【符号の説明】
【００４２】
１：サファイア成長基板
２：ｎ型GaN層
３：活性層
４：ｐ型GaN層
５、５’：透明電極層
６：ｐ側電極
６１：パッド部
６２ａ，６２ｂ、６２ｃ：補助電極部
７：ｎ側電極
７１：パッド部
７２ａ，７２ｂ：補助電極部
R1、R2、R3、R4：弱発光領域
R1’、R2’、R3’、R4’：厚膜領域
【特許請求の範囲】
【請求項１】
第１の導電型の第１の半導体層と、
該第１の半導体層上に設けられた活性層と、
該活性層上に設けられた第２の導電型の第２の半導体層と、
該第２の半導体層上に設けられた透明電極層と、
該第２の半導体層に設けられ第１のパッド部及び該第１のパッド部に接続された第１の補助電極部を有する第１の電極と、
前記第１の半導体層の露出した領域に設けられ第２のパッド部及び該第２のパッド部に接続された第２の補助電極部を有する第２の電極と
を具備し、
前記第１、第２の補助電極部によって挟まれた領域において、光干渉を起こさない前記透明電極層の厚さの周期をxとし、該第１、第２の補助電極部の距離が第１の間隔であるときに前記透明電極層の厚さをx・(n-1)+Tminとし、前記第１、第２の補助電極部の距離が前記第１の距離より大きい第２の距離のときに前記透明電極層の厚さをx・m+Tminとすれば、
m > n-1
但し、Tminは前記透明電極層の前記活性層からの光が該透明電極層内で光干渉を起こさない最小の厚さ、
mは正の整数、
nは正の整数
であるフェイスアップ型光半導体装置。
【請求項２】
前記第１の半導体層、前記活性層及び前記第２の半導体層がGaNよりなり、
前記透明電極層がインジウム錫酸化物（ITO）よりなり、
前記透明電極層は樹脂で覆われ、
前記最小の厚さTminが約60nmであり、
前記光干渉を起こさない前記電極層の厚さの周期が約100nmである請求項１に記載のフェイスアップ型光半導体装置。
【請求項１】
第１の導電型の第１の半導体層と、
該第１の半導体層上に設けられた活性層と、
該活性層上に設けられた第２の導電型の第２の半導体層と、
該第２の半導体層上に設けられた透明電極層と、
該第２の半導体層に設けられ第１のパッド部及び該第１のパッド部に接続された第１の補助電極部を有する第１の電極と、
前記第１の半導体層の露出した領域に設けられ第２のパッド部及び該第２のパッド部に接続された第２の補助電極部を有する第２の電極と
を具備し、
前記第１、第２の補助電極部によって挟まれた領域において、光干渉を起こさない前記透明電極層の厚さの周期をxとし、該第１、第２の補助電極部の距離が第１の間隔であるときに前記透明電極層の厚さをx・(n-1)+Tminとし、前記第１、第２の補助電極部の距離が前記第１の距離より大きい第２の距離のときに前記透明電極層の厚さをx・m+Tminとすれば、
m > n-1
但し、Tminは前記透明電極層の前記活性層からの光が該透明電極層内で光干渉を起こさない最小の厚さ、
mは正の整数、
nは正の整数
であるフェイスアップ型光半導体装置。
【請求項２】
前記第１の半導体層、前記活性層及び前記第２の半導体層がGaNよりなり、
前記透明電極層がインジウム錫酸化物（ITO）よりなり、
前記透明電極層は樹脂で覆われ、
前記最小の厚さTminが約60nmであり、
前記光干渉を起こさない前記電極層の厚さの周期が約100nmである請求項１に記載のフェイスアップ型光半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１４６５６１（Ｐ２０１１−１４６５６１Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−６６８４（Ｐ２０１０−６６８４）
【出願日】平成２２年１月１５日（２０１０．１．１５）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１５日（２０１０．１．１５）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]