半導体スイッチング素子の駆動装置及び半導体スイッチング素子の駆動方法
【課題】PWM信号の傾きを制御する場合でも、本来意図したデューティと同じ期間だけ、半導体スイッチング素子をオンできる駆動装置を提供する。
【解決手段】ゲート駆動回路4が、入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をNチャネルMOSFET1のゲートに出力する場合、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、デューティz=(x+a−b)に設定した駆動信号をゲート駆動回路4に出力する。
【解決手段】ゲート駆動回路4が、入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をNチャネルMOSFET1のゲートに出力する場合、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、デューティz=(x+a−b)に設定した駆動信号をゲート駆動回路4に出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM信号により駆動する駆動装置及び駆動方法に関する。
【背景技術】
【0002】
従来より、PWM制御を行う場合のスイッチングノイズを抑制するため、PWM信号の立ち上がり、立ち下がりに傾きを付与する技術は、例えば特許文献1などに開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平6−141590号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、そのような制御を行う結果、制御対象である例えばMOSFET等の半導体スイッチング素子が実際にオンしている時間は、傾きを制御する以前の本来のPWM信号で指定されるデューティよりも長くなるため、意図した制御結果が得られなくなるという問題がある。
【0005】
すなわち図14に示すように、傾きが付与されたゲート信号の立ち上がり期間では、ゲート電位がMOSFETのオン閾値電圧Vtを上回った時点でMOSFETがオンするので、MOSFETを介して負荷に出力される電圧信号の立ち上がりは、入力信号の立ち上がりから時間aだけ遅延する。また、ゲート信号の立ち下がり期間では、ゲート電位がオン閾値電圧Vtを下回った時点でMOSFETがオフするので、電圧信号の立ち下がりは、入力信号の立ち下がりから時間bだけ遅延する。その結果、出力信号のデューティyは、入力信号のデューティをxとすると、
y=x+b−a
となる。この場合(b>a)を前提とするが、出力信号のデューティyは、入力信号のデューティxに対して(b−a)だけ拡がっている。
【0006】
本発明は上記事情に鑑みてなされたものであり、その目的は、PWM信号の傾きを制御する場合でも、本来意図したデューティと同じ期間だけ、半導体スイッチング素子をオンできる駆動装置及び半導体スイッチング素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0007】
請求項1記載の半導体スイッチング素子の駆動装置によれば、信号出力手段が、入力されるPWM信号(以下、単に「PWM信号」と称する場合は当該信号を示す)の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を半導体スイッチング素子の制御端子に出力する場合、デューティ調整手段は、半導体スイッチング素子を介して負荷に出力される電圧信号を検出し、PWM信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号を信号出力手段に出力する。
【0008】
すなわち、電圧信号の立ち上がりの遅れ時間aだけデューティxは短縮され、電圧信号の立ち下がりの遅れ時間bだけデューティxは延長されることになる。したがって、PWM信号のデューティxに替えて、デューティz=(x+a−b)に設定した信号を信号出力手段に与えて傾き付与信号を生成すれば、その傾き付与信号に応じて出力される電圧信号のオンデューティは「x」に等しくなる。これにより、本来の制御目標であるデューティxに等しいデューティの電圧信号を負荷に出力することができる。尚、本発明では、前述のように時間a,bの大小関係が(a<b)となることを前提としている。
【0009】
請求項2記載の半導体スイッチング素子の駆動装置によれば、デューティ調整手段は、第1,第2カウンタにより時間a,bをそれぞれカウントすると、それらのカウント値より減算器が(b−a)を演算する。また、第3カウンタは、PWM信号の立ち上がりからカウント動作を開始し、(b−a)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号を信号出力手段に出力する。斯様に構成すれば、デューティ調整手段によって信号出力手段に出力される信号は、その立ち上がりが、PWM信号の立ち上がりタイミングから時間(b−a)だけ遅延することになる。その結果、デューティzは、z=x−(b−a)=(x+a−b)となるので、上記の演算処理により傾き付与信号のデューティzを所期通りに設定できる。
【0010】
請求項3記載の半導体スイッチング素子の駆動装置によれば、デューティ調整手段は、第1,第2カウンタにより時間a,bをそれぞれカウントすると、それらのカウント値より第1減算器が(b−a)を演算し、第2減算器が(x+a−b)を演算する。また、第3カウンタは、PWM信号の立ち上がりからカウント動作を開始し、(x+a−b)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号を信号出力手段に出力する。斯様に構成すれば、デューティ調整手段によって信号出力手段に出力される信号は、その立ち下がりが、PWM信号の立ち下がりタイミングよりも時間(b−a)だけ早まることになる。その結果、デューティzは、z=(x+a−b)となるので、上記の演算処理により傾き付与信号のデューティzを所期通りに設定できる。
【0011】
請求項4記載の半導体スイッチング素子の駆動装置によれば、信号選択手段は、PWM信号のデューティxが時間(b−a)以下の値となった場合に、デューティ調整手段によりデューティzに調整される信号に替えて、PWM信号を信号出力手段に出力する。すなわち本発明では、上述したように(a<b)となること、つまり(b−a>0)であることを前提としているので、(x<b−a)となった場合は、デューティ調整手段が出力信号を生成できなくなる。そこで、上記の場合は、デューティ調整手段の作用を無効化して、入力されたPWM信号を信号出力手段に与えることで例外的な処理を行い、負荷に電圧信号を出力可能とする。
【図面の簡単な説明】
【0012】
【図1】第1実施例であり、駆動装置の構成を示す機能ブロック図
【図2】各部の信号波形を示すタイミングチャート
【図3】デューティ調整部の内部構成を中心に示す図
【図4】デューティ調整部の処理を示すタイミングチャート
【図5】(a)入力信号,(b)駆動信号,(c)ゲート信号,(d)出力信号を示すタイミングチャート
【図6】従来技術の場合の図5相当図
【図7】入力信号のデューティが極端に短い場合の図5相当図
【図8】第2実施例を示す図3相当図
【図9】図4相当図
【図10】第3実施例を示す図1相当図
【図11】図5相当図
【図12】第4実施例を示す図3相当図
【図13】図5相当図
【図14】従来技術を示す図2相当図
【発明を実施するための形態】
【0013】
(第1実施例)
以下、第1実施例について図1ないし図7を参照して説明する。図1は、負荷として例えばランプを駆動対象とした場合の駆動装置の構成を示す機能ブロック図であり、図2は各部の信号波形を示すタイミングチャートである。電源とグランドとの間には、NチャネルMOSFET(半導体スイッチング素子)1とランプ(負荷)2との直列回路が接続されている(ハイサイド駆動方式)。デューティ調整部(デューティ調整手段)3には、上位の制御装置より与えられるデューティ指令に応じて生成されたPWM信号が入力信号として与えられる(図2(a)参照)。デューティ調整部3は、後述するように前記入力信号のPWMデューティを調整した信号を、駆動信号として次段のゲート駆動回路(信号出力手段)4に出力する(図2(b)参照)。
【0014】
ゲート駆動回路4は、デューティ調整部3より与えられるデューティが調整されたPWM信号の立ち上がり、立ち下がりに、それぞれ傾きを付与した台形波状の信号(傾き付与信号)を生成し、それをゲート信号としてNチャネルMOSFET1のゲート(制御端子)に出力する(図2(c)参照)。尚、ここではPWM信号の立ち上がりの傾きよりも、立ち下がりの傾きの方が小さくなるように付与される。NチャネルMOSFET1のソースは、デューティ調整部3の入力端子に接続されており、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号(出力信号,図2(d)参照)をモニタする。
【0015】
図3は、デューティ調整部3の内部構成を中心に示すものである。第1カウンタ5は、入力信号の立ち上がりエッジから、出力信号の立ち上がりエッジまでの時間(立ち上がり遅延時間)aをカウントする。また、第2カウンタ6は、入力信号の立ち下がりエッジから、出力信号の立ち下がりエッジまでの時間(立ち下がり遅延時間)bをカウントする。第1フリップフロップ7は、第1カウンタ5のカウントデータ;時間aを出力信号がハイレベルとなるタイミングで保持し、第2フリップフロップ8は、第2カウンタ6のカウントデータ;時間bを出力信号がローレベルとなるタイミングで保持する。
【0016】
減算器9は、第2フリップフロップ8の保持データ;時間bより第1フリップフロップ7の保持データ;時間aを減算して、減算結果(b−a)を出力する。第3フリップフロップ10は、減算器9の減算結果データ(b−a)を出力信号がローレベルとなるタイミングで保持する。尚、第1〜第3フリップフロップ7,8,10がデータを確実に保持するためのセットアップ時間が必要であれば、出力信号に適当な遅延を付与したものをデータラッチ信号とすれば良い。
【0017】
ダウンカウンタ(第3カウンタ)11には、第3フリップフロップ10の保持データがカウント値としてロードされ、入力信号の立ち上がりエッジからダウンカウントを開始する。そして、カウント値が「0」になると、カウント終了信号(ハイアクティブ)をANDゲート12の一方の入力端子に出力する。ダウンカウンタ11は、入力信号がローレベルになるとクリアされる。そして、ANDゲート12の他方の入力端子には入力信号が与えられており、ANDゲート12の出力信号が、駆動信号としてゲート駆動回路4に与えられる。尚、第1〜第3フリップフロップ7,8,10は、図示しないリセット信号によりリセットされた初期状態では、何れもデータ「0」を出力する。
【0018】
次に、本実施例の作用について図4ないし図7を参照して説明する。初期状態では、上述のように第3フリップフロップ10が出力するデータ値はゼロであるから、(a)入力信号としてデューティx1のPWM信号が与えられた場合の立ち上がりエッジの時点で、ダウンカウンタ11はハイレベルを出力する。したがって、(b)駆動信号は、入力信号と殆ど同時に立ち上がり、(c)ゲート信号は、その立ち上がりの時点から所定の傾きを以って立ち上がりを開始する。
【0019】
(c)ゲート信号がNチャネルMOSFET1のオン閾値電圧Vtを超えると、そのソース電位である(d)出力信号が立ち上がる。すると、第1カウンタ5は、入力信号の立ち上がりエッジから出力信号の立ち上がりエッジまでの時間a1をカウントし、そのカウント値は(f)第1フリップフロップ7(FF1)に保持される。
【0020】
(a)入力信号が立ち下がると、ANDゲート12の出力である(b)駆動信号もその時点で立ち下がる。したがって、最初に出力される駆動信号のデューティz1は、入力信号のデューティx1に等しくなる。また(c)ゲート信号は、その立ち下がりの時点から所定の傾きを以って立ち下がりを開始する。第2カウンタ6は、入力信号の立ち下がりエッジから、出力信号の立ち下がりエッジまでの時間b1をカウントし、(g)第2フリップフロップ8(FF2)は、そのカウントデータを保持する。減算器9は、第2フリップフロップ8の保持データ;時間b1より第1フリップフロップ7の保持データ;時間a1を減算して、減算結果(b1−a1)を第3フリップフロップ10に出力し、(h)第3フリップフロップ10(FF3)はそのデータを保持する。
【0021】
次に(a)入力信号としてデューティx2のPWM信号が与えられると、その立ち上がりエッジからダウンカウンタ11はロードされたデータ(b1−a1)のダウンカウントを開始し、カウントを終了するとハイレベルのカウント終了信号を出力する。その結果、(b)駆動信号の立ち上がりエッジは、入力信号の立ち上がりエッジから時間(b1−a1)だけ遅延する。以降の動作は、上記と同様になる。したがって、駆動信号のデューティz2は、入力信号のデューティx2より時間(b1−a1)を減じたものとなる。
z2=x2−(b1−a1) …(1)
【0022】
そして、上記駆動信号に基づいて出力される(c)ゲート信号は、立ち上がりタイミングが駆動信号の立ち上がりから時間a2だけ遅れ(その分だけデューティが狭まり)、立ち下がりタイミングが駆動信号の立ち上がりから時間b2だけ遅れる(その分だけデューティが拡がる)。したがって、(d)出力信号のデューティをy2とすると、
y2=z2−a2+b2 …(2)
であり、一般にa1=a2,b1=b2であるから、
x2とy2との関係は、
y2=x2−(b2−a2)−a2+b2
=x2 …(3)
となって、出力信号のデューティy2は、入力信号のデューティx2に等しくなる。
【0023】
尚、本実施例の方式は、ゲート信号の波形を台形波状にすると共に、入力信号のデューティに対して駆動信号のデューティをより短く設定することが前提となっている。したがって、入力信号のデューティの設定範囲について制限を加える必要があり、その制限について図5ないし図7を参照して説明する。
【0024】
図5は、(a)入力信号のデューティx2(以下、括弧内のx,y,zは対応する信号のデューティを示す)が極端に長く、その次の入力信号が立ち上るまでの時間が短くなった場合である。また、各立ち上がり遅延時間は何れも「a」で、各立ち下がり遅延時間は何れも「b」で示している。この場合には、(b)駆動信号(z2)の立下で(c)ゲート信号が立ち下がりを開始しても、オン閾値電圧Vtを下回る以前に次の駆動信号(z3)が与えられる。すると、入力信号(x2)に対応する(d)出力信号のデューティy2は本来の制御を外れて延長されてしまい、入力信号(x3)に対応する出力信号(y3)が出力されなくなり、結果として出力パルス数が減少する。
また、図6は本実施例の方式を採用しない従来技術の場合を示すが、入力信号のデューティx2が極端に長い場合は同様の不具合が生じるので、これは本実施例特有の問題ではない。
【0025】
一方、図7は入力信号のデューティx2が極端に短い場合である。(1)式より、
z=x+a−b
であるから、
x<b−a …(4)
すなわち、入力信号のデューティxが(b−a)より短くなると駆動信号を出力できなくなり、結果としてゲート信号及び出力信号も出力されない。したがって、入力信号のデューティxについては、その制御範囲に図5,図7に示す上限,下限を付すことが前提となる。
【0026】
以上のように本実施例によれば、ゲート駆動回路4が、入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をNチャネルMOSFET1のゲートに出力する場合、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、デューティz=(x+a−b)に設定した駆動信号をゲート駆動回路4に出力する。したがって、その駆動信号に応じて出力される電圧信号のオンデューティが、本来の制御目標であるデューティxに等しくなるようにしてランプ2に出力でき、ランプ2の明るさを所期通りに制御できる。
【0027】
また、デューティ調整部3は、第1,第2カウンタ5,6により時間a,bをそれぞれカウントすると、それらのカウント値より減算器9が(b−a)を演算し、ダウンカウンタ11は、PWM信号の立ち上がりからカウント動作を開始し、(b−a)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号をゲート駆動回路4に出力する。したがって、上記の演算処理により駆動信号の立ち上がりを(b−a)だけ遅延させることでデューティzを所期通りに設定できる。
【0028】
(第2実施例)
図8及び図9は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例では、デューティ調整部3に替わるデューティ調整部(デューティ調整手段)13が、第1実施例の図7で示したように入力信号のデューティxが制限範囲の下限(b−a)を下回った場合に、ANDゲート12の出力信号である駆動信号に替えて、入力信号をそのままゲート駆動回路4に出力するように構成される。
【0029】
そのため、ANDゲート12とゲート駆動回路4との間にはマルチプレクサ(信号選択手段)14が挿入されており、このマルチプレクサ14には、入力信号と駆動信号とが与えられ、何れか一方が選択されて出力される。また、マルチプレクサ14は、選択切り替えを行うための制御ロジックも内蔵しており、そのために、入力信号と、第3フリップフロップ10に保持される減算結果データ(b−a)が与えられている。そして、マルチプレクサ14は、入力信号の立ち上がりエッジからデューティxを計測するためカウンタにより計時をおこない、デューティxと減算結果(b−a)との大小を比較すると、
x>(b−a) → 駆動信号
x<(b−a) → 入力信号
のように各信号を選択出力する。
【0030】
次に、第2実施例の作用について図9を参照して説明する。図9は図4相当図である。(a)入力信号のデューティx1が、図示しない前回の減算結果(b−a)よりも大きい場合は(カウンタの値が(b−a)を超えた時点で)、(b)マルチプレクサ14は駆動信号を選択してゲート駆動回路4に出力する。また、(a)次の入力信号のデューティx2が減算結果(b1−a1)よりも大きい場合は、(b)マルチプレクサ14は入力信号を選択してゲート駆動回路4に出力する。尚、(e)の処理に示す「入力信号を遅延」は、マルチプレクサ14の内部でデューティx2をカウントし、減算結果(b1−a1)と比較するのに要する時間である。
【0031】
以上のように、第2実施例によれば、マルチプレクサ14は、PWM信号のデューティxが時間(b−a)以下の値となった場合に、デューティ調整部13によりデューティzに調整される駆動信号に替えて入力信号をゲート駆動回路4に出力する。したがって、デューティxが下限を下回るイレギュラーな値となった場合は、デューティ調整部13の作用を無効化して、入力信号をゲート駆動回路4に与えて例外的な処理を行い、ランプ2に電圧信号を出力することができる。
尚、第1実施例で述べたように、デューティxの出力範囲が予め制限されていれば第2実施例のような構成は不要であるが、デューティxが例外的に下限を下回った場合のフェイルセーフとしてマルチプレクサ14を配置している。
【0032】
(第3実施例)
図10及び図11は第3実施例であり、第1実施例と異なる部分のみ説明する。第3実施例は、NチャネルMOSFET1をPチャネルMOSFET(半導体スイッチング素子)15に、ゲート駆動回路4をゲート駆動回路(信号出力手段)16に置き換えたものである。この場合、ゲート駆動回路16は、図11(c)に示すように、デューティ調整部3が出力する駆動信号に対して、レベルを反転して傾きを付与したゲート信号を生成し、PチャネルMOSFET15のゲートに出力する。したがって、この場合も第1実施例と同様の効果が得られる。
【0033】
(第4実施例)
図12及び図13は第4実施例であり、第1実施例と異なる部分のみ説明する。第4実施例のデューティ調整部(デューティ調整手段)17は、第1実施例のデューティ調整部3に、減算器18(第2減算器)及び第4フリップフロップ(FF4)19を追加し、ダウンカウンタ11に替えてダウンカウンタ20(第3カウンタ)を設けたものである。減算器18には、外部より入力信号のデューティxがデータとして与えられると共に、減算器9の減算結果(b−a)が与えられ、{x−(b−a)}=(x+a−b)を減算する。減算器18の減算結果(x+a−b)は、第4フリップフロップ19により入力信号の立ち上がりエッジで保持される。
【0034】
ダウンカウンタ20は、第4フリップフロップ19に保持されたデータ(x+a−b)がロードされ、ダウンカウンタ11と同様に入力信号の立ち上りエッジからダウンカウント動作を開始する。ダウンカウンタ20は、ダウンカウント動作中はANDゲート12に出力する信号のレベルをハイにしており、ダウンカウント動作を終了すると、前記信号のレベルをローに変化させる(カウント終了信号)。したがって、ANDゲート12の出力信号は、ダウンカウンタ20がダウンカウント動作中はハイレベル,ダウンカウント動作が終了するとローレベルになる。その結果、図13(b)に示すように、駆動信号の立下りエッジは、入力信号の立下りエッジに対して時間(b−a)だけ早まることになり、駆動信号のデューティzは、(x+a−b)となる。
【0035】
以上のように第4実施例によれば、デューティ調整部17は、第1,第2カウンタ5,6により時間a,bをそれぞれカウントすると、それらのカウント値より減算器9(第1減算器)が(b−a)を演算し、減算器18が(x+a−b)を演算すると、ダウンカウンタ20は、PWM信号の立ち上がりからカウント動作を開始し、(x+a−b)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号をゲート駆動回路4に出力する。したがって、上記の演算処理により駆動信号の立ち下がりを(b−a)だけ早めてデューティzを所期通りに設定できる。
【0036】
本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
ローサイド駆動方式に適用しても良い。
負荷はランプに限ることなく、モータ等であっても良い。
第3カウンタは、アップカウント動作を行うカウンタでも良い。
第2実施例において、マルチプレクサ14に入力信号のデューティxがデジタルデータとして与えられる場合は、(e)の処理に示す「遅延」時間を経ることなく駆動信号を出力できる。
半導体スイッチング素子はMOSFETに限ることなく、IGBTやバイポーラトランジスタ等でも良い。
【符号の説明】
【0037】
図面中、1はNチャネルMOSFET(半導体スイッチング素子)、2はランプ(負荷)、3はデューティ調整部(デューティ調整手段)、4はゲート駆動回路(信号出力手段)、5は第1カウンタ、6は第2カウンタ、9は減算器、11はダウンカウンタ(第3カウンタ)、12はANDゲート、13はデューティ調整部(デューティ調整手段)、14はマルチプレクサ(信号選択手段)、15はPチャネルMOSFET(半導体スイッチング素子)、16はゲート駆動回路(信号出力手段)、17はデューティ調整部(デューティ調整手段)、18は減算器(第2減算器)、20はダウンカウンタ(第3カウンタ)を示す。
【技術分野】
【0001】
本発明は、電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM信号により駆動する駆動装置及び駆動方法に関する。
【背景技術】
【0002】
従来より、PWM制御を行う場合のスイッチングノイズを抑制するため、PWM信号の立ち上がり、立ち下がりに傾きを付与する技術は、例えば特許文献1などに開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平6−141590号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、そのような制御を行う結果、制御対象である例えばMOSFET等の半導体スイッチング素子が実際にオンしている時間は、傾きを制御する以前の本来のPWM信号で指定されるデューティよりも長くなるため、意図した制御結果が得られなくなるという問題がある。
【0005】
すなわち図14に示すように、傾きが付与されたゲート信号の立ち上がり期間では、ゲート電位がMOSFETのオン閾値電圧Vtを上回った時点でMOSFETがオンするので、MOSFETを介して負荷に出力される電圧信号の立ち上がりは、入力信号の立ち上がりから時間aだけ遅延する。また、ゲート信号の立ち下がり期間では、ゲート電位がオン閾値電圧Vtを下回った時点でMOSFETがオフするので、電圧信号の立ち下がりは、入力信号の立ち下がりから時間bだけ遅延する。その結果、出力信号のデューティyは、入力信号のデューティをxとすると、
y=x+b−a
となる。この場合(b>a)を前提とするが、出力信号のデューティyは、入力信号のデューティxに対して(b−a)だけ拡がっている。
【0006】
本発明は上記事情に鑑みてなされたものであり、その目的は、PWM信号の傾きを制御する場合でも、本来意図したデューティと同じ期間だけ、半導体スイッチング素子をオンできる駆動装置及び半導体スイッチング素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0007】
請求項1記載の半導体スイッチング素子の駆動装置によれば、信号出力手段が、入力されるPWM信号(以下、単に「PWM信号」と称する場合は当該信号を示す)の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を半導体スイッチング素子の制御端子に出力する場合、デューティ調整手段は、半導体スイッチング素子を介して負荷に出力される電圧信号を検出し、PWM信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号を信号出力手段に出力する。
【0008】
すなわち、電圧信号の立ち上がりの遅れ時間aだけデューティxは短縮され、電圧信号の立ち下がりの遅れ時間bだけデューティxは延長されることになる。したがって、PWM信号のデューティxに替えて、デューティz=(x+a−b)に設定した信号を信号出力手段に与えて傾き付与信号を生成すれば、その傾き付与信号に応じて出力される電圧信号のオンデューティは「x」に等しくなる。これにより、本来の制御目標であるデューティxに等しいデューティの電圧信号を負荷に出力することができる。尚、本発明では、前述のように時間a,bの大小関係が(a<b)となることを前提としている。
【0009】
請求項2記載の半導体スイッチング素子の駆動装置によれば、デューティ調整手段は、第1,第2カウンタにより時間a,bをそれぞれカウントすると、それらのカウント値より減算器が(b−a)を演算する。また、第3カウンタは、PWM信号の立ち上がりからカウント動作を開始し、(b−a)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号を信号出力手段に出力する。斯様に構成すれば、デューティ調整手段によって信号出力手段に出力される信号は、その立ち上がりが、PWM信号の立ち上がりタイミングから時間(b−a)だけ遅延することになる。その結果、デューティzは、z=x−(b−a)=(x+a−b)となるので、上記の演算処理により傾き付与信号のデューティzを所期通りに設定できる。
【0010】
請求項3記載の半導体スイッチング素子の駆動装置によれば、デューティ調整手段は、第1,第2カウンタにより時間a,bをそれぞれカウントすると、それらのカウント値より第1減算器が(b−a)を演算し、第2減算器が(x+a−b)を演算する。また、第3カウンタは、PWM信号の立ち上がりからカウント動作を開始し、(x+a−b)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号を信号出力手段に出力する。斯様に構成すれば、デューティ調整手段によって信号出力手段に出力される信号は、その立ち下がりが、PWM信号の立ち下がりタイミングよりも時間(b−a)だけ早まることになる。その結果、デューティzは、z=(x+a−b)となるので、上記の演算処理により傾き付与信号のデューティzを所期通りに設定できる。
【0011】
請求項4記載の半導体スイッチング素子の駆動装置によれば、信号選択手段は、PWM信号のデューティxが時間(b−a)以下の値となった場合に、デューティ調整手段によりデューティzに調整される信号に替えて、PWM信号を信号出力手段に出力する。すなわち本発明では、上述したように(a<b)となること、つまり(b−a>0)であることを前提としているので、(x<b−a)となった場合は、デューティ調整手段が出力信号を生成できなくなる。そこで、上記の場合は、デューティ調整手段の作用を無効化して、入力されたPWM信号を信号出力手段に与えることで例外的な処理を行い、負荷に電圧信号を出力可能とする。
【図面の簡単な説明】
【0012】
【図1】第1実施例であり、駆動装置の構成を示す機能ブロック図
【図2】各部の信号波形を示すタイミングチャート
【図3】デューティ調整部の内部構成を中心に示す図
【図4】デューティ調整部の処理を示すタイミングチャート
【図5】(a)入力信号,(b)駆動信号,(c)ゲート信号,(d)出力信号を示すタイミングチャート
【図6】従来技術の場合の図5相当図
【図7】入力信号のデューティが極端に短い場合の図5相当図
【図8】第2実施例を示す図3相当図
【図9】図4相当図
【図10】第3実施例を示す図1相当図
【図11】図5相当図
【図12】第4実施例を示す図3相当図
【図13】図5相当図
【図14】従来技術を示す図2相当図
【発明を実施するための形態】
【0013】
(第1実施例)
以下、第1実施例について図1ないし図7を参照して説明する。図1は、負荷として例えばランプを駆動対象とした場合の駆動装置の構成を示す機能ブロック図であり、図2は各部の信号波形を示すタイミングチャートである。電源とグランドとの間には、NチャネルMOSFET(半導体スイッチング素子)1とランプ(負荷)2との直列回路が接続されている(ハイサイド駆動方式)。デューティ調整部(デューティ調整手段)3には、上位の制御装置より与えられるデューティ指令に応じて生成されたPWM信号が入力信号として与えられる(図2(a)参照)。デューティ調整部3は、後述するように前記入力信号のPWMデューティを調整した信号を、駆動信号として次段のゲート駆動回路(信号出力手段)4に出力する(図2(b)参照)。
【0014】
ゲート駆動回路4は、デューティ調整部3より与えられるデューティが調整されたPWM信号の立ち上がり、立ち下がりに、それぞれ傾きを付与した台形波状の信号(傾き付与信号)を生成し、それをゲート信号としてNチャネルMOSFET1のゲート(制御端子)に出力する(図2(c)参照)。尚、ここではPWM信号の立ち上がりの傾きよりも、立ち下がりの傾きの方が小さくなるように付与される。NチャネルMOSFET1のソースは、デューティ調整部3の入力端子に接続されており、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号(出力信号,図2(d)参照)をモニタする。
【0015】
図3は、デューティ調整部3の内部構成を中心に示すものである。第1カウンタ5は、入力信号の立ち上がりエッジから、出力信号の立ち上がりエッジまでの時間(立ち上がり遅延時間)aをカウントする。また、第2カウンタ6は、入力信号の立ち下がりエッジから、出力信号の立ち下がりエッジまでの時間(立ち下がり遅延時間)bをカウントする。第1フリップフロップ7は、第1カウンタ5のカウントデータ;時間aを出力信号がハイレベルとなるタイミングで保持し、第2フリップフロップ8は、第2カウンタ6のカウントデータ;時間bを出力信号がローレベルとなるタイミングで保持する。
【0016】
減算器9は、第2フリップフロップ8の保持データ;時間bより第1フリップフロップ7の保持データ;時間aを減算して、減算結果(b−a)を出力する。第3フリップフロップ10は、減算器9の減算結果データ(b−a)を出力信号がローレベルとなるタイミングで保持する。尚、第1〜第3フリップフロップ7,8,10がデータを確実に保持するためのセットアップ時間が必要であれば、出力信号に適当な遅延を付与したものをデータラッチ信号とすれば良い。
【0017】
ダウンカウンタ(第3カウンタ)11には、第3フリップフロップ10の保持データがカウント値としてロードされ、入力信号の立ち上がりエッジからダウンカウントを開始する。そして、カウント値が「0」になると、カウント終了信号(ハイアクティブ)をANDゲート12の一方の入力端子に出力する。ダウンカウンタ11は、入力信号がローレベルになるとクリアされる。そして、ANDゲート12の他方の入力端子には入力信号が与えられており、ANDゲート12の出力信号が、駆動信号としてゲート駆動回路4に与えられる。尚、第1〜第3フリップフロップ7,8,10は、図示しないリセット信号によりリセットされた初期状態では、何れもデータ「0」を出力する。
【0018】
次に、本実施例の作用について図4ないし図7を参照して説明する。初期状態では、上述のように第3フリップフロップ10が出力するデータ値はゼロであるから、(a)入力信号としてデューティx1のPWM信号が与えられた場合の立ち上がりエッジの時点で、ダウンカウンタ11はハイレベルを出力する。したがって、(b)駆動信号は、入力信号と殆ど同時に立ち上がり、(c)ゲート信号は、その立ち上がりの時点から所定の傾きを以って立ち上がりを開始する。
【0019】
(c)ゲート信号がNチャネルMOSFET1のオン閾値電圧Vtを超えると、そのソース電位である(d)出力信号が立ち上がる。すると、第1カウンタ5は、入力信号の立ち上がりエッジから出力信号の立ち上がりエッジまでの時間a1をカウントし、そのカウント値は(f)第1フリップフロップ7(FF1)に保持される。
【0020】
(a)入力信号が立ち下がると、ANDゲート12の出力である(b)駆動信号もその時点で立ち下がる。したがって、最初に出力される駆動信号のデューティz1は、入力信号のデューティx1に等しくなる。また(c)ゲート信号は、その立ち下がりの時点から所定の傾きを以って立ち下がりを開始する。第2カウンタ6は、入力信号の立ち下がりエッジから、出力信号の立ち下がりエッジまでの時間b1をカウントし、(g)第2フリップフロップ8(FF2)は、そのカウントデータを保持する。減算器9は、第2フリップフロップ8の保持データ;時間b1より第1フリップフロップ7の保持データ;時間a1を減算して、減算結果(b1−a1)を第3フリップフロップ10に出力し、(h)第3フリップフロップ10(FF3)はそのデータを保持する。
【0021】
次に(a)入力信号としてデューティx2のPWM信号が与えられると、その立ち上がりエッジからダウンカウンタ11はロードされたデータ(b1−a1)のダウンカウントを開始し、カウントを終了するとハイレベルのカウント終了信号を出力する。その結果、(b)駆動信号の立ち上がりエッジは、入力信号の立ち上がりエッジから時間(b1−a1)だけ遅延する。以降の動作は、上記と同様になる。したがって、駆動信号のデューティz2は、入力信号のデューティx2より時間(b1−a1)を減じたものとなる。
z2=x2−(b1−a1) …(1)
【0022】
そして、上記駆動信号に基づいて出力される(c)ゲート信号は、立ち上がりタイミングが駆動信号の立ち上がりから時間a2だけ遅れ(その分だけデューティが狭まり)、立ち下がりタイミングが駆動信号の立ち上がりから時間b2だけ遅れる(その分だけデューティが拡がる)。したがって、(d)出力信号のデューティをy2とすると、
y2=z2−a2+b2 …(2)
であり、一般にa1=a2,b1=b2であるから、
x2とy2との関係は、
y2=x2−(b2−a2)−a2+b2
=x2 …(3)
となって、出力信号のデューティy2は、入力信号のデューティx2に等しくなる。
【0023】
尚、本実施例の方式は、ゲート信号の波形を台形波状にすると共に、入力信号のデューティに対して駆動信号のデューティをより短く設定することが前提となっている。したがって、入力信号のデューティの設定範囲について制限を加える必要があり、その制限について図5ないし図7を参照して説明する。
【0024】
図5は、(a)入力信号のデューティx2(以下、括弧内のx,y,zは対応する信号のデューティを示す)が極端に長く、その次の入力信号が立ち上るまでの時間が短くなった場合である。また、各立ち上がり遅延時間は何れも「a」で、各立ち下がり遅延時間は何れも「b」で示している。この場合には、(b)駆動信号(z2)の立下で(c)ゲート信号が立ち下がりを開始しても、オン閾値電圧Vtを下回る以前に次の駆動信号(z3)が与えられる。すると、入力信号(x2)に対応する(d)出力信号のデューティy2は本来の制御を外れて延長されてしまい、入力信号(x3)に対応する出力信号(y3)が出力されなくなり、結果として出力パルス数が減少する。
また、図6は本実施例の方式を採用しない従来技術の場合を示すが、入力信号のデューティx2が極端に長い場合は同様の不具合が生じるので、これは本実施例特有の問題ではない。
【0025】
一方、図7は入力信号のデューティx2が極端に短い場合である。(1)式より、
z=x+a−b
であるから、
x<b−a …(4)
すなわち、入力信号のデューティxが(b−a)より短くなると駆動信号を出力できなくなり、結果としてゲート信号及び出力信号も出力されない。したがって、入力信号のデューティxについては、その制御範囲に図5,図7に示す上限,下限を付すことが前提となる。
【0026】
以上のように本実施例によれば、ゲート駆動回路4が、入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をNチャネルMOSFET1のゲートに出力する場合、デューティ調整部3は、NチャネルMOSFET1を介してランプ2に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間aと、PWM信号の立ち下がりから電圧信号が立ち下がるまでの時間bとを求め、デューティz=(x+a−b)に設定した駆動信号をゲート駆動回路4に出力する。したがって、その駆動信号に応じて出力される電圧信号のオンデューティが、本来の制御目標であるデューティxに等しくなるようにしてランプ2に出力でき、ランプ2の明るさを所期通りに制御できる。
【0027】
また、デューティ調整部3は、第1,第2カウンタ5,6により時間a,bをそれぞれカウントすると、それらのカウント値より減算器9が(b−a)を演算し、ダウンカウンタ11は、PWM信号の立ち上がりからカウント動作を開始し、(b−a)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号をゲート駆動回路4に出力する。したがって、上記の演算処理により駆動信号の立ち上がりを(b−a)だけ遅延させることでデューティzを所期通りに設定できる。
【0028】
(第2実施例)
図8及び図9は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例では、デューティ調整部3に替わるデューティ調整部(デューティ調整手段)13が、第1実施例の図7で示したように入力信号のデューティxが制限範囲の下限(b−a)を下回った場合に、ANDゲート12の出力信号である駆動信号に替えて、入力信号をそのままゲート駆動回路4に出力するように構成される。
【0029】
そのため、ANDゲート12とゲート駆動回路4との間にはマルチプレクサ(信号選択手段)14が挿入されており、このマルチプレクサ14には、入力信号と駆動信号とが与えられ、何れか一方が選択されて出力される。また、マルチプレクサ14は、選択切り替えを行うための制御ロジックも内蔵しており、そのために、入力信号と、第3フリップフロップ10に保持される減算結果データ(b−a)が与えられている。そして、マルチプレクサ14は、入力信号の立ち上がりエッジからデューティxを計測するためカウンタにより計時をおこない、デューティxと減算結果(b−a)との大小を比較すると、
x>(b−a) → 駆動信号
x<(b−a) → 入力信号
のように各信号を選択出力する。
【0030】
次に、第2実施例の作用について図9を参照して説明する。図9は図4相当図である。(a)入力信号のデューティx1が、図示しない前回の減算結果(b−a)よりも大きい場合は(カウンタの値が(b−a)を超えた時点で)、(b)マルチプレクサ14は駆動信号を選択してゲート駆動回路4に出力する。また、(a)次の入力信号のデューティx2が減算結果(b1−a1)よりも大きい場合は、(b)マルチプレクサ14は入力信号を選択してゲート駆動回路4に出力する。尚、(e)の処理に示す「入力信号を遅延」は、マルチプレクサ14の内部でデューティx2をカウントし、減算結果(b1−a1)と比較するのに要する時間である。
【0031】
以上のように、第2実施例によれば、マルチプレクサ14は、PWM信号のデューティxが時間(b−a)以下の値となった場合に、デューティ調整部13によりデューティzに調整される駆動信号に替えて入力信号をゲート駆動回路4に出力する。したがって、デューティxが下限を下回るイレギュラーな値となった場合は、デューティ調整部13の作用を無効化して、入力信号をゲート駆動回路4に与えて例外的な処理を行い、ランプ2に電圧信号を出力することができる。
尚、第1実施例で述べたように、デューティxの出力範囲が予め制限されていれば第2実施例のような構成は不要であるが、デューティxが例外的に下限を下回った場合のフェイルセーフとしてマルチプレクサ14を配置している。
【0032】
(第3実施例)
図10及び図11は第3実施例であり、第1実施例と異なる部分のみ説明する。第3実施例は、NチャネルMOSFET1をPチャネルMOSFET(半導体スイッチング素子)15に、ゲート駆動回路4をゲート駆動回路(信号出力手段)16に置き換えたものである。この場合、ゲート駆動回路16は、図11(c)に示すように、デューティ調整部3が出力する駆動信号に対して、レベルを反転して傾きを付与したゲート信号を生成し、PチャネルMOSFET15のゲートに出力する。したがって、この場合も第1実施例と同様の効果が得られる。
【0033】
(第4実施例)
図12及び図13は第4実施例であり、第1実施例と異なる部分のみ説明する。第4実施例のデューティ調整部(デューティ調整手段)17は、第1実施例のデューティ調整部3に、減算器18(第2減算器)及び第4フリップフロップ(FF4)19を追加し、ダウンカウンタ11に替えてダウンカウンタ20(第3カウンタ)を設けたものである。減算器18には、外部より入力信号のデューティxがデータとして与えられると共に、減算器9の減算結果(b−a)が与えられ、{x−(b−a)}=(x+a−b)を減算する。減算器18の減算結果(x+a−b)は、第4フリップフロップ19により入力信号の立ち上がりエッジで保持される。
【0034】
ダウンカウンタ20は、第4フリップフロップ19に保持されたデータ(x+a−b)がロードされ、ダウンカウンタ11と同様に入力信号の立ち上りエッジからダウンカウント動作を開始する。ダウンカウンタ20は、ダウンカウント動作中はANDゲート12に出力する信号のレベルをハイにしており、ダウンカウント動作を終了すると、前記信号のレベルをローに変化させる(カウント終了信号)。したがって、ANDゲート12の出力信号は、ダウンカウンタ20がダウンカウント動作中はハイレベル,ダウンカウント動作が終了するとローレベルになる。その結果、図13(b)に示すように、駆動信号の立下りエッジは、入力信号の立下りエッジに対して時間(b−a)だけ早まることになり、駆動信号のデューティzは、(x+a−b)となる。
【0035】
以上のように第4実施例によれば、デューティ調整部17は、第1,第2カウンタ5,6により時間a,bをそれぞれカウントすると、それらのカウント値より減算器9(第1減算器)が(b−a)を演算し、減算器18が(x+a−b)を演算すると、ダウンカウンタ20は、PWM信号の立ち上がりからカウント動作を開始し、(x+a−b)に相当する時間をカウントするとカウント終了信号を出力し、PWM信号とカウント終了信号との論理積信号をゲート駆動回路4に出力する。したがって、上記の演算処理により駆動信号の立ち下がりを(b−a)だけ早めてデューティzを所期通りに設定できる。
【0036】
本発明は上記し、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
ローサイド駆動方式に適用しても良い。
負荷はランプに限ることなく、モータ等であっても良い。
第3カウンタは、アップカウント動作を行うカウンタでも良い。
第2実施例において、マルチプレクサ14に入力信号のデューティxがデジタルデータとして与えられる場合は、(e)の処理に示す「遅延」時間を経ることなく駆動信号を出力できる。
半導体スイッチング素子はMOSFETに限ることなく、IGBTやバイポーラトランジスタ等でも良い。
【符号の説明】
【0037】
図面中、1はNチャネルMOSFET(半導体スイッチング素子)、2はランプ(負荷)、3はデューティ調整部(デューティ調整手段)、4はゲート駆動回路(信号出力手段)、5は第1カウンタ、6は第2カウンタ、9は減算器、11はダウンカウンタ(第3カウンタ)、12はANDゲート、13はデューティ調整部(デューティ調整手段)、14はマルチプレクサ(信号選択手段)、15はPチャネルMOSFET(半導体スイッチング素子)、16はゲート駆動回路(信号出力手段)、17はデューティ調整部(デューティ調整手段)、18は減算器(第2減算器)、20はダウンカウンタ(第3カウンタ)を示す。
【特許請求の範囲】
【請求項1】
電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM(Pulse Width Modulation)信号により駆動する駆動装置において、
入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を、前記半導体スイッチング素子の制御端子に出力する信号出力手段と、
前記傾き付与信号に応じて、前記半導体スイッチング素子を介して前記負荷に出力される電圧信号を検出し、
入力されるPWM信号の立ち上がりから前記電圧信号が立ち上がるまでの時間aと、前記PWM信号の立ち下がりから前記電圧信号が立ち下がるまでの時間bとを求め、
前記PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号を前記信号出力手段に出力するデューティ調整手段とを備えたことを特徴とする半導体スイッチング素子の駆動装置。
【請求項2】
前記デューティ調整手段は、
前記時間aをカウントする第1カウンタと、
前記時間bをカウントする第2カウンタと、
前記第1,第2カウンタより得られるカウント値より(b−a)を演算する減算器と、
この減算器の減算結果データである(b−a)がロードされ、前記PWM信号の立ち上がりからカウント動作を開始し、前記(b−a)に相当する時間をカウントするとカウント終了信号を出力する第3カウンタと、
前記PWM信号と前記カウント終了信号との論理積をとる論理積ゲートとを備え、
前記論理積ゲートの出力信号を、前記信号出力手段に出力することを特徴とする請求項1記載の半導体スイッチング素子の駆動装置。
【請求項3】
前記デューティ調整手段は、
前記時間aをカウントする第1カウンタと、
前記時間bをカウントする第2カウンタと、
前記第1,第2カウンタより得られるカウント値より(b−a)を演算する第1減算器と、
前記PWM信号のデューティxがデータとして与えられると、データxより前記第1減算器の減算結果データである(b−a)を減じて(x+a−b)を演算する第2減算器と、
この第2減算器の減算結果である(x+a−b)がロードされ、前記PWM信号の立ち上がりからカウント動作を開始し、前記(x+a−b)に相当する時間をカウントするとカウント終了信号を出力する第3カウンタと、
前記PWM信号と前記カウント終了信号との論理積をとる論理積ゲートとを備え、
前記論理積ゲートの出力信号を、前記信号出力手段に出力することを特徴とする請求項1記載の半導体スイッチング素子の駆動装置。
【請求項4】
前記PWM信号のデューティxが時間(b−a)以下の値となった場合に、前記デューティ調整手段によりデューティzに調整された信号に替えて、前記PWM信号を前記信号出力手段に出力する信号選択手段を備えたことを特徴とする請求項1ないし3の何れかに記載の半導体スイッチング素子の駆動装置。
【請求項5】
電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM(Pulse Width Modulation)信号により駆動する方法において、
入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を、前記半導体スイッチング素子の制御端子に出力し、
前記傾き付与信号に応じて、前記半導体スイッチング素子を介して前記負荷に出力される電圧信号を検出すると、
入力されるPWM信号の立ち上がりから前記電圧信号が立ち上がるまでの時間aと、前記PWM信号の立ち下がりから前記電圧信号が立ち下がるまでの時間bとを求め、
前記PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号から前記傾き付与信号を生成することを特徴とする半導体スイッチング素子の駆動方法。
【請求項6】
前記PWM信号のデューティxが時間(b−a)以下の値となった場合は、前記デューティzに調整される信号に替えて、前記PWM信号から前記傾き付与信号を生成することを特徴とする請求項5記載の半導体スイッチング素子の駆動方法。
【請求項1】
電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM(Pulse Width Modulation)信号により駆動する駆動装置において、
入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を、前記半導体スイッチング素子の制御端子に出力する信号出力手段と、
前記傾き付与信号に応じて、前記半導体スイッチング素子を介して前記負荷に出力される電圧信号を検出し、
入力されるPWM信号の立ち上がりから前記電圧信号が立ち上がるまでの時間aと、前記PWM信号の立ち下がりから前記電圧信号が立ち下がるまでの時間bとを求め、
前記PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号を前記信号出力手段に出力するデューティ調整手段とを備えたことを特徴とする半導体スイッチング素子の駆動装置。
【請求項2】
前記デューティ調整手段は、
前記時間aをカウントする第1カウンタと、
前記時間bをカウントする第2カウンタと、
前記第1,第2カウンタより得られるカウント値より(b−a)を演算する減算器と、
この減算器の減算結果データである(b−a)がロードされ、前記PWM信号の立ち上がりからカウント動作を開始し、前記(b−a)に相当する時間をカウントするとカウント終了信号を出力する第3カウンタと、
前記PWM信号と前記カウント終了信号との論理積をとる論理積ゲートとを備え、
前記論理積ゲートの出力信号を、前記信号出力手段に出力することを特徴とする請求項1記載の半導体スイッチング素子の駆動装置。
【請求項3】
前記デューティ調整手段は、
前記時間aをカウントする第1カウンタと、
前記時間bをカウントする第2カウンタと、
前記第1,第2カウンタより得られるカウント値より(b−a)を演算する第1減算器と、
前記PWM信号のデューティxがデータとして与えられると、データxより前記第1減算器の減算結果データである(b−a)を減じて(x+a−b)を演算する第2減算器と、
この第2減算器の減算結果である(x+a−b)がロードされ、前記PWM信号の立ち上がりからカウント動作を開始し、前記(x+a−b)に相当する時間をカウントするとカウント終了信号を出力する第3カウンタと、
前記PWM信号と前記カウント終了信号との論理積をとる論理積ゲートとを備え、
前記論理積ゲートの出力信号を、前記信号出力手段に出力することを特徴とする請求項1記載の半導体スイッチング素子の駆動装置。
【請求項4】
前記PWM信号のデューティxが時間(b−a)以下の値となった場合に、前記デューティ調整手段によりデューティzに調整された信号に替えて、前記PWM信号を前記信号出力手段に出力する信号選択手段を備えたことを特徴とする請求項1ないし3の何れかに記載の半導体スイッチング素子の駆動装置。
【請求項5】
電源とグランドとの間に負荷と直列に接続される半導体スイッチング素子を、PWM(Pulse Width Modulation)信号により駆動する方法において、
入力されるPWM信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与した傾き付与信号を、前記半導体スイッチング素子の制御端子に出力し、
前記傾き付与信号に応じて、前記半導体スイッチング素子を介して前記負荷に出力される電圧信号を検出すると、
入力されるPWM信号の立ち上がりから前記電圧信号が立ち上がるまでの時間aと、前記PWM信号の立ち下がりから前記電圧信号が立ち下がるまでの時間bとを求め、
前記PWM信号のデューティをxとすると、デューティz=(x+a−b)に設定した信号から前記傾き付与信号を生成することを特徴とする半導体スイッチング素子の駆動方法。
【請求項6】
前記PWM信号のデューティxが時間(b−a)以下の値となった場合は、前記デューティzに調整される信号に替えて、前記PWM信号から前記傾き付与信号を生成することを特徴とする請求項5記載の半導体スイッチング素子の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−44514(P2012−44514A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−184922(P2010−184922)
【出願日】平成22年8月20日(2010.8.20)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月20日(2010.8.20)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]