半導体装置及びその製造方法
【課題】低いチャネル抵抗を具現し、電界効果移動度が高くなる効果がある二重ゲートトランジスタを含む半導体装置及びその製造方法を提供する。
【解決手段】本発明による半導体装置は、下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極の間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む。本発明によれば、電界効果移動度が高い二重ゲートトランジスタを半導体装置に適用させることによって、半導体装置の特性を改善することができる。特に、本発明によれば、別途のマスク工程や蒸着工程を追加する必要がないので、工程コストの上昇や収率減少をもたらすことなく、大面積・高画質の半導体装置を大量生産することができる。
【解決手段】本発明による半導体装置は、下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極の間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む。本発明によれば、電界効果移動度が高い二重ゲートトランジスタを半導体装置に適用させることによって、半導体装置の特性を改善することができる。特に、本発明によれば、別途のマスク工程や蒸着工程を追加する必要がないので、工程コストの上昇や収率減少をもたらすことなく、大面積・高画質の半導体装置を大量生産することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、二重ゲートトランジスタを含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、液晶表示装置及び有機発光表示装置のような平板ディスプレイに非晶質シリコントランジスタ、多結晶シリコントランジスタなどが適用されている。非晶質シリコンの場合は、均一度に優れていて、大面積工程に適しているという長所があるが、電界効果移動度（field effect mobility）が低いという短所がある。また、多結晶シリコンの場合は、電界効果移動度が高く、且つ信頼性に優れているという長所があるが、均一度が低く、大面積工程が難しいという短所がある。
【０００３】
したがって、従来技術は、平板ディスプレイに非晶質シリコンと多結晶シリコンの長所を兼備した酸化物半導体トランジスタを適用する方案を提案している。酸化物半導体トランジスタは均一度が高く、大面積工程が可能であり、信頼性に優れているという長所がある。しかし、酸化物半導体トランジスタは、電界効果移動度が１０乃至２０ｃｍ２／Ｖｓであって、多結晶シリコントランジスタに比べて比較的低い値を有する。
【０００４】
これにより、大面積・高画質のディスプレイ装置を提供するためには、さらに高い電界効果移動度を有するトランジスタをディスプレイ装置に適用する必要がある。勿論、このような要求は、ディスプレイ装置に限って発生するものではなく、センサーなどのような半導体装置においても同一の必要性が提起されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２００９−０１１９０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、前記要求に応じるために提案されたもので、その目的は、低いチャネル抵抗を具現し、電界効果移動度が高くなる効果がある二重ゲートトランジスタを含む半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る半導体装置は、半導体装置において、下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む。
【０００８】
また、本発明の他の態様に係る半導体装置の製造方法は、下部ゲート電極を形成する段階と、前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に電極用導電膜を形成する段階と、前記電極用導電膜をエッチングして前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極から離隔して位置する機能電極を形成する段階と、を含む。
【発明の効果】
【０００９】
本発明によれば、低いチャネル抵抗を有し、電界効果移動度が高い二重ゲートトランジスタを半導体装置に適用させることができる。したがって、高い電界効果移動度を有し、且つ熱、電気、光ストレスに対して信頼度が高い酸化物薄膜トランジスタを具備することによって、大面積・高画質のディスプレイ装置を提供することができる。また、電界効果移動度の向上によって性能が改善されたセンサーを提供することができる。
【００１０】
また、本発明によれば、二重ゲートトランジスタを具備する半導体装置を製造するに際して、従来の工程に比べて追加的なマスク工程または蒸着工程が要求されない。すなわち、別途のマスクを追加する必要なく、既存の工程を利用して二重ゲートトランジスタを具備する半導体装置を製造することができる。
【００１１】
例えば、ディスプレイ装置の場合、従来、ゲート電極と画素電極との間に介在されるパッシベーション膜の厚さを調節し、第２ゲート絶縁膜として使用するか、または、従来の画素電極パターニング工程を一部変更し、画素電極の形成時に二重ゲートトランジスタの上部ゲート電極を一緒に形成することによって、別途の工程を追加することなく、二重ゲートトランジスタを形成することができる。
【図面の簡単な説明】
【００１２】
【図１ａ】本発明の一実施例による半導体装置の構造を示す図である。
【図１ｂ】本発明の一実施例による半導体装置の構造を示す図である。
【図１ｃ】本発明の一実施例による半導体装置の構造を示す図である。
【図２ａ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｂ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｃ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｄ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｅ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｆ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｇ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｈ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図３ａ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【図３ｂ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【図３ｃ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、添付の図面を参照しながら本発明の好ましい実施例を詳しく説明する。下記に説明される実施例は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施例に限定されるものではない。本発明の実施例は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性を図るために、実際厚さに比べて誇張されて図示されることができる。また、層が他の層または基板上にあると言及された場合、これは、他の層または基板上に直接形成されることができるか、またはそれらの間に第３の層が介在されることもできる。実施例の全体にわたって同一の参照符号は、同一の構成要素を示す。
【００１４】
図１ａ乃至図１ｃは、本発明の一実施例による半導体装置の構造を示す図である。図１ａは、一例として、１つの二重ゲートトランジスタ及び１つの第１機能電極が形成された中間結果物の平面図を示し、図１ｂは、図１ａの第１方向（Ｉ−Ｉ’）断面図を示し、図１ｃは、図１ａの第２方向（II−II’）断面図を示す。
【００１５】
図示のように、本発明の一実施例による半導体装置は、下部ゲート電極１２０と、下部ゲート電極１２０上に形成された上部ゲート電極１８０と、下部ゲート電極１２０及び上部ゲート電極１８０を連結するコンタクトプラグ１６０と、上部ゲート電極１８０と同一の高さに前記上部ゲート電極１８０から離隔して形成された第１機能電極１８２と、を含む。
【００１６】
このような構造によれば、下部ゲート電極１２０と上部ゲート電極１８０がコンタクトプラグ１６０によって電気的に連結されるので、下部ゲート電極１２０と上部ゲート電極１８０を同時に駆動するようになる。すなわち、従来の二重ゲートトランジスタは、一般的に下部ゲート電極と上部ゲート電極に独立的に電圧が印加されて駆動されるのに対して、本発明の一実施例による二重ゲートトランジスタは、下部ゲート電極と上部ゲート電極を同時に駆動するようになる。また、二重ゲートトランジスタは、コンタクトプラグ１６０と同一の高さにコンタクトプラグ１６０から離隔して形成されたソース電極１６２及びドレイン電極１６０と、ソース電極１６２とドレイン電極１６４との間に形成されたチャネル膜１４０と、チャネル膜１４０上の保護膜１５０とをさらに含むことが好ましい。
【００１７】
ここで、ゲートラインは、ゲート信号を伝達するためのものであって、第２方向II−II’に拡張されるライン形態で設けられ、データラインは、データ信号を伝達するためのものであって、第１方向Ｉ−Ｉ’に拡張されるライン形態で設けられる。
【００１８】
前述したような構造を有する半導体装置は、ディスプレイ装置、センサーなどの多様な用途に使用されることができる。
【００１９】
一例として、半導体装置が有機発光素子を適用したディスプレイ装置である有機電界発光表示装置の場合、第１機能電極１８２は、画素電極として使用される。また、第１機能電極１８２上に形成された有機発光層及び共通電極をさらに含む。
【００２０】
他の例として、半導体装置が液晶表示素子を適用したディスプレイ装置の場合、第１機能電極１８２は、画素電極として使用される。また、第１機能電極１８２上に形成された配向膜、ショート部、シーラント、スペーサをさらに含み、共通電極、カラーフィルタなどを含むカラーフィルタ基板及び液晶をさらに含む。
【００２１】
さらに他の例として、半導体装置がセンサーの場合、第１機能電極１８２は、センサーの下部電極として使用される。また、第１機能電極１８２上に形成されたスペーサ及びセンサーの上部電極をさらに含む。
【００２２】
特に、本発明は、接触式、静電容量方式のセンサーだけでなく、光センサーにも適用可能である。
【００２３】
このように低いチャネル抵抗を有する二重ゲートトレンジストをディスプレイ装置及びセンサーに適用することによって、高画質、大面積のディスプレイ装置を提供し、センサーの性能を改善することができる。
【００２４】
具体的に、従来の単一のゲートトランジスタは、１０乃至２０ｃｍ２／Ｖｓの低い電界効果移動度を有するので、大面積・高画質のディスプレイ装置、センサーを具現するのに限界がある。一方、本発明は、単一のゲートトランジスタに比べて２倍以上高い電界効果移動度を有する二重ゲートトランジスタを利用する。
【００２５】
従来の単一ゲートトランジスタは、チャネル膜、ゲート絶縁膜及びゲート電極の構造よりなるが、ゲート電極に電界が印加されれば、ゲート絶縁膜との界面付近のチャネル膜で電荷が蓄積される。一方、二重ゲートトランジスタは、下部ゲート電極、第１ゲート絶縁膜、チャネル膜、第２ゲート絶縁膜及び上部ゲート電極の構造よりなるので、第１ゲート絶縁膜に当接したチャネル膜の下部界面及び第２ゲート絶縁膜に当接したチャネル膜の上部界面で電荷が蓄積される。したがって、二重ゲート薄膜トレンジストは、単一のゲートトランジスタに比べて電荷が移動することができる領域が二倍となるので、素子のチャネル抵抗が半分になる。
【００２６】
図２ａ乃至図２ｈは、本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【００２７】
ここで、図２ａは、ゲートラインが形成された中間結果物の平面図を示し、図２ｂ乃至図２ｈは、説明の便宜のために図２ａの第３方向（III−III’）断面及び第４方向（IV−IV’）断面を一緒に示したことに注意しなければならない。
【００２８】
図２ａ及び図２ｂに示されたように、基板１００上にバッファ膜１１０を形成する。ここで、基板１００は、一例として、ガラス基板またはプラスチック基板であることができる。バッファ膜１１０は、基板１００から発生する水分または不純物の拡散を防止するためのものであって、一例として、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、または、これらを積層した多重層で形成されることができる。
【００２９】
次に、バッファ膜１１０上に下部ゲート電極用導電膜を形成した後、これをパターニングして二重ゲートトランジスタの下部ゲート電極１２０Ａ、１２０Ｂを形成する。この時、下部ゲート電極１２０Ａ、１２０Ｂは、図２ａに示されたように、ライン部及びライン部から突出した突出部を有する形態、すなわちＴ字形状のゲートライン１２０で形成されることができる。以下、説明の便宜上、ゲートライン１２０のうち突出部は、参照符号‘１２０Ｂ’で表示し、突出部に隣接したライン部は、参照符号‘１２０Ａ’で表示する。すなわち、図２ｂで、下部ゲート電極１２０Ａ、１２０Ｂが２つの領域に分けられて図示されたが、１つのパターンであることに注意しなければならない。
【００３０】
下部ゲート電極１２０Ａ、１２０Ｂは、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることができる。また、透明な下部ゲート電極１２０Ａ、１２０Ｂの場合には、ＩＴＯ（Indium Tin Oxide）膜の単一層で形成されるか、またはシルバー合金とＩＴＯ膜を積層した多重層で形成されることができる。
【００３１】
次に、下部ゲート電極１２０Ａ、１２０Ｂが形成された結果物の全体構造上に第１ゲート絶縁膜１３０を形成する。ここで、ゲート絶縁膜１３０は、一例として、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）またはアルミニウム酸化膜（Ａｌ２Ｏ３）の単一層で形成されるか、またはこれらが積層された多重層で形成されることが好ましい。
【００３２】
図２ｃに示されたように、第１ゲート絶縁膜１３０の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングする。これにより、第１ゲート絶縁膜１３０上に下部ゲート電極１２０Ｂの一部とオーバーラップされるチャネル膜１４０及び保護膜１５０が形成される。すなわち、チャネル膜１４０及び保護膜１５０は、下部ゲート電極のうち突出部に該当する下部ゲート電極１２０Ｂの上部の一部に形成される。
【００３３】
この時、チャネル膜１４０と後続工程によって形成されるソース電極及びドレイン電極とを電気的に連結するために、チャネル膜１４０の両方の端部が一部露出されるように保護膜１５０をパターニングすることが好ましい。
【００３４】
チャネル膜１４０は、酸化物半導体で形成されることが好ましい。例えば、亜鉛酸化膜（ＺｎＯ）、ＺＴＯ（Zinc Tin Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）膜またはＺＩＴＯ（Zinc Indium Tin Oxide）膜で形成されることができ、これにボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）またはハフニウム（Ｈｆ）元素がドーピングされることができる。
【００３５】
保護膜１５０は、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、またはこれらを積層した多重層で形成されることができる。
【００３６】
次に、第１ゲート絶縁膜１３０をエッチングし、第１機能電極１２０Ａの表面を露出させる第１コンタクトホールＣ１を形成する。この時、下部ゲート電極のうち突出部に当接したライン部領域に該当する下部ゲート電極１２０Ａの表面が露出されるように第１コンタクトホールＣ１を形成する。
【００３７】
本図面では、第１コンタクトホールＣ１の形成過程でエッチングされた第１ゲート絶縁膜を参照符号‘１３０Ａ’で図示した。
【００３８】
図２ｄに示されたように、第１コンタクトホールＣ１が形成された第１ゲート絶縁膜１３０Ａ上にコンタクト用導電膜を形成する。この時、第１コンタクトホールＣ１内にコンタクト用導電膜が埋め込まれる。
【００３９】
次に、コンタクト用導電膜をエッチングし、下部ゲート電極１２０Ａと連結されるコンタクトプラグ１６０を形成すると同時に、コンタクトプラグ１６０から離隔した位置にソース電極１６２及びドレイン電極１６４を形成する。すなわちコンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４を１つの蒸着工程及び１つのマスク工程を通じて同時に形成し、それによって、同一の物質よりなるコンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４が形成される。ここで、ソース電極１６２及びドレイン電極１６４は、チャネル膜１４０の両方の端部に当接するように形成される。
【００４０】
これにより、コンタクトプラグ１６０と実質的に同一の高さにコンタクトプラグ１６０から離隔して位置するソース電極１６２及びドレイン電極１６４が形成される。ここで、実質的に同一の高さというのは、工程上の限界によるパターンの高さバラツキを考慮して誤差範囲内で同一の高さに形成されることを意味する。
【００４１】
ここで、ソース電極１６２及びドレイン電極１６４は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることが好ましい。また、ソース電極１６２及びドレイン電極１６４を透明電極で形成しようとする場合には、ＩＴＯ膜単一層で形成するか、または、シルバー合金とＩＴＯ膜が積層された多重層で形成することが好ましい。
【００４２】
次に、コンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４が形成された結果物の全体構造上に第２ゲート絶縁膜１７０を形成する。
【００４３】
ここで、第２ゲート絶縁膜１７０は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、アルミニウム酸化膜（Ａｌ２Ｏ３）の単一層で形成されるか、またはこれらを積層した多重層で形成されることが好ましい。また、第２ゲート絶縁膜１７０及び保護膜１５０の単位面積当たり静電容量が第１ゲート絶縁膜１３０Ａの単位面積当たり静電容量と類似な値を有するようにすることが好ましい。
【００４４】
図２ｅに示されたように、第２ゲート絶縁膜１７０をエッチングし、コンタクトプラグ１６０の表面を露出させる第２コンタクトホールＣ２を形成すると同時に、ソース電極１６２またはドレイン電極１６４の表面を露出させる第３コンタクトホールＣ３を形成する。
【００４５】
本図面では、第３コンタクトホールＣ３の一例として、ドレイン電極１６４の表面を露出させる場合について図示している。また、本図面では、第２コンタクトホールＣ２及び第３コンタクトホールＣ３の形成過程でエッチングされた第２ゲート絶縁膜を参照符号‘１７０Ａ’で図示した。
【００４６】
図２ｆに示されたように、第２コンタクトホールＣ２及び第３コンタクトホールＣ３が形成された第２ゲート絶縁膜１７０Ａ上に電極用導電膜を形成する。次に、電極用導電膜をエッチングし、下部ゲート電極１２０Ａの上部の一部に位置する上部ゲート電極１８０及び上部ゲート電極１８０から離隔して位置する第１機能電極１８２を形成する。すなわち、１つの蒸着工程及び１つのマスク工程を利用して、上部ゲート電極１８０及び第１機能電極１８２を同時に形成し、それによって、上部ゲート電極１８０と第１機能電極１８２は、実質的に同一の高さに形成される。また、同一の物質よりなる上部ゲート電極１８０及び第１機能電極１８２が形成される。
【００４７】
ここで、上部ゲート電極１８０は、コンタクトプラグ１６０を通じて下部ゲート電極１２０Ａと電気的に連結される。これにより、コンタクトプラグ１６０によって連結された下部ゲート電極１２０Ａ及び上部ゲート電極１８０を含む二重ゲートトランジスタが形成される。
【００４８】
第１機能電極１８２は、有機電界発光表示装置または液晶素子表示装置のようなディスプレイ装置の画素電極であることができ、ソース電極１６２またはドレイン電極１６４と電気的に連結される。本図面では、一例として、第１機能電極１８２とドレイン電極１６４が連結された場合について図示した。
【００４９】
本図面では、断面の位置によって上部ゲート電極１８０が２つの領域に分離されて図示されたが、図１ａを参照すれば、上部ゲート電極１８０が１つのパターンよりなることが分かる。
【００５０】
次に、上部ゲート電極１８０及び第１機能電極１８２が形成された結果物の全体構造上に層間絶縁膜１９０を形成する。層間絶縁膜１９０によって上部ゲート電極１８０と第１機能電極１８２は、互いに電気的に絶縁される。
【００５１】
図２ｇに示されたように、層間絶縁膜１９０をエッチングし、第１機能電極１８２の表面を露出させる開口部Ｃ４を形成する。本図面では、開口部Ｃ４の形成時にエッチングされた層間絶縁膜を参照符号‘１９０Ａ’で図示した。
【００５２】
図２ｈに示されたように、開口部Ｃ４を通じて露出された第１機能電極１８２上に所定の物質膜２００を形成した後、物質膜２００上に第２機能電極２１０を形成する。ここで、物質膜２００は、有機電界発光表示装置の有機発光層であるか、液晶素子表示装置の液晶であるか、またはセンサーのスペーサであることができる。例えば、物質膜２００が有機発光層の場合、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層または電子輸送層の単一膜で形成されるか、またはこれらを積層した多重層で形成されることができる。また、第２機能電極２１０は、有機電界発光表示装置または液晶素子表示装置の共通電極であるか、またはセンサーの上部電極であることができる。
【００５３】
これにより、本発明の一実施例による半導体装置が形成される。
【００５４】
一例として、有機電界発光表示装置の場合、第１機能電極（画素電極）１８２、物質膜（有機発光層）２００及び第２機能電極（共通電極）２１０は、有機発光素子を構成する。ここで、第１機能電極１８２がアノードとなり、第２機能電極２１０がカソードとなるか、または第１機能電極１８２がカソードとなり、第２機能電極２１０がアノードとなることができる。ここで、アノードは、ＩＴＯ膜、ＩＺＯ膜またはＺＩＴＯ膜よりなる透明導電膜で形成されることが好ましく、カソードは、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、アルミニウム（Ａｌ）、銀（Ａｇ）またはバリウム（Ｂａ）で形成されるか、またはこれらの合金で形成されることが好ましい。
【００５５】
他の例として、液晶表示素子を適用した液晶素子表示装置の場合、第１機能電極１８２は、画素電極であり、ＩＴＯ膜、ＩＺＯ膜またはＺＩＴＯ膜よりなる透明導電膜で形成されることができる。
【００５６】
この場合、第１機能電極１８２上に配向膜を形成し、ショート、シーラント、スペーサを形成し、第２機能電極２１０としての共通電極、カラーフィルタなどを含むカラーフィルタ基板を位置させ、液晶を注入する工程を順に行うことによって、液晶素子表示装置を完成する。
【００５７】
さらに他の例として、接触式センサーの場合、第１機能電極１８２は、センサーの下部電極であり、ＩＴＯ膜、ＩＺＯ膜、ＺＩＴＯ膜で形成されるか、またはアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることができる。
【００５８】
この場合、第１機能電極１８２上にスペーサを形成し、第２機能電極２１０として上部電極が含まれた圧電特性がある樹脂フィルムを形成することによって、接触式センサーを完成する。
【００５９】
勿論、半導体装置の用途によって上部ゲート電極１８０、第１機能電極１８２、物質膜２００、第２機能電極２１０の形状または物質は、適切に変更されることができる。
【００６０】
図３ａ乃至図３ｃは、本発明の第２実施例による半導体装置の製造方法を説明するための図である。本図面では、説明の便宜のために図２ａの第３方向（III−III’）断面及び第４方向（IV−IV’）断面を一緒に図示した。
【００６１】
前記第１実施例では、チャネル膜を形成した後、ソース電極及びドレイン電極を形成する場合について説明したが、第２実施例では、ソース電極及びドレイン電極を形成した後、チャネル膜を形成する場合について説明する。但し、前述した第１実施例で説明された内容と重複する内容は省略する。
【００６２】
図３ａに示されたように、基板３００上にバッファ膜３１０を形成した後、バッファ膜３１０上に下部ゲート電極３２０Ａ、３２０Ｂを形成する。次に、下部ゲート電極３２０Ａ、３２０Ｂ上に第１ゲート絶縁膜３３０を形成した後、第１ゲート絶縁膜３３０をエッチングし、下部ゲート電極３２０Ａの一部表面を露出させる第１コンタクトホールＣ１’を形成する。
【００６３】
図３ｂに示されたように、第１コンタクトホールＣ１’が形成された第１ゲート絶縁膜３３０上にコンタクト用導電膜を形成した後、これをエッチングし、コンタクトプラグ３４０、ソース電極３４２及びドレイン電極３４４を同時に形成する。
【００６４】
この時、ソース電極３４２及びドレイン電極３４４は、下部ゲート電極３２０Ｂの上部に形成されるが、下部の下部ゲート電極３２０Ｂ一部とオーバーラップされるように形成される。すなわち、ソース電極３４２とドレイン電極３４４は、チャネル膜が形成される領域を確保するように所定間隔で形成されるものの、ソース電極３４２は、下部ゲート電極３２０Ｂの一端とオーバーラップされ、ドレイン電極３４４は、下部ゲート電極３２０Ｂの他端とオーバーラップされる位置に形成される。
【００６５】
図３ｃに示されたように、コンタクトプラグ３４０、ソース電極３４２及びドレイン電極３４４が形成された結果物の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングし、チャネル膜３５０及び保護膜３６０を形成する。
【００６６】
ここで、チャネル膜３５０は、ソース電極３４２とドレイン電極３４４との間の第１ゲート絶縁膜３３０上に形成されるものの、チャネル膜３５０とソース電極３４２及びドレイン電極３４４が電気的に連結されるように、ソース電極３４２及びドレイン電極３４４の側壁及び上部の一部を覆うようにパターニングされることが好ましい。
【００６７】
次に、本図面では図示していないが、前記第１実施例で説明したように、第２ゲート絶縁膜、上部ゲート電極、第１機能電極などの形成工程が順に進行される。
【００６８】
前述したような本発明によれば、コンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４を同一の工程によって一緒に形成し、上部ゲート電極１８０と第１機能電極１８２を同一の工程によって一緒に形成することによって、別途のマスク工程や薄膜蒸着工程を追加することなく、二重ゲートトランジスタを含む半導体装置を製造することができる。
【００６９】
したがって、二重ゲートトランジスタを適用することによって、電界効果移動度を向上させ、チャネル抵抗を減少させる効果を有することによって、従来に比べて工程コストの上昇や収率減少をもたらすことなく、半導体装置の特性を改善することができる。特に、さらに高速動作が可能な大面積・高画質のディスプレイ装置を提供することができ、センサーの性能を改善することができる。
【００７０】
本明細書では、一例として１つのセルに１つのトランジスタが具備された場合について説明しているが、これは、説明の便宜のためのものに過ぎず、本発明がこれに限定されるものではない。本発明は、１つのセルに複数のトランジスタが具備された場合にも適用されることができる。
【００７１】
本発明の技術思想は、前記好ましい実施例によって具体的に記述されたが、前述の実施例は、その説明のためのものであって、その制限のためのものではない。また、本発明の技術分野の通常の専門家なら本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができる。
【符号の説明】
【００７２】
１００ 基板
１１０ バッファ膜
１２０Ａ、１２０Ｂ 下部ゲート電極
１３０ 第１ゲート絶縁膜
１４０ チャネル膜
１５０ 保護膜
１６０ コンタクトプラグ
１６２ ソース電極
１６４ ドレイン電極
１７０ 第２ゲート絶縁膜
１８０ 上部ゲート電極
１８２ 第１機能電極
１９０ 層間絶縁膜
２００ 物質膜
２１０ 第２機能電極
３００ 基板
３１０ バッファ膜
３２０Ａ、３２０Ｂ 下部ゲート電極
３３０ 第１ゲート絶縁膜
３４０ コンタクトプラグ
３４２ ソース電極
３４４ ドレイン電極
３５０ チャネル膜
３６０ 保護膜
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、二重ゲートトランジスタを含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、液晶表示装置及び有機発光表示装置のような平板ディスプレイに非晶質シリコントランジスタ、多結晶シリコントランジスタなどが適用されている。非晶質シリコンの場合は、均一度に優れていて、大面積工程に適しているという長所があるが、電界効果移動度（field effect mobility）が低いという短所がある。また、多結晶シリコンの場合は、電界効果移動度が高く、且つ信頼性に優れているという長所があるが、均一度が低く、大面積工程が難しいという短所がある。
【０００３】
したがって、従来技術は、平板ディスプレイに非晶質シリコンと多結晶シリコンの長所を兼備した酸化物半導体トランジスタを適用する方案を提案している。酸化物半導体トランジスタは均一度が高く、大面積工程が可能であり、信頼性に優れているという長所がある。しかし、酸化物半導体トランジスタは、電界効果移動度が１０乃至２０ｃｍ２／Ｖｓであって、多結晶シリコントランジスタに比べて比較的低い値を有する。
【０００４】
これにより、大面積・高画質のディスプレイ装置を提供するためには、さらに高い電界効果移動度を有するトランジスタをディスプレイ装置に適用する必要がある。勿論、このような要求は、ディスプレイ装置に限って発生するものではなく、センサーなどのような半導体装置においても同一の必要性が提起されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２００９−０１１９０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、前記要求に応じるために提案されたもので、その目的は、低いチャネル抵抗を具現し、電界効果移動度が高くなる効果がある二重ゲートトランジスタを含む半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る半導体装置は、半導体装置において、下部ゲート電極と、前記下部ゲート電極上の上部ゲート電極と、前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、を含む。
【０００８】
また、本発明の他の態様に係る半導体装置の製造方法は、下部ゲート電極を形成する段階と、前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に電極用導電膜を形成する段階と、前記電極用導電膜をエッチングして前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極から離隔して位置する機能電極を形成する段階と、を含む。
【発明の効果】
【０００９】
本発明によれば、低いチャネル抵抗を有し、電界効果移動度が高い二重ゲートトランジスタを半導体装置に適用させることができる。したがって、高い電界効果移動度を有し、且つ熱、電気、光ストレスに対して信頼度が高い酸化物薄膜トランジスタを具備することによって、大面積・高画質のディスプレイ装置を提供することができる。また、電界効果移動度の向上によって性能が改善されたセンサーを提供することができる。
【００１０】
また、本発明によれば、二重ゲートトランジスタを具備する半導体装置を製造するに際して、従来の工程に比べて追加的なマスク工程または蒸着工程が要求されない。すなわち、別途のマスクを追加する必要なく、既存の工程を利用して二重ゲートトランジスタを具備する半導体装置を製造することができる。
【００１１】
例えば、ディスプレイ装置の場合、従来、ゲート電極と画素電極との間に介在されるパッシベーション膜の厚さを調節し、第２ゲート絶縁膜として使用するか、または、従来の画素電極パターニング工程を一部変更し、画素電極の形成時に二重ゲートトランジスタの上部ゲート電極を一緒に形成することによって、別途の工程を追加することなく、二重ゲートトランジスタを形成することができる。
【図面の簡単な説明】
【００１２】
【図１ａ】本発明の一実施例による半導体装置の構造を示す図である。
【図１ｂ】本発明の一実施例による半導体装置の構造を示す図である。
【図１ｃ】本発明の一実施例による半導体装置の構造を示す図である。
【図２ａ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｂ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｃ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｄ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｅ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｆ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｇ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図２ｈ】本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【図３ａ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【図３ｂ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【図３ｃ】本発明の第２実施例による半導体装置の製造方法を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、添付の図面を参照しながら本発明の好ましい実施例を詳しく説明する。下記に説明される実施例は、様々な他の形態に変形されることができ、本発明の範囲が下記に説明される実施例に限定されるものではない。本発明の実施例は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性を図るために、実際厚さに比べて誇張されて図示されることができる。また、層が他の層または基板上にあると言及された場合、これは、他の層または基板上に直接形成されることができるか、またはそれらの間に第３の層が介在されることもできる。実施例の全体にわたって同一の参照符号は、同一の構成要素を示す。
【００１４】
図１ａ乃至図１ｃは、本発明の一実施例による半導体装置の構造を示す図である。図１ａは、一例として、１つの二重ゲートトランジスタ及び１つの第１機能電極が形成された中間結果物の平面図を示し、図１ｂは、図１ａの第１方向（Ｉ−Ｉ’）断面図を示し、図１ｃは、図１ａの第２方向（II−II’）断面図を示す。
【００１５】
図示のように、本発明の一実施例による半導体装置は、下部ゲート電極１２０と、下部ゲート電極１２０上に形成された上部ゲート電極１８０と、下部ゲート電極１２０及び上部ゲート電極１８０を連結するコンタクトプラグ１６０と、上部ゲート電極１８０と同一の高さに前記上部ゲート電極１８０から離隔して形成された第１機能電極１８２と、を含む。
【００１６】
このような構造によれば、下部ゲート電極１２０と上部ゲート電極１８０がコンタクトプラグ１６０によって電気的に連結されるので、下部ゲート電極１２０と上部ゲート電極１８０を同時に駆動するようになる。すなわち、従来の二重ゲートトランジスタは、一般的に下部ゲート電極と上部ゲート電極に独立的に電圧が印加されて駆動されるのに対して、本発明の一実施例による二重ゲートトランジスタは、下部ゲート電極と上部ゲート電極を同時に駆動するようになる。また、二重ゲートトランジスタは、コンタクトプラグ１６０と同一の高さにコンタクトプラグ１６０から離隔して形成されたソース電極１６２及びドレイン電極１６０と、ソース電極１６２とドレイン電極１６４との間に形成されたチャネル膜１４０と、チャネル膜１４０上の保護膜１５０とをさらに含むことが好ましい。
【００１７】
ここで、ゲートラインは、ゲート信号を伝達するためのものであって、第２方向II−II’に拡張されるライン形態で設けられ、データラインは、データ信号を伝達するためのものであって、第１方向Ｉ−Ｉ’に拡張されるライン形態で設けられる。
【００１８】
前述したような構造を有する半導体装置は、ディスプレイ装置、センサーなどの多様な用途に使用されることができる。
【００１９】
一例として、半導体装置が有機発光素子を適用したディスプレイ装置である有機電界発光表示装置の場合、第１機能電極１８２は、画素電極として使用される。また、第１機能電極１８２上に形成された有機発光層及び共通電極をさらに含む。
【００２０】
他の例として、半導体装置が液晶表示素子を適用したディスプレイ装置の場合、第１機能電極１８２は、画素電極として使用される。また、第１機能電極１８２上に形成された配向膜、ショート部、シーラント、スペーサをさらに含み、共通電極、カラーフィルタなどを含むカラーフィルタ基板及び液晶をさらに含む。
【００２１】
さらに他の例として、半導体装置がセンサーの場合、第１機能電極１８２は、センサーの下部電極として使用される。また、第１機能電極１８２上に形成されたスペーサ及びセンサーの上部電極をさらに含む。
【００２２】
特に、本発明は、接触式、静電容量方式のセンサーだけでなく、光センサーにも適用可能である。
【００２３】
このように低いチャネル抵抗を有する二重ゲートトレンジストをディスプレイ装置及びセンサーに適用することによって、高画質、大面積のディスプレイ装置を提供し、センサーの性能を改善することができる。
【００２４】
具体的に、従来の単一のゲートトランジスタは、１０乃至２０ｃｍ２／Ｖｓの低い電界効果移動度を有するので、大面積・高画質のディスプレイ装置、センサーを具現するのに限界がある。一方、本発明は、単一のゲートトランジスタに比べて２倍以上高い電界効果移動度を有する二重ゲートトランジスタを利用する。
【００２５】
従来の単一ゲートトランジスタは、チャネル膜、ゲート絶縁膜及びゲート電極の構造よりなるが、ゲート電極に電界が印加されれば、ゲート絶縁膜との界面付近のチャネル膜で電荷が蓄積される。一方、二重ゲートトランジスタは、下部ゲート電極、第１ゲート絶縁膜、チャネル膜、第２ゲート絶縁膜及び上部ゲート電極の構造よりなるので、第１ゲート絶縁膜に当接したチャネル膜の下部界面及び第２ゲート絶縁膜に当接したチャネル膜の上部界面で電荷が蓄積される。したがって、二重ゲート薄膜トレンジストは、単一のゲートトランジスタに比べて電荷が移動することができる領域が二倍となるので、素子のチャネル抵抗が半分になる。
【００２６】
図２ａ乃至図２ｈは、本発明の第１実施例による半導体装置の製造方法を説明するための図である。
【００２７】
ここで、図２ａは、ゲートラインが形成された中間結果物の平面図を示し、図２ｂ乃至図２ｈは、説明の便宜のために図２ａの第３方向（III−III’）断面及び第４方向（IV−IV’）断面を一緒に示したことに注意しなければならない。
【００２８】
図２ａ及び図２ｂに示されたように、基板１００上にバッファ膜１１０を形成する。ここで、基板１００は、一例として、ガラス基板またはプラスチック基板であることができる。バッファ膜１１０は、基板１００から発生する水分または不純物の拡散を防止するためのものであって、一例として、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、または、これらを積層した多重層で形成されることができる。
【００２９】
次に、バッファ膜１１０上に下部ゲート電極用導電膜を形成した後、これをパターニングして二重ゲートトランジスタの下部ゲート電極１２０Ａ、１２０Ｂを形成する。この時、下部ゲート電極１２０Ａ、１２０Ｂは、図２ａに示されたように、ライン部及びライン部から突出した突出部を有する形態、すなわちＴ字形状のゲートライン１２０で形成されることができる。以下、説明の便宜上、ゲートライン１２０のうち突出部は、参照符号‘１２０Ｂ’で表示し、突出部に隣接したライン部は、参照符号‘１２０Ａ’で表示する。すなわち、図２ｂで、下部ゲート電極１２０Ａ、１２０Ｂが２つの領域に分けられて図示されたが、１つのパターンであることに注意しなければならない。
【００３０】
下部ゲート電極１２０Ａ、１２０Ｂは、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることができる。また、透明な下部ゲート電極１２０Ａ、１２０Ｂの場合には、ＩＴＯ（Indium Tin Oxide）膜の単一層で形成されるか、またはシルバー合金とＩＴＯ膜を積層した多重層で形成されることができる。
【００３１】
次に、下部ゲート電極１２０Ａ、１２０Ｂが形成された結果物の全体構造上に第１ゲート絶縁膜１３０を形成する。ここで、ゲート絶縁膜１３０は、一例として、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）またはアルミニウム酸化膜（Ａｌ２Ｏ３）の単一層で形成されるか、またはこれらが積層された多重層で形成されることが好ましい。
【００３２】
図２ｃに示されたように、第１ゲート絶縁膜１３０の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングする。これにより、第１ゲート絶縁膜１３０上に下部ゲート電極１２０Ｂの一部とオーバーラップされるチャネル膜１４０及び保護膜１５０が形成される。すなわち、チャネル膜１４０及び保護膜１５０は、下部ゲート電極のうち突出部に該当する下部ゲート電極１２０Ｂの上部の一部に形成される。
【００３３】
この時、チャネル膜１４０と後続工程によって形成されるソース電極及びドレイン電極とを電気的に連結するために、チャネル膜１４０の両方の端部が一部露出されるように保護膜１５０をパターニングすることが好ましい。
【００３４】
チャネル膜１４０は、酸化物半導体で形成されることが好ましい。例えば、亜鉛酸化膜（ＺｎＯ）、ＺＴＯ（Zinc Tin Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）膜またはＺＩＴＯ（Zinc Indium Tin Oxide）膜で形成されることができ、これにボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）またはハフニウム（Ｈｆ）元素がドーピングされることができる。
【００３５】
保護膜１５０は、シリコン酸化膜、シリコン窒化膜またはアルミニウム酸化膜の単一層で形成されるか、またはこれらを積層した多重層で形成されることができる。
【００３６】
次に、第１ゲート絶縁膜１３０をエッチングし、第１機能電極１２０Ａの表面を露出させる第１コンタクトホールＣ１を形成する。この時、下部ゲート電極のうち突出部に当接したライン部領域に該当する下部ゲート電極１２０Ａの表面が露出されるように第１コンタクトホールＣ１を形成する。
【００３７】
本図面では、第１コンタクトホールＣ１の形成過程でエッチングされた第１ゲート絶縁膜を参照符号‘１３０Ａ’で図示した。
【００３８】
図２ｄに示されたように、第１コンタクトホールＣ１が形成された第１ゲート絶縁膜１３０Ａ上にコンタクト用導電膜を形成する。この時、第１コンタクトホールＣ１内にコンタクト用導電膜が埋め込まれる。
【００３９】
次に、コンタクト用導電膜をエッチングし、下部ゲート電極１２０Ａと連結されるコンタクトプラグ１６０を形成すると同時に、コンタクトプラグ１６０から離隔した位置にソース電極１６２及びドレイン電極１６４を形成する。すなわちコンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４を１つの蒸着工程及び１つのマスク工程を通じて同時に形成し、それによって、同一の物質よりなるコンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４が形成される。ここで、ソース電極１６２及びドレイン電極１６４は、チャネル膜１４０の両方の端部に当接するように形成される。
【００４０】
これにより、コンタクトプラグ１６０と実質的に同一の高さにコンタクトプラグ１６０から離隔して位置するソース電極１６２及びドレイン電極１６４が形成される。ここで、実質的に同一の高さというのは、工程上の限界によるパターンの高さバラツキを考慮して誤差範囲内で同一の高さに形成されることを意味する。
【００４１】
ここで、ソース電極１６２及びドレイン電極１６４は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることが好ましい。また、ソース電極１６２及びドレイン電極１６４を透明電極で形成しようとする場合には、ＩＴＯ膜単一層で形成するか、または、シルバー合金とＩＴＯ膜が積層された多重層で形成することが好ましい。
【００４２】
次に、コンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４が形成された結果物の全体構造上に第２ゲート絶縁膜１７０を形成する。
【００４３】
ここで、第２ゲート絶縁膜１７０は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、アルミニウム酸化膜（Ａｌ２Ｏ３）の単一層で形成されるか、またはこれらを積層した多重層で形成されることが好ましい。また、第２ゲート絶縁膜１７０及び保護膜１５０の単位面積当たり静電容量が第１ゲート絶縁膜１３０Ａの単位面積当たり静電容量と類似な値を有するようにすることが好ましい。
【００４４】
図２ｅに示されたように、第２ゲート絶縁膜１７０をエッチングし、コンタクトプラグ１６０の表面を露出させる第２コンタクトホールＣ２を形成すると同時に、ソース電極１６２またはドレイン電極１６４の表面を露出させる第３コンタクトホールＣ３を形成する。
【００４５】
本図面では、第３コンタクトホールＣ３の一例として、ドレイン電極１６４の表面を露出させる場合について図示している。また、本図面では、第２コンタクトホールＣ２及び第３コンタクトホールＣ３の形成過程でエッチングされた第２ゲート絶縁膜を参照符号‘１７０Ａ’で図示した。
【００４６】
図２ｆに示されたように、第２コンタクトホールＣ２及び第３コンタクトホールＣ３が形成された第２ゲート絶縁膜１７０Ａ上に電極用導電膜を形成する。次に、電極用導電膜をエッチングし、下部ゲート電極１２０Ａの上部の一部に位置する上部ゲート電極１８０及び上部ゲート電極１８０から離隔して位置する第１機能電極１８２を形成する。すなわち、１つの蒸着工程及び１つのマスク工程を利用して、上部ゲート電極１８０及び第１機能電極１８２を同時に形成し、それによって、上部ゲート電極１８０と第１機能電極１８２は、実質的に同一の高さに形成される。また、同一の物質よりなる上部ゲート電極１８０及び第１機能電極１８２が形成される。
【００４７】
ここで、上部ゲート電極１８０は、コンタクトプラグ１６０を通じて下部ゲート電極１２０Ａと電気的に連結される。これにより、コンタクトプラグ１６０によって連結された下部ゲート電極１２０Ａ及び上部ゲート電極１８０を含む二重ゲートトランジスタが形成される。
【００４８】
第１機能電極１８２は、有機電界発光表示装置または液晶素子表示装置のようなディスプレイ装置の画素電極であることができ、ソース電極１６２またはドレイン電極１６４と電気的に連結される。本図面では、一例として、第１機能電極１８２とドレイン電極１６４が連結された場合について図示した。
【００４９】
本図面では、断面の位置によって上部ゲート電極１８０が２つの領域に分離されて図示されたが、図１ａを参照すれば、上部ゲート電極１８０が１つのパターンよりなることが分かる。
【００５０】
次に、上部ゲート電極１８０及び第１機能電極１８２が形成された結果物の全体構造上に層間絶縁膜１９０を形成する。層間絶縁膜１９０によって上部ゲート電極１８０と第１機能電極１８２は、互いに電気的に絶縁される。
【００５１】
図２ｇに示されたように、層間絶縁膜１９０をエッチングし、第１機能電極１８２の表面を露出させる開口部Ｃ４を形成する。本図面では、開口部Ｃ４の形成時にエッチングされた層間絶縁膜を参照符号‘１９０Ａ’で図示した。
【００５２】
図２ｈに示されたように、開口部Ｃ４を通じて露出された第１機能電極１８２上に所定の物質膜２００を形成した後、物質膜２００上に第２機能電極２１０を形成する。ここで、物質膜２００は、有機電界発光表示装置の有機発光層であるか、液晶素子表示装置の液晶であるか、またはセンサーのスペーサであることができる。例えば、物質膜２００が有機発光層の場合、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層または電子輸送層の単一膜で形成されるか、またはこれらを積層した多重層で形成されることができる。また、第２機能電極２１０は、有機電界発光表示装置または液晶素子表示装置の共通電極であるか、またはセンサーの上部電極であることができる。
【００５３】
これにより、本発明の一実施例による半導体装置が形成される。
【００５４】
一例として、有機電界発光表示装置の場合、第１機能電極（画素電極）１８２、物質膜（有機発光層）２００及び第２機能電極（共通電極）２１０は、有機発光素子を構成する。ここで、第１機能電極１８２がアノードとなり、第２機能電極２１０がカソードとなるか、または第１機能電極１８２がカソードとなり、第２機能電極２１０がアノードとなることができる。ここで、アノードは、ＩＴＯ膜、ＩＺＯ膜またはＺＩＴＯ膜よりなる透明導電膜で形成されることが好ましく、カソードは、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、アルミニウム（Ａｌ）、銀（Ａｇ）またはバリウム（Ｂａ）で形成されるか、またはこれらの合金で形成されることが好ましい。
【００５５】
他の例として、液晶表示素子を適用した液晶素子表示装置の場合、第１機能電極１８２は、画素電極であり、ＩＴＯ膜、ＩＺＯ膜またはＺＩＴＯ膜よりなる透明導電膜で形成されることができる。
【００５６】
この場合、第１機能電極１８２上に配向膜を形成し、ショート、シーラント、スペーサを形成し、第２機能電極２１０としての共通電極、カラーフィルタなどを含むカラーフィルタ基板を位置させ、液晶を注入する工程を順に行うことによって、液晶素子表示装置を完成する。
【００５７】
さらに他の例として、接触式センサーの場合、第１機能電極１８２は、センサーの下部電極であり、ＩＴＯ膜、ＩＺＯ膜、ＺＩＴＯ膜で形成されるか、またはアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金単一層で形成されるか、またはモリブデン（Ｍｏ）合金とアルミニウム合金が積層された多重層で形成されることができる。
【００５８】
この場合、第１機能電極１８２上にスペーサを形成し、第２機能電極２１０として上部電極が含まれた圧電特性がある樹脂フィルムを形成することによって、接触式センサーを完成する。
【００５９】
勿論、半導体装置の用途によって上部ゲート電極１８０、第１機能電極１８２、物質膜２００、第２機能電極２１０の形状または物質は、適切に変更されることができる。
【００６０】
図３ａ乃至図３ｃは、本発明の第２実施例による半導体装置の製造方法を説明するための図である。本図面では、説明の便宜のために図２ａの第３方向（III−III’）断面及び第４方向（IV−IV’）断面を一緒に図示した。
【００６１】
前記第１実施例では、チャネル膜を形成した後、ソース電極及びドレイン電極を形成する場合について説明したが、第２実施例では、ソース電極及びドレイン電極を形成した後、チャネル膜を形成する場合について説明する。但し、前述した第１実施例で説明された内容と重複する内容は省略する。
【００６２】
図３ａに示されたように、基板３００上にバッファ膜３１０を形成した後、バッファ膜３１０上に下部ゲート電極３２０Ａ、３２０Ｂを形成する。次に、下部ゲート電極３２０Ａ、３２０Ｂ上に第１ゲート絶縁膜３３０を形成した後、第１ゲート絶縁膜３３０をエッチングし、下部ゲート電極３２０Ａの一部表面を露出させる第１コンタクトホールＣ１’を形成する。
【００６３】
図３ｂに示されたように、第１コンタクトホールＣ１’が形成された第１ゲート絶縁膜３３０上にコンタクト用導電膜を形成した後、これをエッチングし、コンタクトプラグ３４０、ソース電極３４２及びドレイン電極３４４を同時に形成する。
【００６４】
この時、ソース電極３４２及びドレイン電極３４４は、下部ゲート電極３２０Ｂの上部に形成されるが、下部の下部ゲート電極３２０Ｂ一部とオーバーラップされるように形成される。すなわち、ソース電極３４２とドレイン電極３４４は、チャネル膜が形成される領域を確保するように所定間隔で形成されるものの、ソース電極３４２は、下部ゲート電極３２０Ｂの一端とオーバーラップされ、ドレイン電極３４４は、下部ゲート電極３２０Ｂの他端とオーバーラップされる位置に形成される。
【００６５】
図３ｃに示されたように、コンタクトプラグ３４０、ソース電極３４２及びドレイン電極３４４が形成された結果物の全面に沿ってチャネル用物質膜及び保護膜を形成した後、これをパターニングし、チャネル膜３５０及び保護膜３６０を形成する。
【００６６】
ここで、チャネル膜３５０は、ソース電極３４２とドレイン電極３４４との間の第１ゲート絶縁膜３３０上に形成されるものの、チャネル膜３５０とソース電極３４２及びドレイン電極３４４が電気的に連結されるように、ソース電極３４２及びドレイン電極３４４の側壁及び上部の一部を覆うようにパターニングされることが好ましい。
【００６７】
次に、本図面では図示していないが、前記第１実施例で説明したように、第２ゲート絶縁膜、上部ゲート電極、第１機能電極などの形成工程が順に進行される。
【００６８】
前述したような本発明によれば、コンタクトプラグ１６０、ソース電極１６２及びドレイン電極１６４を同一の工程によって一緒に形成し、上部ゲート電極１８０と第１機能電極１８２を同一の工程によって一緒に形成することによって、別途のマスク工程や薄膜蒸着工程を追加することなく、二重ゲートトランジスタを含む半導体装置を製造することができる。
【００６９】
したがって、二重ゲートトランジスタを適用することによって、電界効果移動度を向上させ、チャネル抵抗を減少させる効果を有することによって、従来に比べて工程コストの上昇や収率減少をもたらすことなく、半導体装置の特性を改善することができる。特に、さらに高速動作が可能な大面積・高画質のディスプレイ装置を提供することができ、センサーの性能を改善することができる。
【００７０】
本明細書では、一例として１つのセルに１つのトランジスタが具備された場合について説明しているが、これは、説明の便宜のためのものに過ぎず、本発明がこれに限定されるものではない。本発明は、１つのセルに複数のトランジスタが具備された場合にも適用されることができる。
【００７１】
本発明の技術思想は、前記好ましい実施例によって具体的に記述されたが、前述の実施例は、その説明のためのものであって、その制限のためのものではない。また、本発明の技術分野の通常の専門家なら本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができる。
【符号の説明】
【００７２】
１００ 基板
１１０ バッファ膜
１２０Ａ、１２０Ｂ 下部ゲート電極
１３０ 第１ゲート絶縁膜
１４０ チャネル膜
１５０ 保護膜
１６０ コンタクトプラグ
１６２ ソース電極
１６４ ドレイン電極
１７０ 第２ゲート絶縁膜
１８０ 上部ゲート電極
１８２ 第１機能電極
１９０ 層間絶縁膜
２００ 物質膜
２１０ 第２機能電極
３００ 基板
３１０ バッファ膜
３２０Ａ、３２０Ｂ 下部ゲート電極
３３０ 第１ゲート絶縁膜
３４０ コンタクトプラグ
３４２ ソース電極
３４４ ドレイン電極
３５０ チャネル膜
３６０ 保護膜
【特許請求の範囲】
【請求項１】
下部ゲート電極と、
前記下部ゲート電極上の上部ゲート電極と、
前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、
前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、
を含む半導体装置。
【請求項２】
前記コンタクトプラグと同一の高さに前記コンタクトプラグから離隔して形成されたソース電極及びドレイン電極をさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記機能電極は、前記ソース電極または前記ドレイン電極と連結されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記コンタクトプラグと前記ソース電極及びドレイン電極は、同一の物質よりなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記上部ゲート電極と前記機能電極は、同一の物質よりなることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記機能電極上の有機発光層と、
前記有機発光層上の共通電極と、
をさらに含み、
前記機能電極は、ディスプレイ装置の画素電極に利用されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記機能電極上の液晶と、
前記液晶上の共通電極と、
をさらに含み、
前記機能電極は、ディスプレイ装置の画素電極として利用されることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記機能電極上のスペーサと、
前記スペーサ上の上部電極と、
をさらに含み、
前記機能電極は、センサーの下部電極として利用されることを特徴とする請求項１に記載の半導体装置。
【請求項９】
下部ゲート電極を形成する段階と、
前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に電極用導電膜を形成する段階と、
前記電極用導電膜をエッチングし、前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極路から離隔して位置する第１機能電極を形成する段階と、
を含む半導体装置の製造方法。
【請求項１０】
前記上部ゲート電極及び前記第１機能電極形成段階の後に、
前記上部ゲート電極及び前記第１機能電極が形成された結果物の全体構造上に層間絶縁膜を形成する段階と、
前記層間絶縁膜をエッチングし、前記第１機能電極の表面を露出させる開口部を形成する段階と、
前記開口部によって表面が露出された前記第１機能電極上に物質膜を形成する段階と、
前記物質膜上に第２機能電極を形成する段階と、
をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ゲート絶縁膜形成段階は、
前記下部ゲート電極が形成された結果物の全体構造上に第１ゲート絶縁膜を形成する段階と、
前記第１ゲート絶縁膜上に、前記下部ゲート電極の一部とオーバーラップされるチャネル膜を形成する段階と、
前記第１ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第１コンタクトホールを形成する段階と、
前記第１コンタクトホールが形成された前記第１ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、
前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置に前記チャネル膜の両方の端部に当接するソース電極及びドレイン電極を形成する段階と、
を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記ソース電極及びドレイン電極形成段階の後に、
前記コンタクトプラグ、前記ソース電極及びドレイン電極が形成された結果物の全体構造上に第２ゲート絶縁膜を形成する段階と、
前記第２ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第２コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第３コンタクトホールを形成する段階と、
をさらに含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ゲート絶縁膜形成段階は、
前記下部ゲート電極が形成された結果物の全体構造上に第１ゲート絶縁膜を形成する段階と、
前記第１ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第１コンタクトホールを形成する段階と、
前記第１コンタクトホールが形成された前記第１ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、
前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極の間の前記第１ゲート絶縁膜上にチャネル膜を形成する段階と、
を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記チャネル膜形成段階の後に、
前記チャネル膜が形成された結果物の全体構造上に第２ゲート絶縁膜を形成する段階と、
前記第２ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第２コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第３コンタクトホールを形成する段階と、
をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１】
下部ゲート電極と、
前記下部ゲート電極上の上部ゲート電極と、
前記下部ゲート電極と前記上部ゲート電極との間に介在され、前記下部ゲート電極と前記上部ゲート電極を連結するコンタクトプラグと、
前記上部ゲート電極と同一の高さに前記上部ゲート電極から離隔して形成された機能電極と、
を含む半導体装置。
【請求項２】
前記コンタクトプラグと同一の高さに前記コンタクトプラグから離隔して形成されたソース電極及びドレイン電極をさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記機能電極は、前記ソース電極または前記ドレイン電極と連結されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記コンタクトプラグと前記ソース電極及びドレイン電極は、同一の物質よりなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記上部ゲート電極と前記機能電極は、同一の物質よりなることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記機能電極上の有機発光層と、
前記有機発光層上の共通電極と、
をさらに含み、
前記機能電極は、ディスプレイ装置の画素電極に利用されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記機能電極上の液晶と、
前記液晶上の共通電極と、
をさらに含み、
前記機能電極は、ディスプレイ装置の画素電極として利用されることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記機能電極上のスペーサと、
前記スペーサ上の上部電極と、
をさらに含み、
前記機能電極は、センサーの下部電極として利用されることを特徴とする請求項１に記載の半導体装置。
【請求項９】
下部ゲート電極を形成する段階と、
前記下部ゲート電極が形成された結果物の全体構造上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に電極用導電膜を形成する段階と、
前記電極用導電膜をエッチングし、前記下部ゲート電極の上部に位置する上部ゲート電極を形成すると同時に、前記上部ゲート電極路から離隔して位置する第１機能電極を形成する段階と、
を含む半導体装置の製造方法。
【請求項１０】
前記上部ゲート電極及び前記第１機能電極形成段階の後に、
前記上部ゲート電極及び前記第１機能電極が形成された結果物の全体構造上に層間絶縁膜を形成する段階と、
前記層間絶縁膜をエッチングし、前記第１機能電極の表面を露出させる開口部を形成する段階と、
前記開口部によって表面が露出された前記第１機能電極上に物質膜を形成する段階と、
前記物質膜上に第２機能電極を形成する段階と、
をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ゲート絶縁膜形成段階は、
前記下部ゲート電極が形成された結果物の全体構造上に第１ゲート絶縁膜を形成する段階と、
前記第１ゲート絶縁膜上に、前記下部ゲート電極の一部とオーバーラップされるチャネル膜を形成する段階と、
前記第１ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第１コンタクトホールを形成する段階と、
前記第１コンタクトホールが形成された前記第１ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、
前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置に前記チャネル膜の両方の端部に当接するソース電極及びドレイン電極を形成する段階と、
を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記ソース電極及びドレイン電極形成段階の後に、
前記コンタクトプラグ、前記ソース電極及びドレイン電極が形成された結果物の全体構造上に第２ゲート絶縁膜を形成する段階と、
前記第２ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第２コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第３コンタクトホールを形成する段階と、
をさらに含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ゲート絶縁膜形成段階は、
前記下部ゲート電極が形成された結果物の全体構造上に第１ゲート絶縁膜を形成する段階と、
前記第１ゲート絶縁膜をエッチングし、前記下部ゲート電極の表面を露出させる第１コンタクトホールを形成する段階と、
前記第１コンタクトホールが形成された前記第１ゲート絶縁膜上にコンタクト用導電膜を形成する段階と、
前記コンタクト用導電膜をエッチングし、前記下部ゲート電極と連結されるコンタクトプラグを形成すると同時に、前記コンタクトプラグから離隔した位置にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極の間の前記第１ゲート絶縁膜上にチャネル膜を形成する段階と、
を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記チャネル膜形成段階の後に、
前記チャネル膜が形成された結果物の全体構造上に第２ゲート絶縁膜を形成する段階と、
前記第２ゲート絶縁膜をエッチングし、前記コンタクトプラグの表面を露出させる第２コンタクトホール及び前記ソース電極またはドレイン電極の表面を露出させる第３コンタクトホールを形成する段階と、
をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【図１ａ】
【図１ｂ】
【図１ｃ】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図２ｇ】
【図２ｈ】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図１ｂ】
【図１ｃ】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図２ｇ】
【図２ｈ】
【図３ａ】
【図３ｂ】
【図３ｃ】
【公開番号】特開２０１１−２３３８８９（Ｐ２０１１−２３３８８９Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１１−９５１５２（Ｐ２０１１−９５１５２）
【出願日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２３年４月２１日（２０１１．４．２１）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]