半導体装置
【課題】高温環境下で使用することができる半導体装置を提供する。
【解決手段】第１インナー電極と第２インナー電極との積層からなるワイヤー接続領域を合金化防止溝によって第１アウター電極および第２アウター電極と分離することでワイヤーボンディング界面から成長したＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止する。
【解決手段】第１インナー電極と第２インナー電極との積層からなるワイヤー接続領域を合金化防止溝によって第１アウター電極および第２アウター電極と分離することでワイヤーボンディング界面から成長したＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高温環境で使用する半導体装置のボンディングパッドに関する。
【背景技術】
【０００２】
半導体装置におけるワイヤーボンディングは、アルミ系材料からなるボンディングパッドとＡｕ系材料からなるボンディングワイヤーを合金化させることによってボンディング強度が得られているが、一般にＡｌとＡｕが合金化すると体積が膨張する。半導体装置が高温環境に長時間放置される場合、合金化は進行し、合金化部の体積が膨張することによって、ボンディングパッド周辺のパッシベーション膜にクラックを生じさせる不具合が発生することがある。この課題に対し、ボンディングパッドをアルミ層／バリア層とすることでＡｕ−Ａｌ合金層の下地層への成長を阻止することが提案されている（例えば、特許文献１参照）。また、ボンディングパッド下層の隣接する配線間の短絡防止のために下層配線と層間絶縁膜とを離間することが提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−７６０５１号公報
【特許文献２】特開２００３−１００７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ボンディングパッドを構成する最上層アルミ膜はボンディングパッドの他にも最上層アルミ配線の形成にも用いられるが、半導体装置表面はボンディングパッドの一部のみが開口されるようにパッシベーション膜によって覆われ、最上層アルミ配線もパッシベーション膜による被覆の対象である。しかしながら、前述の特許文献１および特許文献２においてはＡｕ−Ａｌ合金層のパッシベーション膜への影響は述べられていない。ボンディングパッド開口端部はパッシベーション膜端部と同一であり、通常、パッシベーション膜端部はボンディングパッド上に位置する。ここで、Ａｕ−Ａｌ合金層が横方向に成長すると、被覆するパッシベーション膜にはクラックが生じ内部のアルミ配線の腐食に至るなど半導体装置にとっては重大な問題が発生する。
【０００５】
本発明は、Ａｕ−Ａｌ合金層の横方向への進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明においては下記の半導体装置構造とした。
まず、シリコン基板上に絶縁膜を介して設けられた第１インナーバリアメタルと第１インナーアルミ電極と第２インナーバリアメタルと第２インナーアルミ電極とが順に積層したワイヤー接続領域と、第１インナーバリアメタルおよび第１インナーアルミ電極の周囲に設けられた第１合金化防止溝と、第２インナーバリアメタルおよび第２インナーアルミ電極の周囲に設けられた第２合金化防止溝と、第１合金化防止溝によって第１インナーバリアメタルおよび第１インナーアルミ電極と離間した第１アウターバリアメタルおよび第１アウターアルミ電極と、第２合金化防止溝によって第２インナーバリアメタルおよび第２インナーアルミ電極と離間した第２アウターバリアメタルおよび第２アウターアルミ電極とからなり、第１インナーバリアメタルおよび第１インナーアルミ電極と第１アウターバリアメタルおよび第１アウターアルミ電極は第１合金化防止溝に埋め込まれた第２アウターバリアメタルおよび第２アウターアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第１合金化防止溝および第２合金化防止溝よりもさらに外側も設けられている半導体装置とした。
【０００７】
また、シリコン基板上に絶縁膜を介して設けられた第１インナーバリアメタルと第１インナーアルミ電極と第２インナーバリアメタルと第２インナーアルミ電極とが順に積層したワイヤー接続領域と、第１インナーバリアメタルおよび第１インナーアルミ電極の周囲に設けられた第１合金化防止溝と、第２インナーバリアメタルおよび第２インナーアルミ電極の周囲に設けられた第２合金化防止溝と、第１合金化防止溝によって第１インナーバリアメタルおよび第１インナーアルミ電極と離間した第１アウターバリアメタルおよび第１アウターアルミ電極と、第２合金化防止溝によって第２インナーバリアメタルおよび第２インナーアルミ電極と離間した第２アウターバリアメタルおよび第２アウターアルミ電極とからなり、第１インナーバリアメタルおよび第１インナーアルミ電極と第１アウターバリアメタルおよび第１アウターアルミ電極は第１合金化防止溝に埋め込まれた第２インナーバリアメタルおよび第２インナーアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第１合金化防止溝および第２合金化防止溝よりもさらに外側も設けられている半導体装置とした。
【発明の効果】
【０００８】
上記のような半導体装置構造とすることにより、ボンディングワイヤーとボンディングパッド界面から横方向に成長するＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係るボンディングパッドの断面図である
【図２】本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図３】図２に続く、本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図４】図３に続く、本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図５】本発明の第２の実施形態に係るボンディングパッドの断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
【実施例１】
【００１１】
本発明の第１の実施形態について図１を用いて説明する。
図１は半導体装置のボンディングパッド１００の断面図である。
ワイヤー接続領域３はボンディング電極となる第２インナーアルミ系電極１４とボンディングワイヤー６が接続する領域である。ワイヤー接続領域３を含んで、かつワイヤー接続領域３を囲むようにビアホール領域２が設けられ、そして、ビアホール領域２を含んで、かつビアホール領域２を囲むようにボンディングパッド領域１が設けられている。更には、ボンディングパッド領域１の外周には保護膜領域が設けられている。
【００１２】
ボンディングパッド領域１はパッシベーション膜１６およびポリイミド膜１７の無い領域であり、外側の保護膜領域はパッシベーション膜１６およびポリイミド膜１７によって被覆されている。ビアホール領域２は層間絶縁膜１２の有無によって規定され、ビアホール領域２内は層間絶縁膜１２の無い領域である。ビアホール領域２の内方にはワイヤー接続領域３が設けられ、ワイヤー接続領域３内の第２インナー電極を構成する第２インナーバリアメタル１３と第２インナーアルミ系電極１４は、その外側の領域の第２アウターバリアメタル２０と第２アウターアルミ系電極２１とからなる第２アウター電極との間に第２合金化防止溝５を有して互いに分離されている。第２インナー電極の下には第１インナーバリアメタル９と第１インナーアルミ系電極１０の積層である第１インナー電極が第２インナー電極よりも大きく形成され、第１インナー電極は第２合金化防止溝５を越え、第２アウター電極に達して電気的に接続している。
【００１３】
ワイヤー接続領域３の外側のビアホール領域２内において、ワイヤー接続領域３の近くに位置する第１インナー電極を構成する第１インナーバリアメタル９および第１インナーアルミ系電極１０とワイヤー接続領域３から遠くに位置する第１アウター電極を構成する第１アウターバリアメタル１８および第１アウターアルミ系電極１９との間には第１合金化防止溝４が設けられ、その溝によって第１電極は内外に分離されるが、第１合金化防止溝４には第２アウター電極が入り込み、分離された第１インナー電極と第１アウター電極を電気的に接続している。
【００１４】
なお、第２合金化防止溝５は第１合金化防止溝４よりも内側に位置し、両者は重ならないように配置されている。ビアホール領域２の外側の領域では第１アウター電極の上に第１反射防止膜１１と層間絶縁膜１２と第２アウター電極が順に積層され、保護膜領域では第２アウター電極の上に第２反射防止膜１５とパッシベーション膜１６とポリイミド膜１７が更に積層されている。
【００１５】
次に、上記構造の半導体装置におけるパッシベーション膜のクラック防止のメカニズムについて説明する。ワイヤー接続領域３の第２インナーアルミ系電極１４にボンディングワイヤー６が接合すると両者の界面にＡｕ−Ａｌ合金層が形成されるが、同時に第２インナーアルミ系電極１４の下の第２インナーバリアメタル１３にダメージを与える。この状態で半導体装置を１５０〜２００℃という高温環境下に放置するとＡｕ−Ａｌ合金層がダメージを受けた第２インナーバリアメタル１３を介して第１インナーアルミ系電極１０まで成長するが、第１合金化防止溝４によってＡｕ−Ａｌ合金層の成長は抑制できる。このため、Ａｕ−Ａｌ合金層が成長して第１アウターアルミ系電極１９を体積膨張させて上層のパッシベーション膜１６にクラックを発生させることにはならない。また、第２インナーアルミ系電極１４から横方向に成長した場合も第２合金化防止溝５によって成長が止められ、パッシベーション膜１６のクラックには至らない。
【００１６】
次に、本発明の第１の実施形態を示す半導体装置の製造フローを示す図２乃至図４を用いて製造方法について説明する。
【００１７】
例えば抵抗が２０〜３０ΩcnのＰ型の半導体基板１の表面上に、絶縁膜２として膜厚８０００Åの熱酸化膜と膜厚１２００ÅのＴＥＯＳ膜と膜厚６０００ÅのＢＰＳＧ膜の積層膜を堆積させる。次に、第１バリアメタル９、１８として例えばＴｉ／ＴｉＮ積層膜を膜厚１７００Åとなるようにスパッタ法により堆積させる。次に、第１アルミ系電極１０、１９として例えばＡｌ−Ｓｉ−Ｃｕ膜を膜厚５０００Åでスパッタ法により堆積させ、さらに、第１反射防止膜１１としてＴｉＮ膜を膜厚２５０Åでスパッタ法により堆積させる。
【００１８】
次に、第１反射防止膜１１の上にレジストパターニングして第１反射防止膜１１と第１アルミ系電極と第１バリアメタルをエッチングして第１合金化防止溝４を形成し、第１インナー電極と第１アウター電極に分離する。次に、第１合金化防止溝４を埋め、かつ第１反射防止膜１１を被覆するように層間絶縁膜１２としてＴＥＯＳ膜７０００ÅをＣＶＤ法にて堆積する（図２参照）。
【００１９】
次いで、フォトリソグラフィー法とエッチング法を用い、ビアホール領域２に相当する部分の層間絶縁膜１２と第１反射防止膜１１を除去する。 第２バリアメタル１３，２０として例えばＴｉ／ＴｉＮ積層膜を膜厚１７００Åとなるようにスパッタ法により堆積させる。次に、第２アルミ系電極１４、２１として例えばＡｌ−Ｓｉ−Ｃｕ膜を膜厚８０００Åでスパッタ法により堆積させ、さらに、第２反射防止膜１５としてＴｉＮ膜を膜厚２５０Åでスパッタ法により堆積させる。
【００２０】
次に、第２反射防止膜１５の上にレジストパターニングして第２反射防止膜１５と第２アルミ系電極と第２バリアメタルをエッチングして第２合金化防止溝５を形成し、第２インナー電極と第２アウター電極に分離する。この結果、ワイヤー接続領域３となる第２インナー電極が第１インナー電極の上に形成される。また、第２アウター電極は第１インナー電極の一部から第１合金化防止溝４と第２インナー電極の一部に、そして層間絶縁膜１２の一部を覆うように形成される（図３参照）。
【００２１】
次に、半導体ウェハ全面を覆うように、第２反射防止膜１５の上にパッシベーション膜１６として膜厚１００００ÅのＳｉＮ膜をCVD法により堆積させ、次いでポリイミド膜１７を例えば膜厚１２μｍとしてスピン塗布した後、ボンディングパッド領域１の内側のポリイミド膜１７をフォトリソ法で除去する（図４を参照）。次に、ポリイミド膜１７をマスクとしてパッシベーション膜１６と第２反射防止膜１５をエッチング除去する。
以上述べた製造方法により、図１に示した本発明の半導体装置を製造することができる。
【実施例２】
【００２２】
本発明の第２の実施形態について図５を用いて説明する。
図５は半導体装置のボンディングパッド１０１の断面図である。
ワイヤー接続領域３はボンディング電極となる第２インナーアルミ系電極１４とボンディングワイヤー６が接続する領域である。ワイヤー接続領域３を含んで、かつワイヤー接続領域３を囲むようにビアホール領域２が設けられ、そして、ビアホール領域２を含んで、かつビアホール領域２を囲むようにボンディングパッド領域１が設けられている。更には、ボンディングパッド領域１の外周には保護膜領域が設けられている。
【００２３】
ボンディングパッド領域１はパッシベーション膜１６およびポリイミド膜１７の無い領域であり、外側の保護膜領域はパッシベーション膜１６およびポリイミド膜１７によって被覆されている。ビアホール領域２は層間絶縁膜１２の有無によって規定され、ビアホール領域２内は層間絶縁膜１２の無い領域である。ビアホール領域２の内方にはワイヤー接続領域３が設けられ、ワイヤー接続領域３内の第１インナー電極を構成する第１インナーバリアメタル９と第１インナーアルミ系電極１０は、その外側の領域の第１アウターバリアメタル１８と第１アウターアルミ系電極１９とからなる第１アウター電極との間に第１合金化防止溝４を有して互いに分離されている。
【００２４】
上述の第１の実施形態においてはボンディングワイヤー６先端のボールと第２インナー電極が平面視的に重畳して略同等の面積、あるいは第２インナー電極がボールよりも幾分大きくなるように構成していたが、第２の実施形態においてはボンディングワイヤー６先端のボールと第１インナー電極が平面視的に重畳して略同等の面積か、あるいは第１インナー電極がボールよりも幾分大きくなるように構成されている。
【００２５】
第１インナー電極および第１合金化分離溝４の全てを覆い、かつ第１アウター電極の一部を覆うように第２インナー電極を設ける。なお、第２インナー電極は第２インナーバリアメタル１３と第２インナーアルミ系電極１４の積層構造である。
【００２６】
第２インナー電極は、第２アウターバリアメタル２０と第２アウターアルミ系電極２１との積層である第２アウター電極との間に第２合金化防止溝５を設けている。第１の実施形態との違いは第１合金化防止溝４が第２合金化防止溝５よりも内側、すなわちワイヤー接続領域３に近く位置する点であり、このほかの構成については第１の実施形態に準ずる。
【００２７】
本実施例においても、第１合金化防止溝４と第２合金化防止溝５と第２インナーバリアメタル１３によってＡｕ−Ａｌ合金層の進行を抑制することは明らかである。
【００２８】
以上、説明したように、本発明の半導体装置の構成であれば、ワイヤーボンディング界面から成長したＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。
【符号の説明】
【００２９】
１ ボンディングパッド領域
２ ビアホール領域
３ ワイヤー接続領域
４ 第１合金化防止溝
５ 第２合金化防止溝
６ ボンディングワイヤー
７ 半導体基板
８ 絶縁膜
９ 第１インナーバリアメタル
１０ 第１インナーアルミ系電極
１１ 第１反射防止膜
１２ 層間絶縁膜
１３ 第２インナーバリアメタル
１４ 第２インナーアルミ系電極
１５ 第２反射防止膜
１６ パッシベーション膜
１７ ポリイミド膜
１８ 第１アウターバリアメタル
１９ 第１アウターアルミ系電極
２０ 第２アウターバリアメタル
２１ 第２アウターアルミ系電極
１００ 本発明の第１の実施形態に係るボンディングパッド
１０１ 本発明の第２の実施形態に係るボンディングパッド
【技術分野】
【０００１】
本発明は、高温環境で使用する半導体装置のボンディングパッドに関する。
【背景技術】
【０００２】
半導体装置におけるワイヤーボンディングは、アルミ系材料からなるボンディングパッドとＡｕ系材料からなるボンディングワイヤーを合金化させることによってボンディング強度が得られているが、一般にＡｌとＡｕが合金化すると体積が膨張する。半導体装置が高温環境に長時間放置される場合、合金化は進行し、合金化部の体積が膨張することによって、ボンディングパッド周辺のパッシベーション膜にクラックを生じさせる不具合が発生することがある。この課題に対し、ボンディングパッドをアルミ層／バリア層とすることでＡｕ−Ａｌ合金層の下地層への成長を阻止することが提案されている（例えば、特許文献１参照）。また、ボンディングパッド下層の隣接する配線間の短絡防止のために下層配線と層間絶縁膜とを離間することが提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−７６０５１号公報
【特許文献２】特開２００３−１００７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ボンディングパッドを構成する最上層アルミ膜はボンディングパッドの他にも最上層アルミ配線の形成にも用いられるが、半導体装置表面はボンディングパッドの一部のみが開口されるようにパッシベーション膜によって覆われ、最上層アルミ配線もパッシベーション膜による被覆の対象である。しかしながら、前述の特許文献１および特許文献２においてはＡｕ−Ａｌ合金層のパッシベーション膜への影響は述べられていない。ボンディングパッド開口端部はパッシベーション膜端部と同一であり、通常、パッシベーション膜端部はボンディングパッド上に位置する。ここで、Ａｕ−Ａｌ合金層が横方向に成長すると、被覆するパッシベーション膜にはクラックが生じ内部のアルミ配線の腐食に至るなど半導体装置にとっては重大な問題が発生する。
【０００５】
本発明は、Ａｕ−Ａｌ合金層の横方向への進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明においては下記の半導体装置構造とした。
まず、シリコン基板上に絶縁膜を介して設けられた第１インナーバリアメタルと第１インナーアルミ電極と第２インナーバリアメタルと第２インナーアルミ電極とが順に積層したワイヤー接続領域と、第１インナーバリアメタルおよび第１インナーアルミ電極の周囲に設けられた第１合金化防止溝と、第２インナーバリアメタルおよび第２インナーアルミ電極の周囲に設けられた第２合金化防止溝と、第１合金化防止溝によって第１インナーバリアメタルおよび第１インナーアルミ電極と離間した第１アウターバリアメタルおよび第１アウターアルミ電極と、第２合金化防止溝によって第２インナーバリアメタルおよび第２インナーアルミ電極と離間した第２アウターバリアメタルおよび第２アウターアルミ電極とからなり、第１インナーバリアメタルおよび第１インナーアルミ電極と第１アウターバリアメタルおよび第１アウターアルミ電極は第１合金化防止溝に埋め込まれた第２アウターバリアメタルおよび第２アウターアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第１合金化防止溝および第２合金化防止溝よりもさらに外側も設けられている半導体装置とした。
【０００７】
また、シリコン基板上に絶縁膜を介して設けられた第１インナーバリアメタルと第１インナーアルミ電極と第２インナーバリアメタルと第２インナーアルミ電極とが順に積層したワイヤー接続領域と、第１インナーバリアメタルおよび第１インナーアルミ電極の周囲に設けられた第１合金化防止溝と、第２インナーバリアメタルおよび第２インナーアルミ電極の周囲に設けられた第２合金化防止溝と、第１合金化防止溝によって第１インナーバリアメタルおよび第１インナーアルミ電極と離間した第１アウターバリアメタルおよび第１アウターアルミ電極と、第２合金化防止溝によって第２インナーバリアメタルおよび第２インナーアルミ電極と離間した第２アウターバリアメタルおよび第２アウターアルミ電極とからなり、第１インナーバリアメタルおよび第１インナーアルミ電極と第１アウターバリアメタルおよび第１アウターアルミ電極は第１合金化防止溝に埋め込まれた第２インナーバリアメタルおよび第２インナーアルミ電極によって電気的に接続され、パッシベーション膜はワイヤー接続領域の外側に位置する第１合金化防止溝および第２合金化防止溝よりもさらに外側も設けられている半導体装置とした。
【発明の効果】
【０００８】
上記のような半導体装置構造とすることにより、ボンディングワイヤーとボンディングパッド界面から横方向に成長するＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係るボンディングパッドの断面図である
【図２】本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図３】図２に続く、本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図４】図３に続く、本発明の第１の実施形態を示す半導体装置の製造フローを示す図である。
【図５】本発明の第２の実施形態に係るボンディングパッドの断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
【実施例１】
【００１１】
本発明の第１の実施形態について図１を用いて説明する。
図１は半導体装置のボンディングパッド１００の断面図である。
ワイヤー接続領域３はボンディング電極となる第２インナーアルミ系電極１４とボンディングワイヤー６が接続する領域である。ワイヤー接続領域３を含んで、かつワイヤー接続領域３を囲むようにビアホール領域２が設けられ、そして、ビアホール領域２を含んで、かつビアホール領域２を囲むようにボンディングパッド領域１が設けられている。更には、ボンディングパッド領域１の外周には保護膜領域が設けられている。
【００１２】
ボンディングパッド領域１はパッシベーション膜１６およびポリイミド膜１７の無い領域であり、外側の保護膜領域はパッシベーション膜１６およびポリイミド膜１７によって被覆されている。ビアホール領域２は層間絶縁膜１２の有無によって規定され、ビアホール領域２内は層間絶縁膜１２の無い領域である。ビアホール領域２の内方にはワイヤー接続領域３が設けられ、ワイヤー接続領域３内の第２インナー電極を構成する第２インナーバリアメタル１３と第２インナーアルミ系電極１４は、その外側の領域の第２アウターバリアメタル２０と第２アウターアルミ系電極２１とからなる第２アウター電極との間に第２合金化防止溝５を有して互いに分離されている。第２インナー電極の下には第１インナーバリアメタル９と第１インナーアルミ系電極１０の積層である第１インナー電極が第２インナー電極よりも大きく形成され、第１インナー電極は第２合金化防止溝５を越え、第２アウター電極に達して電気的に接続している。
【００１３】
ワイヤー接続領域３の外側のビアホール領域２内において、ワイヤー接続領域３の近くに位置する第１インナー電極を構成する第１インナーバリアメタル９および第１インナーアルミ系電極１０とワイヤー接続領域３から遠くに位置する第１アウター電極を構成する第１アウターバリアメタル１８および第１アウターアルミ系電極１９との間には第１合金化防止溝４が設けられ、その溝によって第１電極は内外に分離されるが、第１合金化防止溝４には第２アウター電極が入り込み、分離された第１インナー電極と第１アウター電極を電気的に接続している。
【００１４】
なお、第２合金化防止溝５は第１合金化防止溝４よりも内側に位置し、両者は重ならないように配置されている。ビアホール領域２の外側の領域では第１アウター電極の上に第１反射防止膜１１と層間絶縁膜１２と第２アウター電極が順に積層され、保護膜領域では第２アウター電極の上に第２反射防止膜１５とパッシベーション膜１６とポリイミド膜１７が更に積層されている。
【００１５】
次に、上記構造の半導体装置におけるパッシベーション膜のクラック防止のメカニズムについて説明する。ワイヤー接続領域３の第２インナーアルミ系電極１４にボンディングワイヤー６が接合すると両者の界面にＡｕ−Ａｌ合金層が形成されるが、同時に第２インナーアルミ系電極１４の下の第２インナーバリアメタル１３にダメージを与える。この状態で半導体装置を１５０〜２００℃という高温環境下に放置するとＡｕ−Ａｌ合金層がダメージを受けた第２インナーバリアメタル１３を介して第１インナーアルミ系電極１０まで成長するが、第１合金化防止溝４によってＡｕ−Ａｌ合金層の成長は抑制できる。このため、Ａｕ−Ａｌ合金層が成長して第１アウターアルミ系電極１９を体積膨張させて上層のパッシベーション膜１６にクラックを発生させることにはならない。また、第２インナーアルミ系電極１４から横方向に成長した場合も第２合金化防止溝５によって成長が止められ、パッシベーション膜１６のクラックには至らない。
【００１６】
次に、本発明の第１の実施形態を示す半導体装置の製造フローを示す図２乃至図４を用いて製造方法について説明する。
【００１７】
例えば抵抗が２０〜３０ΩcnのＰ型の半導体基板１の表面上に、絶縁膜２として膜厚８０００Åの熱酸化膜と膜厚１２００ÅのＴＥＯＳ膜と膜厚６０００ÅのＢＰＳＧ膜の積層膜を堆積させる。次に、第１バリアメタル９、１８として例えばＴｉ／ＴｉＮ積層膜を膜厚１７００Åとなるようにスパッタ法により堆積させる。次に、第１アルミ系電極１０、１９として例えばＡｌ−Ｓｉ−Ｃｕ膜を膜厚５０００Åでスパッタ法により堆積させ、さらに、第１反射防止膜１１としてＴｉＮ膜を膜厚２５０Åでスパッタ法により堆積させる。
【００１８】
次に、第１反射防止膜１１の上にレジストパターニングして第１反射防止膜１１と第１アルミ系電極と第１バリアメタルをエッチングして第１合金化防止溝４を形成し、第１インナー電極と第１アウター電極に分離する。次に、第１合金化防止溝４を埋め、かつ第１反射防止膜１１を被覆するように層間絶縁膜１２としてＴＥＯＳ膜７０００ÅをＣＶＤ法にて堆積する（図２参照）。
【００１９】
次いで、フォトリソグラフィー法とエッチング法を用い、ビアホール領域２に相当する部分の層間絶縁膜１２と第１反射防止膜１１を除去する。 第２バリアメタル１３，２０として例えばＴｉ／ＴｉＮ積層膜を膜厚１７００Åとなるようにスパッタ法により堆積させる。次に、第２アルミ系電極１４、２１として例えばＡｌ−Ｓｉ−Ｃｕ膜を膜厚８０００Åでスパッタ法により堆積させ、さらに、第２反射防止膜１５としてＴｉＮ膜を膜厚２５０Åでスパッタ法により堆積させる。
【００２０】
次に、第２反射防止膜１５の上にレジストパターニングして第２反射防止膜１５と第２アルミ系電極と第２バリアメタルをエッチングして第２合金化防止溝５を形成し、第２インナー電極と第２アウター電極に分離する。この結果、ワイヤー接続領域３となる第２インナー電極が第１インナー電極の上に形成される。また、第２アウター電極は第１インナー電極の一部から第１合金化防止溝４と第２インナー電極の一部に、そして層間絶縁膜１２の一部を覆うように形成される（図３参照）。
【００２１】
次に、半導体ウェハ全面を覆うように、第２反射防止膜１５の上にパッシベーション膜１６として膜厚１００００ÅのＳｉＮ膜をCVD法により堆積させ、次いでポリイミド膜１７を例えば膜厚１２μｍとしてスピン塗布した後、ボンディングパッド領域１の内側のポリイミド膜１７をフォトリソ法で除去する（図４を参照）。次に、ポリイミド膜１７をマスクとしてパッシベーション膜１６と第２反射防止膜１５をエッチング除去する。
以上述べた製造方法により、図１に示した本発明の半導体装置を製造することができる。
【実施例２】
【００２２】
本発明の第２の実施形態について図５を用いて説明する。
図５は半導体装置のボンディングパッド１０１の断面図である。
ワイヤー接続領域３はボンディング電極となる第２インナーアルミ系電極１４とボンディングワイヤー６が接続する領域である。ワイヤー接続領域３を含んで、かつワイヤー接続領域３を囲むようにビアホール領域２が設けられ、そして、ビアホール領域２を含んで、かつビアホール領域２を囲むようにボンディングパッド領域１が設けられている。更には、ボンディングパッド領域１の外周には保護膜領域が設けられている。
【００２３】
ボンディングパッド領域１はパッシベーション膜１６およびポリイミド膜１７の無い領域であり、外側の保護膜領域はパッシベーション膜１６およびポリイミド膜１７によって被覆されている。ビアホール領域２は層間絶縁膜１２の有無によって規定され、ビアホール領域２内は層間絶縁膜１２の無い領域である。ビアホール領域２の内方にはワイヤー接続領域３が設けられ、ワイヤー接続領域３内の第１インナー電極を構成する第１インナーバリアメタル９と第１インナーアルミ系電極１０は、その外側の領域の第１アウターバリアメタル１８と第１アウターアルミ系電極１９とからなる第１アウター電極との間に第１合金化防止溝４を有して互いに分離されている。
【００２４】
上述の第１の実施形態においてはボンディングワイヤー６先端のボールと第２インナー電極が平面視的に重畳して略同等の面積、あるいは第２インナー電極がボールよりも幾分大きくなるように構成していたが、第２の実施形態においてはボンディングワイヤー６先端のボールと第１インナー電極が平面視的に重畳して略同等の面積か、あるいは第１インナー電極がボールよりも幾分大きくなるように構成されている。
【００２５】
第１インナー電極および第１合金化分離溝４の全てを覆い、かつ第１アウター電極の一部を覆うように第２インナー電極を設ける。なお、第２インナー電極は第２インナーバリアメタル１３と第２インナーアルミ系電極１４の積層構造である。
【００２６】
第２インナー電極は、第２アウターバリアメタル２０と第２アウターアルミ系電極２１との積層である第２アウター電極との間に第２合金化防止溝５を設けている。第１の実施形態との違いは第１合金化防止溝４が第２合金化防止溝５よりも内側、すなわちワイヤー接続領域３に近く位置する点であり、このほかの構成については第１の実施形態に準ずる。
【００２７】
本実施例においても、第１合金化防止溝４と第２合金化防止溝５と第２インナーバリアメタル１３によってＡｕ−Ａｌ合金層の進行を抑制することは明らかである。
【００２８】
以上、説明したように、本発明の半導体装置の構成であれば、ワイヤーボンディング界面から成長したＡｕ−Ａｌ合金層の進行を抑制し、半導体装置表面のパッシベーション膜のクラックを防止することができる。
【符号の説明】
【００２９】
１ ボンディングパッド領域
２ ビアホール領域
３ ワイヤー接続領域
４ 第１合金化防止溝
５ 第２合金化防止溝
６ ボンディングワイヤー
７ 半導体基板
８ 絶縁膜
９ 第１インナーバリアメタル
１０ 第１インナーアルミ系電極
１１ 第１反射防止膜
１２ 層間絶縁膜
１３ 第２インナーバリアメタル
１４ 第２インナーアルミ系電極
１５ 第２反射防止膜
１６ パッシベーション膜
１７ ポリイミド膜
１８ 第１アウターバリアメタル
１９ 第１アウターアルミ系電極
２０ 第２アウターバリアメタル
２１ 第２アウターアルミ系電極
１００ 本発明の第１の実施形態に係るボンディングパッド
１０１ 本発明の第２の実施形態に係るボンディングパッド
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して、積層されて設けられた第１バリアメタルおよび第１アルミ電極と、
前記第１バリアメタルおよび第１アルミ電極を第１インナー電極と第１アウター電極とに分離している第１合金化防止溝と、
前記第１アウター電極の上に設けられた層間絶縁膜と、
前記第１インナー電極、前記第１アウター電極および前記層間絶縁膜の上に設けられているとともに、前記第１合金化防止溝に入り込み前記第１インナー電極と前記第１アウター電極とを電気的に接続している、積層された第２バリアメタルおよび第２アルミ電極と、
前記第２バリアメタルおよび第２アルミ電極をワイヤー接続領域である第２インナー電極と第２アウター電極とに分離している、前記第１合金化防止溝と異なる位置に設けられた第２合金化防止溝と、
前記第２アウター電極の上に設けられ、開口部がボンディングパッド領域を規定するパッシベーション膜と、
からなる半導体装置。
【請求項２】
前記第２合金化防止溝は前記第１合金化防止溝のさらに内側に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１合金化防止溝は前記第２合金化防止溝のさらに内側に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１インナー電極は平面視的にボンディングワイヤーのボールを含んで重なるように形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項１】
半導体基板上に絶縁膜を介して、積層されて設けられた第１バリアメタルおよび第１アルミ電極と、
前記第１バリアメタルおよび第１アルミ電極を第１インナー電極と第１アウター電極とに分離している第１合金化防止溝と、
前記第１アウター電極の上に設けられた層間絶縁膜と、
前記第１インナー電極、前記第１アウター電極および前記層間絶縁膜の上に設けられているとともに、前記第１合金化防止溝に入り込み前記第１インナー電極と前記第１アウター電極とを電気的に接続している、積層された第２バリアメタルおよび第２アルミ電極と、
前記第２バリアメタルおよび第２アルミ電極をワイヤー接続領域である第２インナー電極と第２アウター電極とに分離している、前記第１合金化防止溝と異なる位置に設けられた第２合金化防止溝と、
前記第２アウター電極の上に設けられ、開口部がボンディングパッド領域を規定するパッシベーション膜と、
からなる半導体装置。
【請求項２】
前記第２合金化防止溝は前記第１合金化防止溝のさらに内側に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１合金化防止溝は前記第２合金化防止溝のさらに内側に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１インナー電極は平面視的にボンディングワイヤーのボールを含んで重なるように形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−８０８４１（Ｐ２０１３−８０８４１Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２２０３５０（Ｐ２０１１−２２０３５０）
【出願日】平成２３年１０月４日（２０１１．１０．４）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月４日（２０１１．１０．４）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]