固体撮像装置
【課題】電荷蓄積期間の終了をメカシャッタで行う固体撮像装置であって高画質な画像を得ることができる固体撮像装置を提供することを課題とする。
【解決手段】固体撮像装置は、２次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させることを特徴とする。
【解決手段】固体撮像装置は、２次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、メカシャッタを備えたデジタルカメラにおいて動画撮影が行われるようになっている。さらに動画撮影中に静止画を撮影する機能も求められている。その機能の例として、動画撮影を途中で中断し、メカシャッタを撮影初期状態の閉状態に戻してから、静止画撮影を開始するという方法もあるが、これでは動画撮影から静止画撮影への移行に時間がかかるという課題がある。これを解決する方法として、特許文献１には、固体撮像装置の画素リセット動作とその解除により光電変換部の電荷蓄積を開始し、メカシャッタを動作させて光電変換部を遮光することで、電荷蓄積を終了させる構成が記載されている。さらに、特許文献１には、固体撮像装置のリセット動作をメカシャッタの走行特性に合わせることで高精度なシャッタ電荷蓄積期間の制御を行うことが記載されている。また、近年はデジタルカメラの画素数が増加しており、信号読み出しの高速化が必要となっている。そのために、特許文献２には複数行の信号の読み出しを同時に行い、読み出しを高速化した固体撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１６６４１７号公報
【特許文献２】特開２００７−２０２０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の画素行からの信号読み出しを同時に行う構成において、光電変換部の電荷蓄積期間の開始を光電変換部のリセット動作の解除によって行い、電荷蓄積期間の終了をメカシャッタによって行う構成における好適なリセット動作の検討が充分でなかった。従来、画素からの信号の読み出し動作及び画素のリセット動作は垂直走査回路によって行われるが、画素行単位もしくは複数画素行単位で同一の機能を有する素子は同じ制御信号により動作を制御されていた。たとえば複数の画素行からの信号を同時に読み出す構成においては、複数の画素行に含まれる画素選択部を同時に動作させるとともに、リセット動作においても複数の画素行に含まれるリセット部を同時に動作させていた。
【０００５】
本発明者らの検討によれば、複数の画素行のリセット動作を同時に行い、メカシャッタで電荷蓄積期間の終了をさせた場合には、画素行毎の電荷蓄積期間にずれが生じ高画質な画像を得るためには改善すべき課題が生じることが分かった。例えば、１２００万画素のＡＰＳ−Ｃタイプの固体撮像装置（画素行数が約３０００行）で、幕速４ｍｓのメカシャッタ、電荷蓄積期間（シャッタスピード）１／８０００秒での画素行毎の電荷蓄積期間差は最大で約１．１％となり、縞状のノイズとなる場合がある。感度向上のために画素信号に対する増幅率を上げるとさらにノイズが顕著となる。
【０００６】
本発明の目的は、電荷蓄積期間の終了をメカシャッタで行う固体撮像装置であって高画質な画像を得ることができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、２次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする。
【発明の効果】
【０００８】
画素の行毎の異なるタイミングでリセット動作を解除することにより電荷蓄積期間の行毎のばらつきを抑制し、画像に生じる明暗の縞状ノイズを抑制させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】撮像システムの概念図である。
【図２】固体撮像装置の撮像面におけるメカシャッタの動作を示す図である。
【図３】固体撮像装置の平面図である。
【図４】固体撮像装置の回路図である。
【図５】図４の回路のタイミング図である。
【図６】各行の電荷蓄積期間を示した図である。
【図７】撮像装置の概略構成を示す側方視中央縦断面図である。
【図８】固体撮像装置の回路図である。
【図９】固体撮像装置の各行の電荷蓄積期間を示した図である。
【図１０】図８の固体撮像装置の各行の電荷蓄積期間を示した図である。
【図１１】固体撮像装置の各行の電荷蓄積期間を示した図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置を含む撮像システム全体の概念図である。１０１はカメラ本体である。レンズユニット１０２を通った光が結像光学系１０３により固体撮像装置１０７上で結像される。メカシャッタ１０４は、固体撮像装置１０７への光が入射する解放状態と、固体撮像装置１０７へ入射する光を遮る遮光状態とを切り替える。メカシャッタ１０４の具体的な構成としては、例えば、固体撮像装置１０７への光路を開放するための先幕１０５と、光路を遮蔽するための後幕１０６とを含んで構成される。このような構成をフォーカルプレーンシャッタと呼ぶこともある。先幕１０５で固体撮像装置１０７内の光電変換部の電荷蓄積期間の開始を設定する場合と、先幕１０５は動作させずに、固体撮像装置１０７の電気的なリセット動作によって電荷蓄積期間の開始を設定する場合の２通りがある。これらが切り替えられるようになっていてもよい。または先膜１０５を設けずに、固体撮像装置１０７の電気的なリセット動作の解除で電荷蓄積期間を開始させることもできる。
【００１１】
図２は、固体撮像装置の撮像面におけるメカシャッタの動作を示す図である。図２では電気的なリセット動作の解除で電荷蓄積期間を開始し、メカシャッタによる遮光により電荷蓄積期間を終了する例を示す。固体撮像装置は撮像領域ＰＡを有している。撮像領域ＰＡは画素が行列状に配されている。２０１はメカシャッタの後幕である。後幕２０１が図面上方から先端位置２０８まで走行して撮像領域ＰＡを部分的に覆って遮光する状態が示されている。すなわち、後幕２０１は、筐体の上面から下面へ向かう矢印２０６で示す方向に走行する。２０２は撮像領域のうち、電荷蓄積期間中の画素領域を示している。すなわち、画素領域２０２は、電気的なリセット動作が解除された後、後幕２０１により遮光される前の状態にある画素領域である。画素領域２０２は、設定された電荷蓄積期間の長さにより一画素行もしくは複数の画素行で構成される。２０４は撮像領域のうち、電荷蓄積期間前の画素領域である。画素領域２０４の画素は光電変換部が電気的なリセット状態を維持された状態であってもよいし、光電変換部に光は入射し続けており、電荷蓄積期間が始まる直前に光電変換部で行われる電気的リセット動作を待機する状態であってもよい。２０７は電荷蓄積期間中の画素領域２０２と電荷蓄積期間前の画素領域２０４との境界を示しており、図面上方から下方に向けて光電変換部の電気的なリセット動作が完了している境界を示しているともいえる。すなわち、境界２０７と後幕２０１の先端２０８との間のスリット状の画素領域２０２は、電荷蓄積が行われている領域である。そして、電気的なリセット動作が順次行われ、図面上方から下方に向けて境界２０７が通過してから、後幕２０１によって遮光状態となるまでの時間が電荷蓄積期間となる。すなわち、画素の電荷蓄積動作は、光電変換部の電気的リセット動作を解除することで開始し、メカシャッタにより光電変換部が遮光されることで終了する。
【００１２】
ここで、後幕２０１がバネ力によって駆動されているような場合で一定でない速度で走行する場合には、後幕２０１の走行を示す線は曲線を描く。この曲線に基づいて、画素リセット動作を解除させてもよい。後幕２０１が撮像領域ＰＡの下端まで走行して撮像領域ＰＡ全体を覆った後に、後幕２０１の走行方向（矢印２０６で示す方向）と同方向である矢印２０５で示す方向に読み出し走査を行う。例えば、図面上方の画素行から下方の画素行へ順次に読み出し走査を行うことにより、各行の画素の信号読み出し動作が行われる。ここでの信号読み出し動作とは、各画素から対応する垂直信号線に信号を読み出す動作を指す。
【００１３】
図３は、固体撮像装置の平面図を示す。３０１は固体撮像装置である。例えば、半導体基板にトランジスタやダイオードの素子が配されて構成される。後述するすべての構成要素が同一半導体基板に配されていてもよいし、一部が別の半導体基板に配されていてもよい。３０２は画素配列であり、図２の画素配列ＰＡに対応する。複数の画素３０３は、２次元行列状に配列され、光電変換により信号を生成する。それぞれの画素３０３が、少なくとも光電変換部を有している。更に、画素３０３は、光電変換部の信号をリセットするリセット部、画素の信号を垂直信号線３０４Ａ，３０４Ｂに選択的に出力する選択部を有している。複数の画素３０３の列により画素列が構成されており、図３では一画素列を示している。このような画素列が複数配されて撮像領域の全体が構成される。画素列を構成する複数の画素の配列方向に対して、直交する方向に配された画素の集合が画素行である。３０４Ａ、３０４Ｂは垂直信号線であり、複数の画素３０３に接続される。それぞれの垂直信号線３０４Ａ，３０４Ｂに一画素列に含まれる画素からの信号が出力される。ここでは一画素列に含まれる奇数画素行の信号が垂直信号線３０４Ａに出力され、同じ画素列の偶数画素行の信号が垂直信号線３０４Ｂに出力される。各画素列には、複数の垂直信号線３０４Ａ及び３０４Ｂが設けられる。３０５は垂直走査部であり、所定の画素行に対し、順次駆動パルスを供給可能なように構成されている。例えば、垂直走査部３０５は、シフトレジスタやデコーダで構成することができる。垂直走査部３０５が、後述する、リセット部、選択部の動作を制御する制御部を構成する。３０６は列回路部であり、各画素列もしくは複数の画素列毎に設けられている。列回路部３０６は、複数の垂直信号線３０４Ａ，３０４Ｂに並列に読み出された信号を略同時に信号処理する。例えば、列回路部３０６には、増幅回路、ＣＤＳ回路、ＡＤ変換回路が含まれ得る。３０７は水平信号線である。水平信号線３０７には、列回路部３０６で処理された後の信号が順次出力される。３０８は水平走査部であり、所定の画素列に対し、順次駆動パルスを供給可能なように構成されている。例えば、水平走査部３０８は、シフトレジスタやデコーダで構成することができる。３０９は出力部である。水平信号線を伝達してきた信号を増幅もしくはバッファして不図示の出力パッドから固体撮像装置外に読み出す。図示するように、列回路部３０６、水平信号線３０７、水平走査部３０８、出力部３０９は画素配列の下方に配されているが、画素配列の下方に合わせて上方にも配することができる。図３の構成によれば各画素列に対して複数の垂直信号線が設けられているため、同一画素列に含まれる複数の画素の信号を並列に複数の垂直信号線に読み出すことができる。ここでは奇数画素行の信号と偶数画素行の信号とを並列に読み出すことが可能である。
【００１４】
図４は、画素３０３の等価回路図を示す。ここでは同一画素列に含まれる互いに隣接する４つの画素を示している。４０１−１〜４０１−４は光電変換により信号を生成する光電変換部であり、例えばＰＮ接合を有するフォトダイオードにより構成できる。４０２−１〜４０２−４は転送部であり、光電変換部４０１−１〜４０１−４で生じた信号電荷をフローティングディフュージョン４０３−１〜４０３−４へ転送する。転送部４０２−１〜４０２−４は、例えばＭＯＳトランジスタで構成することができる。４０３−１〜４０３−４はフローティングディフュージョンであり、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するＰＮ接合容量で構成することができる。画素増幅部４０４−１〜４０４−４は、光電変換部４０１−１〜４０１−４の信号を増幅する。画素増幅部４０４−１〜４０４−４は、例えばＭＯＳトランジスタを用いることができ、それらのＭＯＳトランジスタのゲートはフローティングディフュージョン４０３−１〜４０３−４にそれぞれ電気的に接続される。画素増幅部４０４−１〜４０４−４は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のＭＯＳトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。転送部４０２−１〜４０２−４は、光電変換部４０１−１〜４０１−４の信号を画素増幅部４０４−１〜４０４−４へ転送する。４０５−１〜４０５−４は選択部である。選択部４０５−１〜４０５−４は、画素行毎に画素増幅部４０４−１〜４０４−４の増幅信号が垂直信号線４０７−１，４０７−２へ出力されるように画素増幅部４０４−１〜４０４−４の出力ノードと垂直信号線４０７−１，４０７−２との電気的接続を制御する。選択部４０５−１〜４０５−４は、光電変換部４０１−１〜４０１−４の信号を垂直信号線４０７−１，４０７−２へ出力する選択状態と、光電変換部４０１−１〜４０１−４の信号を垂直信号線４０７−１，４０７−２へ出力しない非選択状態とを切り替える。選択部４０５−１〜４０５−４は、例えばＭＯＳトランジスタを用いることができる。４０６−１〜４０６−４は画素リセット部である。画素リセット部４０６−１〜４０６−４及び転送部４０２−１〜４０２−４を同時に導通させることにより、光電変換部４０１−１〜４０１−４の信号をリセットすることが可能となる。例えば画素リセット部４０６−１〜４０６−４としてはＭＯＳトランジスタを用いることができる。光電変換部４０１−１〜４０１−４の信号をリセットするリセット部は、画素リセット部４０６−１〜４０６−４と転送部４０２−１〜４０２−４とにより構成され、光電変換部４０１−１〜４０１−４の信号をリセットする。もしくは光電変換部４０１−１〜４０１−４に転送部４０２−１〜４０２−４を介することなく電気的に接続されるリセット部を別途設けることもできる。
【００１５】
本図では隣接する４つの画素行を示している。４つの画素行は、２本の垂直信号線４０７−１，４０７−２に交互に電気的に接続されている。このような構成において、画素から垂直信号線４０７−１，４０７−２への信号読み出しの高速化のためには、隣接する２つの画素行の信号が並列に読み出されるように制御するのがよい。つまり、画素増幅部４０４−１及び４０４−２の入力ノードに光電変換部４０１−１及び４０１−２の信号が転送された状態で、選択部４０５−１及び４０５−２が同時に導通するように制御部から駆動パルスが供給される。その後、選択部４０５−１及び４０５−２を非導通とし、画素増幅部４０４−３及び４０４−４の入力ノードに光電変換部４０１−３及び４０１−４の信号が転送された状態で、選択部４０５−３及び４０５−４を同時に導通させるように制御する。これらの制御は主に垂直走査部３０５からの駆動パルスにより行われるため、垂直走査部３０５は制御部の一部を構成する。更にタイミングジェネレータが制御部に含まれる場合もある。
【００１６】
図５は、垂直走査部３０５及び駆動パルス線の概念図を示す。図３と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。３０３Ａ、３０３Ｂは画素である。垂直走査部３０５からの駆動パルスＴｘ，ｓｅｌ，ｒｅｓが画素３０３Ａ、３０３Ｂのそれぞれに供給される。３０３Ａが２ｎ+１行目の画素、３０３Ｂが２ｎ+２行目の画素を示している。
【００１７】
５０１Ａ及び５０１Ｂは、画素３０３の転送部４０２−１〜４０２−４に駆動パルスＴｘを供給する転送パルス供給配線である。５０１Ａが２ｎ+１行目の画素３０３Ａの転送部に駆動パルスＴｘを供給し、５０１Ｂが２ｎ+２行目の画素３０３Ｂの転送部に駆動パルスＴｘを供給するための転送パルス供給配線である。５０２Ａ及び５０２Ｂは画素３０３の画素リセット部４０６−１〜４０６−４に駆動パルスｒｅｓを供給し、選択部４０５−１〜４０５−４に駆動パルスｓｅｌを供給する駆動パルス供給配線である。５０２Ａは２ｎ+１行目の画素３０３Ａの画素リセット部に駆動パルスｒｅｓを供給し、選択部に駆動パルスｓｅｌを供給する駆動パルス供給配線である。５０２Ｂは２ｎ+２行目の画素３０３Ｂの画素リセット部に駆動パルスｒｅｓを供給し、選択部に駆動パルスｓｅｌを供給するための駆動パルス供給配線である。ここでは、一本の配線で描かれているが、実際は画素リセット部及び選択部に対してそれぞれ配線が設けられている。つまり、２ｎ+１行目及び２ｎ+２行目の画素リセット部に駆動パルスｒｅｓを供給する配線が共通であり、２ｎ+１行目及び２ｎ+２行目の選択部に駆動パルスｓｅｌを供給する配線が共通である。５０３はパルス調整回路であり、具体的には遅延回路である。パルス調整回路５０３は、垂直走査部３０５から出力された転送パルスＴｘを２ｎ+１行目と、２ｎ+２行目とでタイミングをずらして各画素行に供給することを目的に設けられたものである。パルス調整回路５０３の遅延量は各行の信号蓄積期間の長さの違いによって決められる。
【００１８】
図５では、複数の画素行の信号を複数の垂直信号線３０４Ａ及び３０４Ｂに対して並列に読み出すことが可能なように、２ｎ+１行目の画素３０３Ａの選択部及び２ｎ+２行目の画素３０３Ｂの選択部が選択状態となる期間が重なるような駆動パルスを供給する。ここでは、垂直走査部３０５と駆動パルス供給配線５０２Ａ、５０２Ｂとの間に、スイッチ等の電気素子が設けられず、同一画素列に含まれる画素までの寄生容量及び寄生抵抗が略等しくなっている。言い換えると、垂直走査部３０５からみて駆動パルス供給配線５０２Ａ、５０２Ｂが同一電気ノードになっているともいえる。
【００１９】
図６は、固体撮像装置の各画素行の電荷蓄積期間を示した図である。横軸は経過時間を示し、縦軸は選択画素行を示す。６０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス６０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス６０１−１が供給されるとリセットが解除された状態となる。図４の回路図でいうと、リセットパルス６０１−１は、転送部４０２−１〜４０２−４及び画素リセット部４０６−１〜４０６−４の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。６０１−２はメカシャッタ１０４が走行して、各画素の光電変換部４０１−１〜４０１−４が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。６０１−１は電荷蓄積期間の開始タイミングを示し、６０１−２は電荷蓄積期間の終了タイミングを示す。リセット部４０２−１〜４０２−４，４０６−１〜４０６−４は、画素３０３の行毎の異なるタイミングでリセット動作を解除することにより光電変換部４０１−１〜４０１−４における電荷蓄積期間を開始させる。メカシャッタ１０４は、光電変換部４０１−１〜４０１−４の遮光により電荷蓄積期間を終了させる。６０１−１及び６０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。６０１−３は、画素行の信号が垂直信号線４０７−１及び４０７−２へ読み出されるタイミングを示している。ここでは、２画素行（複数行）の選択部４０５−１及び４０５−２に対して選択状態となる期間が重なるように駆動パルスｓｅｌが供給される。すなわち、選択部４０５−１及び４０５−２は、２つの画素３０３の行の選択状態の期間が重なるように選択を行う。
【００２０】
図４に示すように、各画素列に複数の垂直信号線４０７−１及び４０７−２を設けることにより、複数画素行の選択部４０５−１及び４０５−２を同時に選択状態としても複数画素行の画素の信号を読み出すことができる。ここでは、２画素行の選択部４０５−１及び４０５−２が選択状態となる期間を重ねるように制御しているが、選択状態となる期間が重なる画素行の数は各画素列に対応して設けられた垂直信号線４０７−１及び４０７−２の数による。この様に、画素行毎にリセット動作の解除を行い、且つ、複数の画素行毎に選択部４０５−１及び４０５−２が選択状態となる期間を重ねることにより、画素行毎の電荷蓄積期間が略等しくなり、縞状のノイズを低減でき、且つ、信号読み出しの高速化を達成できる。
【００２１】
図７は、駆動パルスの一例を示したものであり、隣接する２つの画素行を示している。Ｔｘは画素３０３の転送部４０２−１〜４０２−４に供給されるパルス、ｒｅｓは画素３０３の画素リセット部４０６−１〜４０６−４に供給されるパルス、ｓｅｌは画素３０３の選択部４０５−１〜４０５−４に供給されるパルスをそれぞれ示す。なお、ハイレベルでアクティブとなるとする。Ｔ１以前は、パルスＴｘ及びｒｅｓがハイレベルになり、光電変換部４０１−１〜４０１−４がリセットされた状態である。Ｔ１において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルに遷移する。これにより、２ｎ+１行目の画素３０３の電荷蓄積期間が開始する。この時、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）はハイレベルのままである。Ｔ２において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルに遷移する。これにより、２ｎ+２行目の画素の電荷蓄積期間が開始する。Ｔ３において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｒｅｓ（２ｎ+１）及びｒｅｓ（２ｎ+２）がローレベルに遷移する。これにより、フローティングディフュージョン４０３−１及び４０３−２の電位がフローティングとなる。Ｔ４において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｓｅｌ（２ｎ+１）及びｓｅｌ（２ｎ+２）がハイレベルに遷移する。これにより、２ｎ+１行目及び２ｎ+２行目の画素の信号がそれぞれに対応する垂直信号線４０７−１及び４０７−２に出力される。この時、出力される信号はフローティングディフュージョン４０３−１及び４０３−２がリセットされた状態の信号であり、いわゆるノイズ信号となる。この動作は、ＣＤＳ動作を行う場合には必要となるが、ＣＤＳ動作を行わない場合には必要ない。Ｔ５において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルからハイレベルに遷移する。この動作により、２ｎ+１行目の画素の光電変換部４０１−１の電荷がフローティングディフュージョン４０３−１に転送される。
【００２２】
Ｔ６において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルからハイレベルに遷移する。この動作により、２ｎ+２行目の画素の光電変換部４０１−２の電荷がフローティングディフュージョン４０３−２に転送される。この時、同時に、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がハイレベルからローレベルに遷移する。ただし、このタイミングは、タイミングＴ６と必ずしも同時でなくてもよい。Ｔ７において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がハイレベルからローレベルに遷移する。Ｔ８において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｓｅｌ（２ｎ+１）及びｓｅｌ（２ｎ+２）がローレベルからハイレベルに遷移する。Ｔ４からＴ８の期間において、垂直信号線４０７−１及び４０７−２には信号が出力されているため、この期間内のいずれかのタイミングで後段の読み出し回路において信号を保持する。Ｔ９において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｒｅｓ（２ｎ+１）及びｒｅｓ（２ｎ+２）がローレベルからハイレベルに遷移する。Ｔ１０において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルからハイレベルに遷移する。この動作により、２ｎ+１行目の画素の光電変換部４０１−１がリセットされ、次のフレームの電荷蓄積期間が開始する。Ｔ１１において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルからハイレベルに遷移する。この動作により，２ｎ+２行目の画素の光電変換部４０１−２がリセットされ、次のフレームの電荷蓄積期間が開始する。
【００２３】
画素リセット部４０６−１及び４０６−２は、それぞれ転送部４０２−１及び４０２−２が転送状態のときに画素増幅部４０４−１及び４０４−２の入力部をリセットすることにより光電変換部４０１−１及び４０１−２の信号をリセットする。転送部４０２−１及び４０２−２は、そのリセットの解除の際に、パルスＴｘ（２ｎ＋１）及びＴｘ（２ｎ＋２により、画素３０３の行毎に異なるタイミングで転送状態を解除する。
【００２４】
（第２の実施形態）
本発明の第２の実施形態は、複数の光電変換部で１つの画素増幅部を共有した例である。その他の部分は第１の実施形態と同様の構成とすることができる。図８は、本発明の第２の実施形態の画素３０３の回路図を例示する。転送部８０２−１〜８０２−４を独立に制御できるので、複数の光電変換部８０１−１〜８０１−４を独立のリセットすることができる。
【００２５】
ここでは、同一画素列に含まれる互いに隣接する４つの画素を示している。８０１−１〜８０１−４は、それぞれ２ｎ＋１〜２ｎ＋４行目の画素の光電変換部であり、例えばＰＮ接合を有するフォトダイオードにより構成できる。８０２−１〜８０２−４は転送部であり、光電変換部８０１−１〜８０１−４で生じた信号電荷をフローティングディフュージョン８０３−１又は８０３−２へ転送する。転送部８０２−１〜８０２−４は、例えばＭＯＳトランジスタで構成することができる。フローティングディフュージョン８０３−１は光電変換部８０１−１及び８０１−２に共通のフローティングディフュージョンである。フローティングディフュージョン８０３−２は光電変換部８０１−３及び８０１−４に共通のフローティングディフュージョンである。フローティングディフュージョン８０３−１及び８０３−２は、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するＰＮ接合容量で構成することができる。８０４−１及び８０４−２は画素増幅部である。画素増幅部８０４−１は光電変換部８０１−１又は８０１−２で生じた信号を増幅し、画素増幅部８０４−２は光電変換部８０１−３又は８０１−４で生じた信号を増幅する。画素増幅部８０４−１及び８０４−２は、例えばＭＯＳトランジスタを用いることができ、それらのＭＯＳトランジスタのゲートはフローティングディフュージョン８０３−１及び８０３−２にそれぞれ電気的に接続される。画素増幅部８０４−１及び８０４−２は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のＭＯＳトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。８０５−１及び８０５−２は選択部である。選択部８０５−１は、画素増幅部８０４−１で増幅される信号が垂直信号線８０７−１へ出力されるように画素増幅部８０４−１の出力ノードと垂直信号線８０７−１との電気的接続を制御する。選択部８０５−２は、画素増幅部８０４−２で増幅される信号が垂直信号線８０７−２へ出力されるように画素増幅部８０４−２の出力ノードと垂直信号線８０７−２との電気的接続を制御する。選択部８０５−１及び８０５−２は、例えばＭＯＳトランジスタを用いることができる。８０６−１及び８０６−２は画素リセット部である。画素リセット部８０６−１，８０６−２及び転送部８０２−１〜８０２−４を同時に導通させることにより、光電変換部８０１−１〜８０１−４の信号をリセットすることが可能となる。例えば、画素リセット部８０６−１及び８０６−２としてはＭＯＳトランジスタを用いることができる。光電変換部８０１−１〜８０１−４の信号をリセットするリセット部は、画素リセット部８０６−１，８０６−２と転送部８０２−１〜８０２−４とにより構成される。もしくは光電変換部８０１−１〜８０１−４に転送部８０２−１〜８０２−４を介することなく電気的に接続されるリセット部を別途設けることもできる。画素増幅部８０４−１及び選択部８０５−１は、複数の光電変換部８０１−１及び８０１−２に対して共有される。また、画素増幅部８０４−２及び選択部８０５−２は、複数の光電変換部８０１−３及び８０１−４に対して共有される。
【００２６】
各行毎のリセットタイミングは、固体撮像装置で利用するクロック周波数の分解能の精度となる。上記の課題で述べた各行毎の約１％の誤差を１／１０以下に低減するには約１０ＭＨｚのクロックであれば良く、現在のマスタークロック周波数は数百ＭＨｚであるので、問題ない。また、画素の駆動パルスは入力部と終端では遅延差があるが、画素の前後左右での遅延差が小さいので問題にならない。動画撮影の際には上述のフォーカルプレーンシャッタによる遮光手段を用いる必要はなく、フォトダイオードのリセット解除とフォトダイオードの電荷転送で電荷蓄積期間を決定することが出来る。そのため、複数行同時にリセットを解除し、複数行同時に電荷転送しても良い。
【００２７】
（第３の実施形態）
図９は、本発明の第３の実施形態による固体撮像装置の各行の電荷蓄積期間を示した図である。９０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス９０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス９０１−１が供給されるとリセットが解除された状態となる。図４の回路図でいうと、リセットパルス９０１−１は、転送部４０２−１〜４０２−４及び画素リセット部４０６−１〜４０６−４の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。９０１−２はメカシャッタ１０４が走行して、各画素の光電変換部４０１−１〜４０１−４が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。９０１−１は電荷蓄積期間の開始タイミングを示し、９０１−２は電荷蓄積期間の終了タイミングを示す。９０１−１及び９０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。９０１−３は、画素行の信号が垂直信号線へ読み出されるタイミングを示している。ここでは、３画素行の選択部４０５−１〜４０５−３に対して選択状態となる期間が重なるように駆動パルスが供給される。すなわち、選択部４０５−１〜４０５−３は、３つの画素３０３の行の選択状態の期間が重なるように選択を行う。
【００２８】
第１及び第２の実施形態においては、画素部からの信号転送のための垂直信号線３０４Ａ及び３０４Ｂの本数が１列につき２本ある場合の例であったが、第３の実施形態においては垂直信号線の本数が１列につき３本ある場合の例である。電荷蓄積期間の開始となるリセット信号がｎ行同時に与えられた時の１行目とｎ行目の電荷蓄積期間の差は２行同時に与えられた場合の電荷蓄積期間の差の（ｎ−１）倍となり、より画像の明暗差による横縞が大きくなり、電荷蓄積期間調整の寄与が大きくなる。この様に、垂直信号線が何本あっても本発明は適用出来る。
【００２９】
（第４の実施形態）
図１０は、本発明の第４の実施形態による各行の露光時間を示した図であり、図８の固体撮像装置の各行の露光時間を示した図である。１００１−１は各画素行の光電変換部８０１−１〜８０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス１００１−１が供給されると光電変換部８０１−１〜８０１−４がリセットされ、ローレベルのリセットパルス１００１−１が供給されるとリセットが解除された状態となる。図８の回路図でいうと、リセットパルス１００１−１は、転送部８０２−１〜８０２−４及び画素リセット部８０６−１，８０６−２の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。１００１−２はメカシャッタ１０４が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。１００１−１は電荷蓄積期間の開始タイミングを示し、１００１−２は電荷蓄積期間の終了タイミングを示す。１００１−１及び１００１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。１００１−３は、画素行の信号が垂直信号線８０７−１及び８０７−２へ読み出されるタイミングを示している。ここでは、２画素行の選択部に対して選択状態となる期間が重なるように駆動パルスが供給される。
【００３０】
最も露光時間の差が減少するのは、第１の実施形態の各行に与えられるリセット信号がメカシャッタ１０４の走査と同じ速度で行われる時である。本実施形態では各行のリセット信号の走査は一定の速度ではないが、同一のリセット信号で処理されるべき２行に与えられるリセット信号のタイミングをずらし、メカシャッタ１０４の先端部が到達するのが遅い行の方を遅くリセットする。これにより、露光時間の差を減少させることができる。言い換えると、メカシャッタ１０４の走行特性に合わせてリセット信号を走査させている。このような制御によれば、さらに蓄積期間の長さのばらつきが低減される。
【００３１】
（第５の実施形態）
図１１は、本発明の第５の実施形態による固体撮像装置の各行の露光時間を示した図である。１１０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス１１０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス１１０１−１が供給されるとリセットが解除された状態となる。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。１１０１−２はメカシャッタ１０４が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。１１０１−１は電荷蓄積期間の開始タイミングを示し、１１０１−２は電荷蓄積期間の終了タイミングを示す。１１０１−１及び１１０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。１１０１−３は、画素行の信号が垂直信号線４０７−１及び４０７−２へ読み出されるタイミングを示している。ここでは、１画素行の選択部に対して選択状態となる期間が重ならないように駆動パルスが供給される。すなわち、選択部４０５−１〜４０５−４は、１つの画素３０３の行単位で順次選択を行うことにより、一水平走査期間に複数行を選択する。
【００３２】
第１、第２及び第４の実施形態においては各行に含まれる画素信号の読み出しタイミングは２行同時であったが、第３及び第５の実施形態においては２行同時ではない。画素信号の読み出しタイミングは完全に２行同時である必要はなく、１水平走査期間内に２行の読み出し処理が行われれば良い。また、第２の実施形態のように各行に与えられるリセット信号が一定の速度でない場合でも読み出しタイミングは１水平走査期間内に２行の読み出し処理が行われれば良い。
【００３３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３４】
１０４ メカシャッタ、３０３ 画素、３０４Ａ，３０４Ｂ 垂直信号線、４０１−１〜４０１−４ 光電変換部、４０２−１〜４０２−４ 転送部、４０６−１〜４０６−４ 画素リセット部、４０５−１〜４０５−４ 選択部
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、メカシャッタを備えたデジタルカメラにおいて動画撮影が行われるようになっている。さらに動画撮影中に静止画を撮影する機能も求められている。その機能の例として、動画撮影を途中で中断し、メカシャッタを撮影初期状態の閉状態に戻してから、静止画撮影を開始するという方法もあるが、これでは動画撮影から静止画撮影への移行に時間がかかるという課題がある。これを解決する方法として、特許文献１には、固体撮像装置の画素リセット動作とその解除により光電変換部の電荷蓄積を開始し、メカシャッタを動作させて光電変換部を遮光することで、電荷蓄積を終了させる構成が記載されている。さらに、特許文献１には、固体撮像装置のリセット動作をメカシャッタの走行特性に合わせることで高精度なシャッタ電荷蓄積期間の制御を行うことが記載されている。また、近年はデジタルカメラの画素数が増加しており、信号読み出しの高速化が必要となっている。そのために、特許文献２には複数行の信号の読み出しを同時に行い、読み出しを高速化した固体撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１６６４１７号公報
【特許文献２】特開２００７−２０２０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の画素行からの信号読み出しを同時に行う構成において、光電変換部の電荷蓄積期間の開始を光電変換部のリセット動作の解除によって行い、電荷蓄積期間の終了をメカシャッタによって行う構成における好適なリセット動作の検討が充分でなかった。従来、画素からの信号の読み出し動作及び画素のリセット動作は垂直走査回路によって行われるが、画素行単位もしくは複数画素行単位で同一の機能を有する素子は同じ制御信号により動作を制御されていた。たとえば複数の画素行からの信号を同時に読み出す構成においては、複数の画素行に含まれる画素選択部を同時に動作させるとともに、リセット動作においても複数の画素行に含まれるリセット部を同時に動作させていた。
【０００５】
本発明者らの検討によれば、複数の画素行のリセット動作を同時に行い、メカシャッタで電荷蓄積期間の終了をさせた場合には、画素行毎の電荷蓄積期間にずれが生じ高画質な画像を得るためには改善すべき課題が生じることが分かった。例えば、１２００万画素のＡＰＳ−Ｃタイプの固体撮像装置（画素行数が約３０００行）で、幕速４ｍｓのメカシャッタ、電荷蓄積期間（シャッタスピード）１／８０００秒での画素行毎の電荷蓄積期間差は最大で約１．１％となり、縞状のノイズとなる場合がある。感度向上のために画素信号に対する増幅率を上げるとさらにノイズが顕著となる。
【０００６】
本発明の目的は、電荷蓄積期間の終了をメカシャッタで行う固体撮像装置であって高画質な画像を得ることができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、２次元行列状に配列され、光電変換により信号を生成する複数の画素と、前記複数の画素に接続される信号線と、前記複数の画素を遮光するためのメカシャッタとを有し、前記画素は、光電変換により信号を生成する光電変換部と、前記光電変換部の信号をリセットするリセット部と、前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする。
【発明の効果】
【０００８】
画素の行毎の異なるタイミングでリセット動作を解除することにより電荷蓄積期間の行毎のばらつきを抑制し、画像に生じる明暗の縞状ノイズを抑制させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】撮像システムの概念図である。
【図２】固体撮像装置の撮像面におけるメカシャッタの動作を示す図である。
【図３】固体撮像装置の平面図である。
【図４】固体撮像装置の回路図である。
【図５】図４の回路のタイミング図である。
【図６】各行の電荷蓄積期間を示した図である。
【図７】撮像装置の概略構成を示す側方視中央縦断面図である。
【図８】固体撮像装置の回路図である。
【図９】固体撮像装置の各行の電荷蓄積期間を示した図である。
【図１０】図８の固体撮像装置の各行の電荷蓄積期間を示した図である。
【図１１】固体撮像装置の各行の電荷蓄積期間を示した図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置を含む撮像システム全体の概念図である。１０１はカメラ本体である。レンズユニット１０２を通った光が結像光学系１０３により固体撮像装置１０７上で結像される。メカシャッタ１０４は、固体撮像装置１０７への光が入射する解放状態と、固体撮像装置１０７へ入射する光を遮る遮光状態とを切り替える。メカシャッタ１０４の具体的な構成としては、例えば、固体撮像装置１０７への光路を開放するための先幕１０５と、光路を遮蔽するための後幕１０６とを含んで構成される。このような構成をフォーカルプレーンシャッタと呼ぶこともある。先幕１０５で固体撮像装置１０７内の光電変換部の電荷蓄積期間の開始を設定する場合と、先幕１０５は動作させずに、固体撮像装置１０７の電気的なリセット動作によって電荷蓄積期間の開始を設定する場合の２通りがある。これらが切り替えられるようになっていてもよい。または先膜１０５を設けずに、固体撮像装置１０７の電気的なリセット動作の解除で電荷蓄積期間を開始させることもできる。
【００１１】
図２は、固体撮像装置の撮像面におけるメカシャッタの動作を示す図である。図２では電気的なリセット動作の解除で電荷蓄積期間を開始し、メカシャッタによる遮光により電荷蓄積期間を終了する例を示す。固体撮像装置は撮像領域ＰＡを有している。撮像領域ＰＡは画素が行列状に配されている。２０１はメカシャッタの後幕である。後幕２０１が図面上方から先端位置２０８まで走行して撮像領域ＰＡを部分的に覆って遮光する状態が示されている。すなわち、後幕２０１は、筐体の上面から下面へ向かう矢印２０６で示す方向に走行する。２０２は撮像領域のうち、電荷蓄積期間中の画素領域を示している。すなわち、画素領域２０２は、電気的なリセット動作が解除された後、後幕２０１により遮光される前の状態にある画素領域である。画素領域２０２は、設定された電荷蓄積期間の長さにより一画素行もしくは複数の画素行で構成される。２０４は撮像領域のうち、電荷蓄積期間前の画素領域である。画素領域２０４の画素は光電変換部が電気的なリセット状態を維持された状態であってもよいし、光電変換部に光は入射し続けており、電荷蓄積期間が始まる直前に光電変換部で行われる電気的リセット動作を待機する状態であってもよい。２０７は電荷蓄積期間中の画素領域２０２と電荷蓄積期間前の画素領域２０４との境界を示しており、図面上方から下方に向けて光電変換部の電気的なリセット動作が完了している境界を示しているともいえる。すなわち、境界２０７と後幕２０１の先端２０８との間のスリット状の画素領域２０２は、電荷蓄積が行われている領域である。そして、電気的なリセット動作が順次行われ、図面上方から下方に向けて境界２０７が通過してから、後幕２０１によって遮光状態となるまでの時間が電荷蓄積期間となる。すなわち、画素の電荷蓄積動作は、光電変換部の電気的リセット動作を解除することで開始し、メカシャッタにより光電変換部が遮光されることで終了する。
【００１２】
ここで、後幕２０１がバネ力によって駆動されているような場合で一定でない速度で走行する場合には、後幕２０１の走行を示す線は曲線を描く。この曲線に基づいて、画素リセット動作を解除させてもよい。後幕２０１が撮像領域ＰＡの下端まで走行して撮像領域ＰＡ全体を覆った後に、後幕２０１の走行方向（矢印２０６で示す方向）と同方向である矢印２０５で示す方向に読み出し走査を行う。例えば、図面上方の画素行から下方の画素行へ順次に読み出し走査を行うことにより、各行の画素の信号読み出し動作が行われる。ここでの信号読み出し動作とは、各画素から対応する垂直信号線に信号を読み出す動作を指す。
【００１３】
図３は、固体撮像装置の平面図を示す。３０１は固体撮像装置である。例えば、半導体基板にトランジスタやダイオードの素子が配されて構成される。後述するすべての構成要素が同一半導体基板に配されていてもよいし、一部が別の半導体基板に配されていてもよい。３０２は画素配列であり、図２の画素配列ＰＡに対応する。複数の画素３０３は、２次元行列状に配列され、光電変換により信号を生成する。それぞれの画素３０３が、少なくとも光電変換部を有している。更に、画素３０３は、光電変換部の信号をリセットするリセット部、画素の信号を垂直信号線３０４Ａ，３０４Ｂに選択的に出力する選択部を有している。複数の画素３０３の列により画素列が構成されており、図３では一画素列を示している。このような画素列が複数配されて撮像領域の全体が構成される。画素列を構成する複数の画素の配列方向に対して、直交する方向に配された画素の集合が画素行である。３０４Ａ、３０４Ｂは垂直信号線であり、複数の画素３０３に接続される。それぞれの垂直信号線３０４Ａ，３０４Ｂに一画素列に含まれる画素からの信号が出力される。ここでは一画素列に含まれる奇数画素行の信号が垂直信号線３０４Ａに出力され、同じ画素列の偶数画素行の信号が垂直信号線３０４Ｂに出力される。各画素列には、複数の垂直信号線３０４Ａ及び３０４Ｂが設けられる。３０５は垂直走査部であり、所定の画素行に対し、順次駆動パルスを供給可能なように構成されている。例えば、垂直走査部３０５は、シフトレジスタやデコーダで構成することができる。垂直走査部３０５が、後述する、リセット部、選択部の動作を制御する制御部を構成する。３０６は列回路部であり、各画素列もしくは複数の画素列毎に設けられている。列回路部３０６は、複数の垂直信号線３０４Ａ，３０４Ｂに並列に読み出された信号を略同時に信号処理する。例えば、列回路部３０６には、増幅回路、ＣＤＳ回路、ＡＤ変換回路が含まれ得る。３０７は水平信号線である。水平信号線３０７には、列回路部３０６で処理された後の信号が順次出力される。３０８は水平走査部であり、所定の画素列に対し、順次駆動パルスを供給可能なように構成されている。例えば、水平走査部３０８は、シフトレジスタやデコーダで構成することができる。３０９は出力部である。水平信号線を伝達してきた信号を増幅もしくはバッファして不図示の出力パッドから固体撮像装置外に読み出す。図示するように、列回路部３０６、水平信号線３０７、水平走査部３０８、出力部３０９は画素配列の下方に配されているが、画素配列の下方に合わせて上方にも配することができる。図３の構成によれば各画素列に対して複数の垂直信号線が設けられているため、同一画素列に含まれる複数の画素の信号を並列に複数の垂直信号線に読み出すことができる。ここでは奇数画素行の信号と偶数画素行の信号とを並列に読み出すことが可能である。
【００１４】
図４は、画素３０３の等価回路図を示す。ここでは同一画素列に含まれる互いに隣接する４つの画素を示している。４０１−１〜４０１−４は光電変換により信号を生成する光電変換部であり、例えばＰＮ接合を有するフォトダイオードにより構成できる。４０２−１〜４０２−４は転送部であり、光電変換部４０１−１〜４０１−４で生じた信号電荷をフローティングディフュージョン４０３−１〜４０３−４へ転送する。転送部４０２−１〜４０２−４は、例えばＭＯＳトランジスタで構成することができる。４０３−１〜４０３−４はフローティングディフュージョンであり、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するＰＮ接合容量で構成することができる。画素増幅部４０４−１〜４０４−４は、光電変換部４０１−１〜４０１−４の信号を増幅する。画素増幅部４０４−１〜４０４−４は、例えばＭＯＳトランジスタを用いることができ、それらのＭＯＳトランジスタのゲートはフローティングディフュージョン４０３−１〜４０３−４にそれぞれ電気的に接続される。画素増幅部４０４−１〜４０４−４は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のＭＯＳトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。転送部４０２−１〜４０２−４は、光電変換部４０１−１〜４０１−４の信号を画素増幅部４０４−１〜４０４−４へ転送する。４０５−１〜４０５−４は選択部である。選択部４０５−１〜４０５−４は、画素行毎に画素増幅部４０４−１〜４０４−４の増幅信号が垂直信号線４０７−１，４０７−２へ出力されるように画素増幅部４０４−１〜４０４−４の出力ノードと垂直信号線４０７−１，４０７−２との電気的接続を制御する。選択部４０５−１〜４０５−４は、光電変換部４０１−１〜４０１−４の信号を垂直信号線４０７−１，４０７−２へ出力する選択状態と、光電変換部４０１−１〜４０１−４の信号を垂直信号線４０７−１，４０７−２へ出力しない非選択状態とを切り替える。選択部４０５−１〜４０５−４は、例えばＭＯＳトランジスタを用いることができる。４０６−１〜４０６−４は画素リセット部である。画素リセット部４０６−１〜４０６−４及び転送部４０２−１〜４０２−４を同時に導通させることにより、光電変換部４０１−１〜４０１−４の信号をリセットすることが可能となる。例えば画素リセット部４０６−１〜４０６−４としてはＭＯＳトランジスタを用いることができる。光電変換部４０１−１〜４０１−４の信号をリセットするリセット部は、画素リセット部４０６−１〜４０６−４と転送部４０２−１〜４０２−４とにより構成され、光電変換部４０１−１〜４０１−４の信号をリセットする。もしくは光電変換部４０１−１〜４０１−４に転送部４０２−１〜４０２−４を介することなく電気的に接続されるリセット部を別途設けることもできる。
【００１５】
本図では隣接する４つの画素行を示している。４つの画素行は、２本の垂直信号線４０７−１，４０７−２に交互に電気的に接続されている。このような構成において、画素から垂直信号線４０７−１，４０７−２への信号読み出しの高速化のためには、隣接する２つの画素行の信号が並列に読み出されるように制御するのがよい。つまり、画素増幅部４０４−１及び４０４−２の入力ノードに光電変換部４０１−１及び４０１−２の信号が転送された状態で、選択部４０５−１及び４０５−２が同時に導通するように制御部から駆動パルスが供給される。その後、選択部４０５−１及び４０５−２を非導通とし、画素増幅部４０４−３及び４０４−４の入力ノードに光電変換部４０１−３及び４０１−４の信号が転送された状態で、選択部４０５−３及び４０５−４を同時に導通させるように制御する。これらの制御は主に垂直走査部３０５からの駆動パルスにより行われるため、垂直走査部３０５は制御部の一部を構成する。更にタイミングジェネレータが制御部に含まれる場合もある。
【００１６】
図５は、垂直走査部３０５及び駆動パルス線の概念図を示す。図３と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。３０３Ａ、３０３Ｂは画素である。垂直走査部３０５からの駆動パルスＴｘ，ｓｅｌ，ｒｅｓが画素３０３Ａ、３０３Ｂのそれぞれに供給される。３０３Ａが２ｎ+１行目の画素、３０３Ｂが２ｎ+２行目の画素を示している。
【００１７】
５０１Ａ及び５０１Ｂは、画素３０３の転送部４０２−１〜４０２−４に駆動パルスＴｘを供給する転送パルス供給配線である。５０１Ａが２ｎ+１行目の画素３０３Ａの転送部に駆動パルスＴｘを供給し、５０１Ｂが２ｎ+２行目の画素３０３Ｂの転送部に駆動パルスＴｘを供給するための転送パルス供給配線である。５０２Ａ及び５０２Ｂは画素３０３の画素リセット部４０６−１〜４０６−４に駆動パルスｒｅｓを供給し、選択部４０５−１〜４０５−４に駆動パルスｓｅｌを供給する駆動パルス供給配線である。５０２Ａは２ｎ+１行目の画素３０３Ａの画素リセット部に駆動パルスｒｅｓを供給し、選択部に駆動パルスｓｅｌを供給する駆動パルス供給配線である。５０２Ｂは２ｎ+２行目の画素３０３Ｂの画素リセット部に駆動パルスｒｅｓを供給し、選択部に駆動パルスｓｅｌを供給するための駆動パルス供給配線である。ここでは、一本の配線で描かれているが、実際は画素リセット部及び選択部に対してそれぞれ配線が設けられている。つまり、２ｎ+１行目及び２ｎ+２行目の画素リセット部に駆動パルスｒｅｓを供給する配線が共通であり、２ｎ+１行目及び２ｎ+２行目の選択部に駆動パルスｓｅｌを供給する配線が共通である。５０３はパルス調整回路であり、具体的には遅延回路である。パルス調整回路５０３は、垂直走査部３０５から出力された転送パルスＴｘを２ｎ+１行目と、２ｎ+２行目とでタイミングをずらして各画素行に供給することを目的に設けられたものである。パルス調整回路５０３の遅延量は各行の信号蓄積期間の長さの違いによって決められる。
【００１８】
図５では、複数の画素行の信号を複数の垂直信号線３０４Ａ及び３０４Ｂに対して並列に読み出すことが可能なように、２ｎ+１行目の画素３０３Ａの選択部及び２ｎ+２行目の画素３０３Ｂの選択部が選択状態となる期間が重なるような駆動パルスを供給する。ここでは、垂直走査部３０５と駆動パルス供給配線５０２Ａ、５０２Ｂとの間に、スイッチ等の電気素子が設けられず、同一画素列に含まれる画素までの寄生容量及び寄生抵抗が略等しくなっている。言い換えると、垂直走査部３０５からみて駆動パルス供給配線５０２Ａ、５０２Ｂが同一電気ノードになっているともいえる。
【００１９】
図６は、固体撮像装置の各画素行の電荷蓄積期間を示した図である。横軸は経過時間を示し、縦軸は選択画素行を示す。６０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス６０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス６０１−１が供給されるとリセットが解除された状態となる。図４の回路図でいうと、リセットパルス６０１−１は、転送部４０２−１〜４０２−４及び画素リセット部４０６−１〜４０６−４の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。６０１−２はメカシャッタ１０４が走行して、各画素の光電変換部４０１−１〜４０１−４が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。６０１−１は電荷蓄積期間の開始タイミングを示し、６０１−２は電荷蓄積期間の終了タイミングを示す。リセット部４０２−１〜４０２−４，４０６−１〜４０６−４は、画素３０３の行毎の異なるタイミングでリセット動作を解除することにより光電変換部４０１−１〜４０１−４における電荷蓄積期間を開始させる。メカシャッタ１０４は、光電変換部４０１−１〜４０１−４の遮光により電荷蓄積期間を終了させる。６０１−１及び６０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。６０１−３は、画素行の信号が垂直信号線４０７−１及び４０７−２へ読み出されるタイミングを示している。ここでは、２画素行（複数行）の選択部４０５−１及び４０５−２に対して選択状態となる期間が重なるように駆動パルスｓｅｌが供給される。すなわち、選択部４０５−１及び４０５−２は、２つの画素３０３の行の選択状態の期間が重なるように選択を行う。
【００２０】
図４に示すように、各画素列に複数の垂直信号線４０７−１及び４０７−２を設けることにより、複数画素行の選択部４０５−１及び４０５−２を同時に選択状態としても複数画素行の画素の信号を読み出すことができる。ここでは、２画素行の選択部４０５−１及び４０５−２が選択状態となる期間を重ねるように制御しているが、選択状態となる期間が重なる画素行の数は各画素列に対応して設けられた垂直信号線４０７−１及び４０７−２の数による。この様に、画素行毎にリセット動作の解除を行い、且つ、複数の画素行毎に選択部４０５−１及び４０５−２が選択状態となる期間を重ねることにより、画素行毎の電荷蓄積期間が略等しくなり、縞状のノイズを低減でき、且つ、信号読み出しの高速化を達成できる。
【００２１】
図７は、駆動パルスの一例を示したものであり、隣接する２つの画素行を示している。Ｔｘは画素３０３の転送部４０２−１〜４０２−４に供給されるパルス、ｒｅｓは画素３０３の画素リセット部４０６−１〜４０６−４に供給されるパルス、ｓｅｌは画素３０３の選択部４０５−１〜４０５−４に供給されるパルスをそれぞれ示す。なお、ハイレベルでアクティブとなるとする。Ｔ１以前は、パルスＴｘ及びｒｅｓがハイレベルになり、光電変換部４０１−１〜４０１−４がリセットされた状態である。Ｔ１において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルに遷移する。これにより、２ｎ+１行目の画素３０３の電荷蓄積期間が開始する。この時、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）はハイレベルのままである。Ｔ２において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルに遷移する。これにより、２ｎ+２行目の画素の電荷蓄積期間が開始する。Ｔ３において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｒｅｓ（２ｎ+１）及びｒｅｓ（２ｎ+２）がローレベルに遷移する。これにより、フローティングディフュージョン４０３−１及び４０３−２の電位がフローティングとなる。Ｔ４において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｓｅｌ（２ｎ+１）及びｓｅｌ（２ｎ+２）がハイレベルに遷移する。これにより、２ｎ+１行目及び２ｎ+２行目の画素の信号がそれぞれに対応する垂直信号線４０７−１及び４０７−２に出力される。この時、出力される信号はフローティングディフュージョン４０３−１及び４０３−２がリセットされた状態の信号であり、いわゆるノイズ信号となる。この動作は、ＣＤＳ動作を行う場合には必要となるが、ＣＤＳ動作を行わない場合には必要ない。Ｔ５において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルからハイレベルに遷移する。この動作により、２ｎ+１行目の画素の光電変換部４０１−１の電荷がフローティングディフュージョン４０３−１に転送される。
【００２２】
Ｔ６において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルからハイレベルに遷移する。この動作により、２ｎ+２行目の画素の光電変換部４０１−２の電荷がフローティングディフュージョン４０３−２に転送される。この時、同時に、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がハイレベルからローレベルに遷移する。ただし、このタイミングは、タイミングＴ６と必ずしも同時でなくてもよい。Ｔ７において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がハイレベルからローレベルに遷移する。Ｔ８において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｓｅｌ（２ｎ+１）及びｓｅｌ（２ｎ+２）がローレベルからハイレベルに遷移する。Ｔ４からＴ８の期間において、垂直信号線４０７−１及び４０７−２には信号が出力されているため、この期間内のいずれかのタイミングで後段の読み出し回路において信号を保持する。Ｔ９において、２ｎ＋１行目及び２ｎ＋２行目の画素のパルスｒｅｓ（２ｎ+１）及びｒｅｓ（２ｎ+２）がローレベルからハイレベルに遷移する。Ｔ１０において、２ｎ＋１行目の画素のパルスＴｘ（２ｎ+１）がローレベルからハイレベルに遷移する。この動作により、２ｎ+１行目の画素の光電変換部４０１−１がリセットされ、次のフレームの電荷蓄積期間が開始する。Ｔ１１において、２ｎ＋２行目の画素のパルスＴｘ（２ｎ+２）がローレベルからハイレベルに遷移する。この動作により，２ｎ+２行目の画素の光電変換部４０１−２がリセットされ、次のフレームの電荷蓄積期間が開始する。
【００２３】
画素リセット部４０６−１及び４０６−２は、それぞれ転送部４０２−１及び４０２−２が転送状態のときに画素増幅部４０４−１及び４０４−２の入力部をリセットすることにより光電変換部４０１−１及び４０１−２の信号をリセットする。転送部４０２−１及び４０２−２は、そのリセットの解除の際に、パルスＴｘ（２ｎ＋１）及びＴｘ（２ｎ＋２により、画素３０３の行毎に異なるタイミングで転送状態を解除する。
【００２４】
（第２の実施形態）
本発明の第２の実施形態は、複数の光電変換部で１つの画素増幅部を共有した例である。その他の部分は第１の実施形態と同様の構成とすることができる。図８は、本発明の第２の実施形態の画素３０３の回路図を例示する。転送部８０２−１〜８０２−４を独立に制御できるので、複数の光電変換部８０１−１〜８０１−４を独立のリセットすることができる。
【００２５】
ここでは、同一画素列に含まれる互いに隣接する４つの画素を示している。８０１−１〜８０１−４は、それぞれ２ｎ＋１〜２ｎ＋４行目の画素の光電変換部であり、例えばＰＮ接合を有するフォトダイオードにより構成できる。８０２−１〜８０２−４は転送部であり、光電変換部８０１−１〜８０１−４で生じた信号電荷をフローティングディフュージョン８０３−１又は８０３−２へ転送する。転送部８０２−１〜８０２−４は、例えばＭＯＳトランジスタで構成することができる。フローティングディフュージョン８０３−１は光電変換部８０１−１及び８０１−２に共通のフローティングディフュージョンである。フローティングディフュージョン８０３−２は光電変換部８０１−３及び８０１−４に共通のフローティングディフュージョンである。フローティングディフュージョン８０３−１及び８０３−２は、本図では容量を明示しているが、この容量は例えば寄生容量や、フローティングディフュージョンを構成する半導体領域がその周囲の半導体領域と構成するＰＮ接合容量で構成することができる。８０４−１及び８０４−２は画素増幅部である。画素増幅部８０４−１は光電変換部８０１−１又は８０１−２で生じた信号を増幅し、画素増幅部８０４−２は光電変換部８０１−３又は８０１−４で生じた信号を増幅する。画素増幅部８０４−１及び８０４−２は、例えばＭＯＳトランジスタを用いることができ、それらのＭＯＳトランジスタのゲートはフローティングディフュージョン８０３−１及び８０３−２にそれぞれ電気的に接続される。画素増幅部８０４−１及び８０４−２は、種々の回路構成を用いることができ、例えばソースフォロワ回路を用いることができる。この場合には、ソースフォロワ回路のＭＯＳトランジスタのゲートが入力ノードとなり、ソースが出力ノードとなる。８０５−１及び８０５−２は選択部である。選択部８０５−１は、画素増幅部８０４−１で増幅される信号が垂直信号線８０７−１へ出力されるように画素増幅部８０４−１の出力ノードと垂直信号線８０７−１との電気的接続を制御する。選択部８０５−２は、画素増幅部８０４−２で増幅される信号が垂直信号線８０７−２へ出力されるように画素増幅部８０４−２の出力ノードと垂直信号線８０７−２との電気的接続を制御する。選択部８０５−１及び８０５−２は、例えばＭＯＳトランジスタを用いることができる。８０６−１及び８０６−２は画素リセット部である。画素リセット部８０６−１，８０６−２及び転送部８０２−１〜８０２−４を同時に導通させることにより、光電変換部８０１−１〜８０１−４の信号をリセットすることが可能となる。例えば、画素リセット部８０６−１及び８０６−２としてはＭＯＳトランジスタを用いることができる。光電変換部８０１−１〜８０１−４の信号をリセットするリセット部は、画素リセット部８０６−１，８０６−２と転送部８０２−１〜８０２−４とにより構成される。もしくは光電変換部８０１−１〜８０１−４に転送部８０２−１〜８０２−４を介することなく電気的に接続されるリセット部を別途設けることもできる。画素増幅部８０４−１及び選択部８０５−１は、複数の光電変換部８０１−１及び８０１−２に対して共有される。また、画素増幅部８０４−２及び選択部８０５−２は、複数の光電変換部８０１−３及び８０１−４に対して共有される。
【００２６】
各行毎のリセットタイミングは、固体撮像装置で利用するクロック周波数の分解能の精度となる。上記の課題で述べた各行毎の約１％の誤差を１／１０以下に低減するには約１０ＭＨｚのクロックであれば良く、現在のマスタークロック周波数は数百ＭＨｚであるので、問題ない。また、画素の駆動パルスは入力部と終端では遅延差があるが、画素の前後左右での遅延差が小さいので問題にならない。動画撮影の際には上述のフォーカルプレーンシャッタによる遮光手段を用いる必要はなく、フォトダイオードのリセット解除とフォトダイオードの電荷転送で電荷蓄積期間を決定することが出来る。そのため、複数行同時にリセットを解除し、複数行同時に電荷転送しても良い。
【００２７】
（第３の実施形態）
図９は、本発明の第３の実施形態による固体撮像装置の各行の電荷蓄積期間を示した図である。９０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス９０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス９０１−１が供給されるとリセットが解除された状態となる。図４の回路図でいうと、リセットパルス９０１−１は、転送部４０２−１〜４０２−４及び画素リセット部４０６−１〜４０６−４の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。９０１−２はメカシャッタ１０４が走行して、各画素の光電変換部４０１−１〜４０１−４が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。９０１−１は電荷蓄積期間の開始タイミングを示し、９０１−２は電荷蓄積期間の終了タイミングを示す。９０１−１及び９０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。９０１−３は、画素行の信号が垂直信号線へ読み出されるタイミングを示している。ここでは、３画素行の選択部４０５−１〜４０５−３に対して選択状態となる期間が重なるように駆動パルスが供給される。すなわち、選択部４０５−１〜４０５−３は、３つの画素３０３の行の選択状態の期間が重なるように選択を行う。
【００２８】
第１及び第２の実施形態においては、画素部からの信号転送のための垂直信号線３０４Ａ及び３０４Ｂの本数が１列につき２本ある場合の例であったが、第３の実施形態においては垂直信号線の本数が１列につき３本ある場合の例である。電荷蓄積期間の開始となるリセット信号がｎ行同時に与えられた時の１行目とｎ行目の電荷蓄積期間の差は２行同時に与えられた場合の電荷蓄積期間の差の（ｎ−１）倍となり、より画像の明暗差による横縞が大きくなり、電荷蓄積期間調整の寄与が大きくなる。この様に、垂直信号線が何本あっても本発明は適用出来る。
【００２９】
（第４の実施形態）
図１０は、本発明の第４の実施形態による各行の露光時間を示した図であり、図８の固体撮像装置の各行の露光時間を示した図である。１００１−１は各画素行の光電変換部８０１−１〜８０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス１００１−１が供給されると光電変換部８０１−１〜８０１−４がリセットされ、ローレベルのリセットパルス１００１−１が供給されるとリセットが解除された状態となる。図８の回路図でいうと、リセットパルス１００１−１は、転送部８０２−１〜８０２−４及び画素リセット部８０６−１，８０６−２の両者を導通とするハイレベルパルスを示す。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。１００１−２はメカシャッタ１０４が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。１００１−１は電荷蓄積期間の開始タイミングを示し、１００１−２は電荷蓄積期間の終了タイミングを示す。１００１−１及び１００１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。１００１−３は、画素行の信号が垂直信号線８０７−１及び８０７−２へ読み出されるタイミングを示している。ここでは、２画素行の選択部に対して選択状態となる期間が重なるように駆動パルスが供給される。
【００３０】
最も露光時間の差が減少するのは、第１の実施形態の各行に与えられるリセット信号がメカシャッタ１０４の走査と同じ速度で行われる時である。本実施形態では各行のリセット信号の走査は一定の速度ではないが、同一のリセット信号で処理されるべき２行に与えられるリセット信号のタイミングをずらし、メカシャッタ１０４の先端部が到達するのが遅い行の方を遅くリセットする。これにより、露光時間の差を減少させることができる。言い換えると、メカシャッタ１０４の走行特性に合わせてリセット信号を走査させている。このような制御によれば、さらに蓄積期間の長さのばらつきが低減される。
【００３１】
（第５の実施形態）
図１１は、本発明の第５の実施形態による固体撮像装置の各行の露光時間を示した図である。１１０１−１は各画素行の光電変換部４０１−１〜４０１−４をリセットするためのリセットパルスを示している。ハイレベルのリセットパルス１１０１−１が供給されると光電変換部４０１−１〜４０１−４がリセットされ、ローレベルのリセットパルス１１０１−１が供給されるとリセットが解除された状態となる。リセット動作が解除されたタイミングは、各画素での電荷蓄積期間が開始されるタイミングとなる。画素行毎に順次リセット状態が解除されるように駆動パルスが供給される。１１０１−２はメカシャッタ１０４が走行して、各画素の光電変換部が遮光され始める位置を示している。画素行毎に順次遮光されるように走行される。１１０１−１は電荷蓄積期間の開始タイミングを示し、１１０１−２は電荷蓄積期間の終了タイミングを示す。１１０１−１及び１１０１−２に示したように動作させることで、各行毎の電荷蓄積期間が略一定となる。１１０１−３は、画素行の信号が垂直信号線４０７−１及び４０７−２へ読み出されるタイミングを示している。ここでは、１画素行の選択部に対して選択状態となる期間が重ならないように駆動パルスが供給される。すなわち、選択部４０５−１〜４０５−４は、１つの画素３０３の行単位で順次選択を行うことにより、一水平走査期間に複数行を選択する。
【００３２】
第１、第２及び第４の実施形態においては各行に含まれる画素信号の読み出しタイミングは２行同時であったが、第３及び第５の実施形態においては２行同時ではない。画素信号の読み出しタイミングは完全に２行同時である必要はなく、１水平走査期間内に２行の読み出し処理が行われれば良い。また、第２の実施形態のように各行に与えられるリセット信号が一定の速度でない場合でも読み出しタイミングは１水平走査期間内に２行の読み出し処理が行われれば良い。
【００３３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３４】
１０４ メカシャッタ、３０３ 画素、３０４Ａ，３０４Ｂ 垂直信号線、４０１−１〜４０１−４ 光電変換部、４０２−１〜４０２−４ 転送部、４０６−１〜４０６−４ 画素リセット部、４０５−１〜４０５−４ 選択部
【特許請求の範囲】
【請求項１】
２次元行列状に配列され、光電変換により信号を生成する複数の画素と、
前記複数の画素に接続される信号線と、
前記複数の画素を遮光するためのメカシャッタとを有し、
前記画素は、
光電変換により信号を生成する光電変換部と、
前記光電変換部の信号をリセットするリセット部と、
前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、
前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、
前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする固体撮像装置。
【請求項２】
前記信号線は、各画素列に複数の信号線が設けられることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画素は、
さらに、前記光電変換部の信号を増幅する増幅部と、
前記光電変換部の信号を前記増幅部へ転送する転送部とを有することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記増幅部は、複数の前記光電変換部に対して共有の増幅部が設けられることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記リセット部は、前記転送部が転送状態のときに前記増幅部の入力部をリセットすることにより前記光電変換部の信号をリセットし、
前記転送部は、前記リセットの解除の際に、前記画素の行毎に異なるタイミングで転送状態を解除することを特徴とする請求項３又は４記載の固体撮像装置。
【請求項６】
前記選択部は、２つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記選択部は、３つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項８】
前記選択部は、１つの前記画素の行単位で順次選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項９】
２次元行列状に配列され、光電変換により信号を生成する複数の画素と、
前記複数の画素に接続される信号線と、
前記複数の画素を遮光するためのメカシャッタとを有し、
前記画素は、
光電変換により信号を生成する光電変換部と、
前記光電変換部の信号をリセットするリセット部と、
前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、
前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、
前記選択部は、一水平走査期間に複数行を選択することを特徴とする固体撮像装置。
【請求項１】
２次元行列状に配列され、光電変換により信号を生成する複数の画素と、
前記複数の画素に接続される信号線と、
前記複数の画素を遮光するためのメカシャッタとを有し、
前記画素は、
光電変換により信号を生成する光電変換部と、
前記光電変換部の信号をリセットするリセット部と、
前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、
前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、
前記選択部は、前記画素の複数行の選択状態の期間が重なるように選択を行うことを特徴とする固体撮像装置。
【請求項２】
前記信号線は、各画素列に複数の信号線が設けられることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画素は、
さらに、前記光電変換部の信号を増幅する増幅部と、
前記光電変換部の信号を前記増幅部へ転送する転送部とを有することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記増幅部は、複数の前記光電変換部に対して共有の増幅部が設けられることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記リセット部は、前記転送部が転送状態のときに前記増幅部の入力部をリセットすることにより前記光電変換部の信号をリセットし、
前記転送部は、前記リセットの解除の際に、前記画素の行毎に異なるタイミングで転送状態を解除することを特徴とする請求項３又は４記載の固体撮像装置。
【請求項６】
前記選択部は、２つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記選択部は、３つの前記画素の行の選択状態の期間が重なるように選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項８】
前記選択部は、１つの前記画素の行単位で順次選択を行うことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項９】
２次元行列状に配列され、光電変換により信号を生成する複数の画素と、
前記複数の画素に接続される信号線と、
前記複数の画素を遮光するためのメカシャッタとを有し、
前記画素は、
光電変換により信号を生成する光電変換部と、
前記光電変換部の信号をリセットするリセット部と、
前記光電変換部の信号を前記信号線へ出力する選択状態と、前記光電変換部の信号を前記信号線へ出力しない非選択状態とを切り替えるための選択部とを有し、
前記リセット部は、前記画素の行毎の異なるタイミングでリセット動作を解除することにより前記光電変換部における電荷蓄積期間を開始させ、前記メカシャッタは、前記光電変換部の遮光により前記電荷蓄積期間を終了させ、
前記選択部は、一水平走査期間に複数行を選択することを特徴とする固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２２７６５０（Ｐ２０１２−２２７６５０Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９２０８５（Ｐ２０１１−９２０８５）
【出願日】平成２３年４月１８日（２０１１．４．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１８日（２０１１．４．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]