多層配線構造及び半導体搭載用基板
【課題】 積層した配線板間にボイドがないようにして信頼性を高くし、しかも、積層した両配線板の厚さを薄くする。
【解決手段】 プリプレグ３２を挟んで積層される配線板１８，１９の各導体パターン面には、そのパターン非形成領域に、導体パターン３０との間隔が１００〜３００μｍの範囲内の幅Ｗとなるように、導体パターン３０と同じ厚さの擬似パターン３１を形成する。擬似パターン３１は、導体パターン３０の形成時に、電気的機能を具備しない導体パターンとして同一工程で形成する。
【解決手段】 プリプレグ３２を挟んで積層される配線板１８，１９の各導体パターン面には、そのパターン非形成領域に、導体パターン３０との間隔が１００〜３００μｍの範囲内の幅Ｗとなるように、導体パターン３０と同じ厚さの擬似パターン３１を形成する。擬似パターン３１は、導体パターン３０の形成時に、電気的機能を具備しない導体パターンとして同一工程で形成する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、導体パターンが形成された基板が複数積層された多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板に関するものである。
【０００２】
【従来の技術】従来、入出力端子数の多いＩＣチップを収容するために、複数の配線板を積層して形成した多層配線構造を備えた半導体パッケージがある。このような半導体パッケージでは、表裏面にそれぞれ導体パターンが形成された複数の配線板が、層間絶縁層となるプリプレグ等の接着層によって接着されている。
【０００３】プリプレグは、両基板の積層時に加えられる熱と圧力によって流動化し、重ね合わされた両配線板を硬化時に接着するとともに、所定の層厚を備えた層間絶縁層となる。ところが、プリプレグを挟んだだけで両配線板を積層した場合、導体パターン間の隙間にボイド（気泡）が発生することがあった。これは、積層時にプリプレグが流動化しても、厚さが３０μｍ程度に形成された導体パターン間の隙間を完全に充填することができないためである。
【０００４】このように、配線板の積層時に両配線板間にボイドが生じると、積層作業での加熱・加圧時にボイドが膨張し、両配線板が良好に接着されないことがあった。このため、半導体パッケージの多層配線板が層間で剥離する可能性があり、信頼性に問題がある。
【０００５】そこで、図８に示すように、積層時に両配線板５０間にボイドが生じないように、プリプレグ５１に加えて、両配線板５０の導体パターン面５２全体にそれぞれソルダレジスト５３を塗布していた。各配線板５０の導体パターン面５２にソルダレジスト５３を塗布すると、導体パターン５４間の隙間が埋められて導体パターン面５２がある程度平坦化される。従って、両配線板５０を積層すると、図９に示すように、プリプレグ５１が導体パターン５４間の凹部５５を良好に充填し、両配線板５０間にボイドが殆ど発生しない。
【０００６】
【発明が解決しようとする課題】しかしながら、各配線板５０の導体パターン面５２にソルダレジスト５３を塗布すると、図９に示すように、導体パターン５４の上にもソルダレジスト５３がのる。このソルダレジスト５３の厚さは、例えば、２０〜３０μｍであることから、プリプレグ５１を挟んで積層した両配線板５０間の絶縁層５６の厚さが厚くなり、多層配線板部の厚さが厚くなって半導体パッケージの小形化の支障となる問題があった。
【０００７】又、各配線板５０の導体パターン面５２にソルダレジスト５３を塗布するようにしたので、従来の製造工程に、各配線板５０へのソルダレジスト５３の塗布工程の分だけ製造工数が多くなる問題があった。
【０００８】本発明は、上記問題点を解決するためになされたものであって、その第１の目的は、接着層を挟んで積層した両基板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両基板の厚さを薄くすることができる多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板を提供することにある。
【０００９】第２の目的は、上記第１の目的に加えて、製造工数を少なくすることができる多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板を提供することにある。
【００１０】
【課題を解決するための手段】上記問題点を解決するため、請求項１に記載の発明は、導体パターンが形成された導体パターン面を備えた配線板を含む一対の基板が、前記導体パターン面が内側となる状態で、前記両基板間に接着層を挟んで積層される多層配線構造において、前記接着層に向き合う前記導体パターン面には、前記導体パターンが形成されていない領域に、前記導体パターンとの間隔が所定の幅となるように擬似パターンが形成されている。
【００１１】請求項２に記載の発明は、請求項１に記載の発明において、前記擬似パターンは、電気的な機能を具備しない状態で形成された導体パターンである。「電気的な機能を具備しない」とは、多層配線構造において電気路として使用されないことを意味する。
【００１２】請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記間隔の幅は、１００〜３００μｍの範囲内の値である。請求項４に記載の発明は、導体パターンが形成された複数の配線板が積層されて形成された多層配線部が形成されている半導体搭載用基板において、前記多層配線部は、請求項１〜請求項３ のいずれか一項に記載の多層配線構造で形成されている。「半導体搭載用基板」とは、半導体パッケージを構成する基板である。
【００１３】（作用）請求項１に記載の発明によれば、両基板間に介在されるプリプレグ等の接着層に向き合う配線板の配線パターン面には、導体パターンが形成されていない領域に、導体パターンとの間隔が所定の幅となるように擬似パターンが形成されるので、導体パターン同士の間隔、又は、導体パターンと擬似パターンとの間隔が所定の大きさとなる。その結果、両配線板の積層時に加熱・加圧されて流動化したプリプレグ等の接着層が、所定の幅とされた導体パターン同士の間、又は、導体パターンと擬似パターンとの間にボイドを生じることなく良好に充填される。従って、予め各導体パターン面を平坦化するための被覆層を各配線板に形成することなく、接着層だけでボイドが発生しない状態で両基板が積層される。
【００１４】請求項２に記載の発明によれば、請求項１に記載の発明の作用に加えて、擬似パターンが、導体パターンの形成工程で一緒に形成される。請求項３に記載の発明によれば、請求項１又は請求項２に記載の発明の作用に加えて、両配線板の積層時に加熱・加圧されて流動化した接着層がボイドを生じることなく隙間に確実に充填される。
【００１５】請求項４に記載の発明によれば、半導体搭載配線板の多層配線部の多層配線構造が請求項１〜請求項３のいずれか一項に記載の作用をなす。
【００１６】
【発明の実施の形態】以下、本発明を半導体搭載用基板に具体化した一実施の形態を図１〜図７に従って説明する。
【００１７】図２は半導体搭載用基板１０を示している。半導体搭載用基板１０は、例えばＩＣベアチップ等の半導体が搭載されるメタルスラグ１１と、半導体に接続される多層配線部１２とを備えている。多層配線部１２の中央部には、メタルスラグ１１上に半導体を搭載するための開口部１３が形成されている。開口部１３の周辺には、半導体の各ボンディングパッドをワイヤボンディングするためのボンディングパッド列１４，１５が設けられている。又、多層配線部１２の上面には、各ボンディングパッド列１４，１５の各パッドに電気的に導通された複数のバンプ１６が設けられている。
【００１８】図３は多層配線部１２の一部の断面を示している。多層配線部１２は、積層された第１配線板１７、第２配線板１８及び第３配線板１９とで形成されている。第１配線板１７はメタルスラグ１１の上面に積層され、第２配線板１８は第１配線板１７の上に積層され、第３配線板１９は第２配線板１８の上に積層されている。
【００１９】第３配線板１９の上面には第１配線層２０が形成され、同じく下面には第２配線層２１が形成されている。第２配線板１８の上面には第３配線層２２が形成され、同じく下面には第４配線層２３が形成されている。第１配線板１７の上面には第５配線層２４が形成され、同じく下面には第６配線層２５が形成されている。各配線層２０〜２５はバイアホール２６によって接続されている。
【００２０】第１配線板１７の開口部１３側の周縁部は、第２配線板１８の開口部１３側の周縁部よりも内側に張り出すように形成され、その張り出し部分において外部に露出する第５配線層２４にボンディングパッド列１４が形成されている。
【００２１】又、第２配線板１８の開口部１３側の周縁部は、第３配線板１９の開口部１３側の周縁部よりも内側に張り出すように形成され、その張り出し部分において外部に露出する第３配線層２２にボンディングパッド列１５が形成されている。
【００２２】第１配線板１７は、接着層２７によってメタルスラグ１１に接着されている。第１配線板１７の第６配線層２５にはソルダマスク２８が被覆されている。又、第３配線板１９の第１配線層２０にはソルダマスク２９が被覆されている。
【００２３】多層配線部１２の多層配線構造について説明する。図４は、第２配線板１８の上面に形成された第３配線層２２を示している。第３配線層２２は、導体パターン３０によって形成されている。導体パターン３０は、例えば、３０μｍの厚さに形成されている。
【００２４】図５は第３配線層２２の一部を拡大した図である。第３配線層２２の各導体パターン３０は、他の配線層２０，２１，２３，２４，２５の各導体パターンとインピーダンスが調整された所定の線幅で形成されている。又、導体パターン３０は、隣り合う導体パターン３０との間隔が、少なくとも１００μｍ以上となるように設けられている。尚、インピーダンス等の要因により線幅が制約されない導体パターン３０は、例えば、導体パターン３０ａのように、隣り合う導体パターン３０との間隔が１００〜３００μｍの範囲内の幅となるように、あえて、その線幅が広く形成されている。
【００２５】第２配線板１８の上面には、第３配線層２２を形成する導体パターン３０に加えて、導体パターン３０の間、即ち、導体パターン３０が形成されていないパターン非形成領域に、擬似パターン３１が形成されている。
【００２６】擬似パターン３１は、導体パターン３０の厚さとほぼ同じ厚さ、即ち、３０μｍ程度の厚さに形成されている。又、擬似パターン３１は、電気的機能を具備しない、即ち、電気路として使用されない導体パターンとして形成されている。さらに、擬似パターン３１は、各導体パターン３０の周囲をできるだけ取り囲まないように、互いに独立した形状に形成されている。擬似パターン３１の具体的な形状としては、三角形、四角形などの多角形、台形、線状形などがあり、又、曲線部分を有する自由形状のものでもよい。
【００２７】図６は導体パターン３０の一部を拡大した図である。擬似パターン３１は、隣り合う導体パターン３０間との間隔Ｗが、１００〜３００μｍの範囲内となるように設けられている。即ち、擬似パターン３１は、隣り合う導体パターン３０同士の間隔が３００μｍ未満である部分には設けられていない。
【００２８】又、第２配線板１８の第３配線層２２と対向する状態で積層されている第３配線板１９の第２配線層２１にも、同様に擬似パターンが形成されている。図１は第２配線板１８と第３配線板１９の積層状態を模式的に示している。第２配線板１８と第３配線板１９とは、接着層としてのプリプレグ３２のみを介在した状態で積層されている。プリプレグ３２としては、積層前の厚さが例えば６０μｍのものが使用されている。第３配線層２２及び第２配線層２１において、導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間は、積層時の加圧・加熱によって流動化したプリプレグ３２によってボイドが生じていない状態で充填されている。
【００２９】擬似パターン３１が、導体パターン３０との間隔が、１００〜３００μｍの範囲内の幅となるように設けられている理由は、導体パターン３０同士の間隔、又は、導体パターン３０と擬似パターン３１との間隔が１００〜３００μｍの範囲内である場合には、配線板１８，１９の積層時に、流動化したプリプレグ３２が導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１と間に、ボイドを生じることなく良好に入り込むためである。即ち、１００〜３００μｍの範囲は、接着層としてプリプレグ３２等を使用する場合に好ましい範囲である。
【００３０】尚、積層時にプリプレグ３２を挟んだ状態で互いに向き合う状態で配置される第２配線板１８の第４配線層２３と、第１配線板１７の第５配線層２４についても、各導体パターン面のパターン非形成領域に、第２配線層２１及び第３配線層２２と同様に擬似パターン３１が形成されている。
【００３１】次に、多層配線部の製造方法について説明する。まず、各配線板１７〜１９を、銅張積層板から製造する。銅張積層板にサブトラクティブ法によって各配線層２０〜２５を形成する導体パターン３０を形成する。このとき、擬似パターン３１を形成する第１配線板１７の第５配線層２４、第２配線板１８の第３，４配線層２２，２３、及び、第３配線板１９の第２配線層２１については、図７に示すように、導体パターン３０と共に擬似パターン３１を、電気的機能を具備しない導体パターンとして同一のパターン形成工程で形成する。
【００３２】各配線板１７〜１９に配線層２０〜２５を形成した後は、メタルスラグ１１及び各配線板１７〜１９を積層する。メタルスラグ１１と第１配線板１７とは、例えば、メタルスラグ１１側に接着層２７となる接着材を塗布し、第１配線板１７の第６配線層２５をソルダマスク２８で被覆した状態で積層する。
【００３３】第１配線板１７と第２配線板１８、及び、第２配線板１８と第３配線板１９とは、プリプレグ３２のみを介在させた状態で加圧・加熱する。すると、図１に示すように、流動化したプリプレグ３２が、各配線層間２１，２２、２３，２４において、間隔が１００〜３００μｍの範囲内の幅とされた導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間の隙間にボイドを生じることなく良好に入り込む。このとき使用するプリプレグ３２は、Ａステージに近いＢステージのものであって含浸樹脂の流動性が高めのものが好ましい。
【００３４】又、第３配線板１９の第１配線層２０は、スクリーン印刷によるソルダマスク２９で被覆する。以上詳述したように、本実施の形態によれば、以下に記載の各効果を得ることができる。
【００３５】（１） 導体パターン面のパターン非形成領域に形成した擬似パターン３１により、導体パターン３０同士の間隔、又は、導体パターン３０と擬似パターン３１との間隔を１００〜３００μｍの範囲内の幅とした。このため、両配線板１７，１８の積層時の加圧・加熱により流動化したプリプレグ３２が導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間にボイドを生じることがなく良好に入り込む。
【００３６】従って、予め各導体パターン面を平坦化するための被覆層を各導体パターン面に形成することなく、プリプレグ３２だけでボイドが発生しない状態で両配線板１７，１８が積層される。その結果、積層した配線板１７，１８間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両配線板１７，１１８の厚さを（被覆層の分だけ）薄くすることができる。
【００３７】（２） 擬似パターン３１を電気的な機能を具備しない導体パターンとして形成した。従って、擬似パターン３１が導体パターン３０の形成工程で一緒に形成されるので、従来のように、各配線板１７，１８の導体パターン面に平坦化のためのソルダレジスト層を形成する必要がない。その結果、従来の製造方法よりも、ソルダレジスト形成工程の分だけ製造工数を少なくすることができる。
【００３８】（３） 隣り合う導体パターン３０同士の間隔、導体パターン３０と擬似パターン３１との間隔が１００〜３００μｍの範囲内の幅となるようにした。このため、両配線板１７，１８の積層時に加熱・加圧されて流動化したプリプレグ３２がボイドを生じることなく隙間に確実に充填されるので、ボイドがより一層確実にないようにして信頼性をより一層高くすることができる。
【００３９】（４） 導体パターン３０についても、インピーダンス等の要因により線幅が制約されないものについては、隣り合う導体パターン３０との間隔が１００〜３００μｍの範囲内の幅となるように、あえて、その線幅を広く形成した。従って、あえて擬似パターン３１を設けることなく、プリプレグ３２だけでボイドが生じない状態で両配線板１７，１８のその領域を接合することができる。
【００４０】（５） 半導体搭載用基板１０の多層配線部１２の多層配線構造に実施したので、多層配線部１２の厚さを薄くして半導体パッケージの薄型化を図ることができる。又、多層配線部１２の信頼性を向上することができる。
【００４１】尚、実施の形態は上記実施の形態に限らず、以下に記載の各別例のように変更してもよい。
・ 擬似パターン３１の厚さは、必ずしも導体パターン３０と同じでなくてもよい。導体パターン３０と擬似パターン３１との間が流動化したプリプレグ３２によってボイドが生じることなく良好に充填されるのであれば、擬似パターン３１の厚さが導体パターン３０より薄くてもかまわない。
【００４２】・ 導体パターン３０と、電気的機能を具備しない導体パターンとして形成される擬似パターン３１とを、共にアディティブ法又はセミアディティブ法で同一工程で形成してもよい。
【００４３】・ 導体パターン３０の厚さは、３０μｍに限らず、例えば、１０〜５０μｍの範囲内の厚さであればよい。
・ プリプレグ３２は、６０μｍの厚さのものに限らず、例えば、２０〜９０μｍの範囲内の厚さであればよい。
【００４４】・ 擬似パターン３１を、導体パターン３０との間隔が５０〜３５０μｍの範囲内の幅となるように設けてもよい。この場合でも、積層時に流動化したプリプレグ３２が、導体パターン３０同士の間、又は、擬似パターン２７と導体パターン２８との間に極力ボイドを生じさせることなく充填されるので、積層した配線板１７，１８間にボイドが極力生じないようにして信頼性を高くすることができる。
【００４５】・ 擬似パターン３１を、電気的機能を具備しない導体パターンとして形成する代りに、例えばソルダレジスト等の樹脂で形成してもよい。擬似パターン３１をソルダレジストで形成するには、例えば、導体パターン３０を形成した導体パターン面に、フォトエッチングによって（あるいは熱硬化によって）形成する。但し、この場合には、擬似パターン形成工程の分だけ製造工数が増える。
【００４６】・ １つの導体パターン面に、電気的機能を具備しない導体パターンで形成した擬似パターン３１と、ソルダレジスト等の樹脂で形成した擬似パターン３１とを両方設けてもよい。
【００４７】・ １つの導体パターン面において、配線板の積層時にボイドが比較的生じ易い領域にのみ擬似パターン３１を形成し、ボイドが比較的生じ難い領域には擬似パターン３１を形成しないようにしてもよい。この場合には、無用に擬似パターン３１を形成しないようにして、無用な材料の消費を防止することができる。
【００４８】・ １つの導体パターン面において、配線板の積層時にボイドが比較的生じ易い領域にのみ擬似パターン３１を５０〜３５０μｍの範囲内の幅となるように形成し、ボイドが比較的生じ難い領域には擬似パターン３１を１００〜３００μｍの範囲内の幅となるように形成してもよい。
【００４９】・ 積層する両配線板の導体パターン面同士が向き合う状態でプリプレグを挟んで積層される配線構造に限らず、少なくとも一方が片面配線板であって、その片面配線板の導体パターンが形成されていない面が内側となる状態でプリプレグを挟んで積層される配線構造に実施してもよい。
【００５０】又、積層する両基板の一方が、導体パターン面を備えない基板であってもよい。
・ 両面プリント配線板同士を積層した多層配線構造に限らず、両面プリント板と片面プリント板、あるいは、片面プリント板同士を積層した多層配線構造に実施してもよい。
【００５１】・ 半導体搭載用基板１０によって構成される半導体パッケージの形態は、多層配線部を備えたものであればよく、ＢＧＡに限らずその他例えばＬＧＡ，ＰＧＡ等であってもよい。
【００５２】・ 半導体パッケージを構成する半導体搭載用基板１０に限らず、その他の、多層配線構造を備えたプリント配線板に実施してもよい。以下、特許請求の範囲に記載した各発明の外に、前述した各実施の形態から把握される技術的思想をその効果とともに記載する。
【００５３】（１） 請求項１〜請求項４のいずれか一項に記載の発明において、前記一対の基板は共に前記配線板であって、該各配線板の前記導体パターン面が共に内側となる状態で積層されている。このような構成によれば、プリプレグで形成される層間絶縁層を介在した状態で一対の配線板の導体パターン面同士が向き合う状態で形成された多層配線構造において、両配線板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両配線板の厚さを薄くすることができる。
【００５４】（２） 請求項１〜請求項４のいずれか一項に記載の発明において、前記擬似パターンは、導体パターンと同じ厚さで形成されている。このような構成によれば、導体パターン同士の間、又は、導体パターンと擬似パターンとの間の隙間にボイドがより一層生じないようにして、信頼性をより一層高くすることができる。
【００５５】（３） 請求項３に記載の多層配線構造において、前記導体パターンは、１０〜５０μｍの範囲内の厚さで形成されている。このような構成によれば、導体パターンとの間隔が１００〜３００μｍの範囲内の幅となるように擬似パターンを設けたときに、配線板の積層時にボイドが一層確実に生じないようにして、信頼性をさらに一層確実に高くすることができる。
【００５６】
【発明の効果】以上詳述したように、請求項１〜請求項４に記載の発明によれば、積層した両基板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両基板の厚さを薄くすることができる。又、半導体搭載用基板の信頼性を高くし、薄型化を図ることができる。
【００５７】請求項２〜請求項４に記載の発明によれば、製造工数を少なくすることができる。又、半導体搭載用基板の製造工数を少なくすることができる。請求項３又は請求項４に記載の発明によれば、ボイドがより一層確実にないようにして信頼性をより一層高くすることができる。又、半導体搭載用基板の信頼性をより一層高くすることができる。
【図面の簡単な説明】
【図１】 多層配線部の一部を示す模式断面図。
【図２】 （ａ）は半導体搭載用基板の平面図、（ｂ）は同じく（ａ）におけるＡ−Ａ線模式断面図。
【図３】 半導体搭載用基板の多層配線部を含む模式断面図。
【図４】 第２配線板の第３配線層を示す模式平面図。
【図５】 第３配線層の一部を拡大した模式平面図。
【図６】 第３配線層の導体パターンの一部を示す模式平面図。
【図７】 積層工程前の多層配線部の一部を示す模式断面図。
【図８】 従来例の積層工程前の多層配線部の一部を示す模式断面図。
【図９】 積層工程後の多層配線部の一部を示す模式断面図。
【符号の説明】
１１…放熱用基板としてのメタルスラグ、１２…多層配線部、１７…配線板としての第１配線板、１８…同じく第２配線板、１９…同じく第３配線板、３０…導体パターン、３１…擬似パターン、３２…接着層としてのプリプレグ。
【０００１】
【発明の属する技術分野】本発明は、導体パターンが形成された基板が複数積層された多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板に関するものである。
【０００２】
【従来の技術】従来、入出力端子数の多いＩＣチップを収容するために、複数の配線板を積層して形成した多層配線構造を備えた半導体パッケージがある。このような半導体パッケージでは、表裏面にそれぞれ導体パターンが形成された複数の配線板が、層間絶縁層となるプリプレグ等の接着層によって接着されている。
【０００３】プリプレグは、両基板の積層時に加えられる熱と圧力によって流動化し、重ね合わされた両配線板を硬化時に接着するとともに、所定の層厚を備えた層間絶縁層となる。ところが、プリプレグを挟んだだけで両配線板を積層した場合、導体パターン間の隙間にボイド（気泡）が発生することがあった。これは、積層時にプリプレグが流動化しても、厚さが３０μｍ程度に形成された導体パターン間の隙間を完全に充填することができないためである。
【０００４】このように、配線板の積層時に両配線板間にボイドが生じると、積層作業での加熱・加圧時にボイドが膨張し、両配線板が良好に接着されないことがあった。このため、半導体パッケージの多層配線板が層間で剥離する可能性があり、信頼性に問題がある。
【０００５】そこで、図８に示すように、積層時に両配線板５０間にボイドが生じないように、プリプレグ５１に加えて、両配線板５０の導体パターン面５２全体にそれぞれソルダレジスト５３を塗布していた。各配線板５０の導体パターン面５２にソルダレジスト５３を塗布すると、導体パターン５４間の隙間が埋められて導体パターン面５２がある程度平坦化される。従って、両配線板５０を積層すると、図９に示すように、プリプレグ５１が導体パターン５４間の凹部５５を良好に充填し、両配線板５０間にボイドが殆ど発生しない。
【０００６】
【発明が解決しようとする課題】しかしながら、各配線板５０の導体パターン面５２にソルダレジスト５３を塗布すると、図９に示すように、導体パターン５４の上にもソルダレジスト５３がのる。このソルダレジスト５３の厚さは、例えば、２０〜３０μｍであることから、プリプレグ５１を挟んで積層した両配線板５０間の絶縁層５６の厚さが厚くなり、多層配線板部の厚さが厚くなって半導体パッケージの小形化の支障となる問題があった。
【０００７】又、各配線板５０の導体パターン面５２にソルダレジスト５３を塗布するようにしたので、従来の製造工程に、各配線板５０へのソルダレジスト５３の塗布工程の分だけ製造工数が多くなる問題があった。
【０００８】本発明は、上記問題点を解決するためになされたものであって、その第１の目的は、接着層を挟んで積層した両基板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両基板の厚さを薄くすることができる多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板を提供することにある。
【０００９】第２の目的は、上記第１の目的に加えて、製造工数を少なくすることができる多層配線構造、及び、同多層配線構造を備えた半導体搭載用基板を提供することにある。
【００１０】
【課題を解決するための手段】上記問題点を解決するため、請求項１に記載の発明は、導体パターンが形成された導体パターン面を備えた配線板を含む一対の基板が、前記導体パターン面が内側となる状態で、前記両基板間に接着層を挟んで積層される多層配線構造において、前記接着層に向き合う前記導体パターン面には、前記導体パターンが形成されていない領域に、前記導体パターンとの間隔が所定の幅となるように擬似パターンが形成されている。
【００１１】請求項２に記載の発明は、請求項１に記載の発明において、前記擬似パターンは、電気的な機能を具備しない状態で形成された導体パターンである。「電気的な機能を具備しない」とは、多層配線構造において電気路として使用されないことを意味する。
【００１２】請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記間隔の幅は、１００〜３００μｍの範囲内の値である。請求項４に記載の発明は、導体パターンが形成された複数の配線板が積層されて形成された多層配線部が形成されている半導体搭載用基板において、前記多層配線部は、請求項１〜請求項３ のいずれか一項に記載の多層配線構造で形成されている。「半導体搭載用基板」とは、半導体パッケージを構成する基板である。
【００１３】（作用）請求項１に記載の発明によれば、両基板間に介在されるプリプレグ等の接着層に向き合う配線板の配線パターン面には、導体パターンが形成されていない領域に、導体パターンとの間隔が所定の幅となるように擬似パターンが形成されるので、導体パターン同士の間隔、又は、導体パターンと擬似パターンとの間隔が所定の大きさとなる。その結果、両配線板の積層時に加熱・加圧されて流動化したプリプレグ等の接着層が、所定の幅とされた導体パターン同士の間、又は、導体パターンと擬似パターンとの間にボイドを生じることなく良好に充填される。従って、予め各導体パターン面を平坦化するための被覆層を各配線板に形成することなく、接着層だけでボイドが発生しない状態で両基板が積層される。
【００１４】請求項２に記載の発明によれば、請求項１に記載の発明の作用に加えて、擬似パターンが、導体パターンの形成工程で一緒に形成される。請求項３に記載の発明によれば、請求項１又は請求項２に記載の発明の作用に加えて、両配線板の積層時に加熱・加圧されて流動化した接着層がボイドを生じることなく隙間に確実に充填される。
【００１５】請求項４に記載の発明によれば、半導体搭載配線板の多層配線部の多層配線構造が請求項１〜請求項３のいずれか一項に記載の作用をなす。
【００１６】
【発明の実施の形態】以下、本発明を半導体搭載用基板に具体化した一実施の形態を図１〜図７に従って説明する。
【００１７】図２は半導体搭載用基板１０を示している。半導体搭載用基板１０は、例えばＩＣベアチップ等の半導体が搭載されるメタルスラグ１１と、半導体に接続される多層配線部１２とを備えている。多層配線部１２の中央部には、メタルスラグ１１上に半導体を搭載するための開口部１３が形成されている。開口部１３の周辺には、半導体の各ボンディングパッドをワイヤボンディングするためのボンディングパッド列１４，１５が設けられている。又、多層配線部１２の上面には、各ボンディングパッド列１４，１５の各パッドに電気的に導通された複数のバンプ１６が設けられている。
【００１８】図３は多層配線部１２の一部の断面を示している。多層配線部１２は、積層された第１配線板１７、第２配線板１８及び第３配線板１９とで形成されている。第１配線板１７はメタルスラグ１１の上面に積層され、第２配線板１８は第１配線板１７の上に積層され、第３配線板１９は第２配線板１８の上に積層されている。
【００１９】第３配線板１９の上面には第１配線層２０が形成され、同じく下面には第２配線層２１が形成されている。第２配線板１８の上面には第３配線層２２が形成され、同じく下面には第４配線層２３が形成されている。第１配線板１７の上面には第５配線層２４が形成され、同じく下面には第６配線層２５が形成されている。各配線層２０〜２５はバイアホール２６によって接続されている。
【００２０】第１配線板１７の開口部１３側の周縁部は、第２配線板１８の開口部１３側の周縁部よりも内側に張り出すように形成され、その張り出し部分において外部に露出する第５配線層２４にボンディングパッド列１４が形成されている。
【００２１】又、第２配線板１８の開口部１３側の周縁部は、第３配線板１９の開口部１３側の周縁部よりも内側に張り出すように形成され、その張り出し部分において外部に露出する第３配線層２２にボンディングパッド列１５が形成されている。
【００２２】第１配線板１７は、接着層２７によってメタルスラグ１１に接着されている。第１配線板１７の第６配線層２５にはソルダマスク２８が被覆されている。又、第３配線板１９の第１配線層２０にはソルダマスク２９が被覆されている。
【００２３】多層配線部１２の多層配線構造について説明する。図４は、第２配線板１８の上面に形成された第３配線層２２を示している。第３配線層２２は、導体パターン３０によって形成されている。導体パターン３０は、例えば、３０μｍの厚さに形成されている。
【００２４】図５は第３配線層２２の一部を拡大した図である。第３配線層２２の各導体パターン３０は、他の配線層２０，２１，２３，２４，２５の各導体パターンとインピーダンスが調整された所定の線幅で形成されている。又、導体パターン３０は、隣り合う導体パターン３０との間隔が、少なくとも１００μｍ以上となるように設けられている。尚、インピーダンス等の要因により線幅が制約されない導体パターン３０は、例えば、導体パターン３０ａのように、隣り合う導体パターン３０との間隔が１００〜３００μｍの範囲内の幅となるように、あえて、その線幅が広く形成されている。
【００２５】第２配線板１８の上面には、第３配線層２２を形成する導体パターン３０に加えて、導体パターン３０の間、即ち、導体パターン３０が形成されていないパターン非形成領域に、擬似パターン３１が形成されている。
【００２６】擬似パターン３１は、導体パターン３０の厚さとほぼ同じ厚さ、即ち、３０μｍ程度の厚さに形成されている。又、擬似パターン３１は、電気的機能を具備しない、即ち、電気路として使用されない導体パターンとして形成されている。さらに、擬似パターン３１は、各導体パターン３０の周囲をできるだけ取り囲まないように、互いに独立した形状に形成されている。擬似パターン３１の具体的な形状としては、三角形、四角形などの多角形、台形、線状形などがあり、又、曲線部分を有する自由形状のものでもよい。
【００２７】図６は導体パターン３０の一部を拡大した図である。擬似パターン３１は、隣り合う導体パターン３０間との間隔Ｗが、１００〜３００μｍの範囲内となるように設けられている。即ち、擬似パターン３１は、隣り合う導体パターン３０同士の間隔が３００μｍ未満である部分には設けられていない。
【００２８】又、第２配線板１８の第３配線層２２と対向する状態で積層されている第３配線板１９の第２配線層２１にも、同様に擬似パターンが形成されている。図１は第２配線板１８と第３配線板１９の積層状態を模式的に示している。第２配線板１８と第３配線板１９とは、接着層としてのプリプレグ３２のみを介在した状態で積層されている。プリプレグ３２としては、積層前の厚さが例えば６０μｍのものが使用されている。第３配線層２２及び第２配線層２１において、導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間は、積層時の加圧・加熱によって流動化したプリプレグ３２によってボイドが生じていない状態で充填されている。
【００２９】擬似パターン３１が、導体パターン３０との間隔が、１００〜３００μｍの範囲内の幅となるように設けられている理由は、導体パターン３０同士の間隔、又は、導体パターン３０と擬似パターン３１との間隔が１００〜３００μｍの範囲内である場合には、配線板１８，１９の積層時に、流動化したプリプレグ３２が導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１と間に、ボイドを生じることなく良好に入り込むためである。即ち、１００〜３００μｍの範囲は、接着層としてプリプレグ３２等を使用する場合に好ましい範囲である。
【００３０】尚、積層時にプリプレグ３２を挟んだ状態で互いに向き合う状態で配置される第２配線板１８の第４配線層２３と、第１配線板１７の第５配線層２４についても、各導体パターン面のパターン非形成領域に、第２配線層２１及び第３配線層２２と同様に擬似パターン３１が形成されている。
【００３１】次に、多層配線部の製造方法について説明する。まず、各配線板１７〜１９を、銅張積層板から製造する。銅張積層板にサブトラクティブ法によって各配線層２０〜２５を形成する導体パターン３０を形成する。このとき、擬似パターン３１を形成する第１配線板１７の第５配線層２４、第２配線板１８の第３，４配線層２２，２３、及び、第３配線板１９の第２配線層２１については、図７に示すように、導体パターン３０と共に擬似パターン３１を、電気的機能を具備しない導体パターンとして同一のパターン形成工程で形成する。
【００３２】各配線板１７〜１９に配線層２０〜２５を形成した後は、メタルスラグ１１及び各配線板１７〜１９を積層する。メタルスラグ１１と第１配線板１７とは、例えば、メタルスラグ１１側に接着層２７となる接着材を塗布し、第１配線板１７の第６配線層２５をソルダマスク２８で被覆した状態で積層する。
【００３３】第１配線板１７と第２配線板１８、及び、第２配線板１８と第３配線板１９とは、プリプレグ３２のみを介在させた状態で加圧・加熱する。すると、図１に示すように、流動化したプリプレグ３２が、各配線層間２１，２２、２３，２４において、間隔が１００〜３００μｍの範囲内の幅とされた導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間の隙間にボイドを生じることなく良好に入り込む。このとき使用するプリプレグ３２は、Ａステージに近いＢステージのものであって含浸樹脂の流動性が高めのものが好ましい。
【００３４】又、第３配線板１９の第１配線層２０は、スクリーン印刷によるソルダマスク２９で被覆する。以上詳述したように、本実施の形態によれば、以下に記載の各効果を得ることができる。
【００３５】（１） 導体パターン面のパターン非形成領域に形成した擬似パターン３１により、導体パターン３０同士の間隔、又は、導体パターン３０と擬似パターン３１との間隔を１００〜３００μｍの範囲内の幅とした。このため、両配線板１７，１８の積層時の加圧・加熱により流動化したプリプレグ３２が導体パターン３０同士の間、又は、導体パターン３０と擬似パターン３１との間にボイドを生じることがなく良好に入り込む。
【００３６】従って、予め各導体パターン面を平坦化するための被覆層を各導体パターン面に形成することなく、プリプレグ３２だけでボイドが発生しない状態で両配線板１７，１８が積層される。その結果、積層した配線板１７，１８間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両配線板１７，１１８の厚さを（被覆層の分だけ）薄くすることができる。
【００３７】（２） 擬似パターン３１を電気的な機能を具備しない導体パターンとして形成した。従って、擬似パターン３１が導体パターン３０の形成工程で一緒に形成されるので、従来のように、各配線板１７，１８の導体パターン面に平坦化のためのソルダレジスト層を形成する必要がない。その結果、従来の製造方法よりも、ソルダレジスト形成工程の分だけ製造工数を少なくすることができる。
【００３８】（３） 隣り合う導体パターン３０同士の間隔、導体パターン３０と擬似パターン３１との間隔が１００〜３００μｍの範囲内の幅となるようにした。このため、両配線板１７，１８の積層時に加熱・加圧されて流動化したプリプレグ３２がボイドを生じることなく隙間に確実に充填されるので、ボイドがより一層確実にないようにして信頼性をより一層高くすることができる。
【００３９】（４） 導体パターン３０についても、インピーダンス等の要因により線幅が制約されないものについては、隣り合う導体パターン３０との間隔が１００〜３００μｍの範囲内の幅となるように、あえて、その線幅を広く形成した。従って、あえて擬似パターン３１を設けることなく、プリプレグ３２だけでボイドが生じない状態で両配線板１７，１８のその領域を接合することができる。
【００４０】（５） 半導体搭載用基板１０の多層配線部１２の多層配線構造に実施したので、多層配線部１２の厚さを薄くして半導体パッケージの薄型化を図ることができる。又、多層配線部１２の信頼性を向上することができる。
【００４１】尚、実施の形態は上記実施の形態に限らず、以下に記載の各別例のように変更してもよい。
・ 擬似パターン３１の厚さは、必ずしも導体パターン３０と同じでなくてもよい。導体パターン３０と擬似パターン３１との間が流動化したプリプレグ３２によってボイドが生じることなく良好に充填されるのであれば、擬似パターン３１の厚さが導体パターン３０より薄くてもかまわない。
【００４２】・ 導体パターン３０と、電気的機能を具備しない導体パターンとして形成される擬似パターン３１とを、共にアディティブ法又はセミアディティブ法で同一工程で形成してもよい。
【００４３】・ 導体パターン３０の厚さは、３０μｍに限らず、例えば、１０〜５０μｍの範囲内の厚さであればよい。
・ プリプレグ３２は、６０μｍの厚さのものに限らず、例えば、２０〜９０μｍの範囲内の厚さであればよい。
【００４４】・ 擬似パターン３１を、導体パターン３０との間隔が５０〜３５０μｍの範囲内の幅となるように設けてもよい。この場合でも、積層時に流動化したプリプレグ３２が、導体パターン３０同士の間、又は、擬似パターン２７と導体パターン２８との間に極力ボイドを生じさせることなく充填されるので、積層した配線板１７，１８間にボイドが極力生じないようにして信頼性を高くすることができる。
【００４５】・ 擬似パターン３１を、電気的機能を具備しない導体パターンとして形成する代りに、例えばソルダレジスト等の樹脂で形成してもよい。擬似パターン３１をソルダレジストで形成するには、例えば、導体パターン３０を形成した導体パターン面に、フォトエッチングによって（あるいは熱硬化によって）形成する。但し、この場合には、擬似パターン形成工程の分だけ製造工数が増える。
【００４６】・ １つの導体パターン面に、電気的機能を具備しない導体パターンで形成した擬似パターン３１と、ソルダレジスト等の樹脂で形成した擬似パターン３１とを両方設けてもよい。
【００４７】・ １つの導体パターン面において、配線板の積層時にボイドが比較的生じ易い領域にのみ擬似パターン３１を形成し、ボイドが比較的生じ難い領域には擬似パターン３１を形成しないようにしてもよい。この場合には、無用に擬似パターン３１を形成しないようにして、無用な材料の消費を防止することができる。
【００４８】・ １つの導体パターン面において、配線板の積層時にボイドが比較的生じ易い領域にのみ擬似パターン３１を５０〜３５０μｍの範囲内の幅となるように形成し、ボイドが比較的生じ難い領域には擬似パターン３１を１００〜３００μｍの範囲内の幅となるように形成してもよい。
【００４９】・ 積層する両配線板の導体パターン面同士が向き合う状態でプリプレグを挟んで積層される配線構造に限らず、少なくとも一方が片面配線板であって、その片面配線板の導体パターンが形成されていない面が内側となる状態でプリプレグを挟んで積層される配線構造に実施してもよい。
【００５０】又、積層する両基板の一方が、導体パターン面を備えない基板であってもよい。
・ 両面プリント配線板同士を積層した多層配線構造に限らず、両面プリント板と片面プリント板、あるいは、片面プリント板同士を積層した多層配線構造に実施してもよい。
【００５１】・ 半導体搭載用基板１０によって構成される半導体パッケージの形態は、多層配線部を備えたものであればよく、ＢＧＡに限らずその他例えばＬＧＡ，ＰＧＡ等であってもよい。
【００５２】・ 半導体パッケージを構成する半導体搭載用基板１０に限らず、その他の、多層配線構造を備えたプリント配線板に実施してもよい。以下、特許請求の範囲に記載した各発明の外に、前述した各実施の形態から把握される技術的思想をその効果とともに記載する。
【００５３】（１） 請求項１〜請求項４のいずれか一項に記載の発明において、前記一対の基板は共に前記配線板であって、該各配線板の前記導体パターン面が共に内側となる状態で積層されている。このような構成によれば、プリプレグで形成される層間絶縁層を介在した状態で一対の配線板の導体パターン面同士が向き合う状態で形成された多層配線構造において、両配線板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両配線板の厚さを薄くすることができる。
【００５４】（２） 請求項１〜請求項４のいずれか一項に記載の発明において、前記擬似パターンは、導体パターンと同じ厚さで形成されている。このような構成によれば、導体パターン同士の間、又は、導体パターンと擬似パターンとの間の隙間にボイドがより一層生じないようにして、信頼性をより一層高くすることができる。
【００５５】（３） 請求項３に記載の多層配線構造において、前記導体パターンは、１０〜５０μｍの範囲内の厚さで形成されている。このような構成によれば、導体パターンとの間隔が１００〜３００μｍの範囲内の幅となるように擬似パターンを設けたときに、配線板の積層時にボイドが一層確実に生じないようにして、信頼性をさらに一層確実に高くすることができる。
【００５６】
【発明の効果】以上詳述したように、請求項１〜請求項４に記載の発明によれば、積層した両基板間にボイドがないようにして信頼性を高くすることができ、しかも、積層した両基板の厚さを薄くすることができる。又、半導体搭載用基板の信頼性を高くし、薄型化を図ることができる。
【００５７】請求項２〜請求項４に記載の発明によれば、製造工数を少なくすることができる。又、半導体搭載用基板の製造工数を少なくすることができる。請求項３又は請求項４に記載の発明によれば、ボイドがより一層確実にないようにして信頼性をより一層高くすることができる。又、半導体搭載用基板の信頼性をより一層高くすることができる。
【図面の簡単な説明】
【図１】 多層配線部の一部を示す模式断面図。
【図２】 （ａ）は半導体搭載用基板の平面図、（ｂ）は同じく（ａ）におけるＡ−Ａ線模式断面図。
【図３】 半導体搭載用基板の多層配線部を含む模式断面図。
【図４】 第２配線板の第３配線層を示す模式平面図。
【図５】 第３配線層の一部を拡大した模式平面図。
【図６】 第３配線層の導体パターンの一部を示す模式平面図。
【図７】 積層工程前の多層配線部の一部を示す模式断面図。
【図８】 従来例の積層工程前の多層配線部の一部を示す模式断面図。
【図９】 積層工程後の多層配線部の一部を示す模式断面図。
【符号の説明】
１１…放熱用基板としてのメタルスラグ、１２…多層配線部、１７…配線板としての第１配線板、１８…同じく第２配線板、１９…同じく第３配線板、３０…導体パターン、３１…擬似パターン、３２…接着層としてのプリプレグ。
【特許請求の範囲】
【請求項１】 導体パターンが形成された導体パターン面を備えた配線板を含む一対の基板が、前記導体パターン面が内側となる状態で、前記両基板間に接着層を挟んで積層される多層配線構造において、前記接着層に向き合う前記導体パターン面には、前記導体パターンが形成されていない領域に、前記導体パターンとの間隔が所定の幅となるように擬似パターンが形成されている多層配線構造。
【請求項２】 前記擬似パターンは、電気的な機能を具備しない状態で形成された導体パターンである請求項１に記載の多層配線構造。
【請求項３】 前記間隔の幅は、１００〜３００μｍの範囲内の値である請求項１又は請求項２に記載の多層配線構造。
【請求項４】 導体パターンが形成された複数の配線板が積層されて形成された多層配線部が形成されている半導体搭載用基板において、前記多層配線部は、請求項１〜請求項３のいずれか一項に記載の多層配線構造で形成されている半導体搭載用基板。
【請求項１】 導体パターンが形成された導体パターン面を備えた配線板を含む一対の基板が、前記導体パターン面が内側となる状態で、前記両基板間に接着層を挟んで積層される多層配線構造において、前記接着層に向き合う前記導体パターン面には、前記導体パターンが形成されていない領域に、前記導体パターンとの間隔が所定の幅となるように擬似パターンが形成されている多層配線構造。
【請求項２】 前記擬似パターンは、電気的な機能を具備しない状態で形成された導体パターンである請求項１に記載の多層配線構造。
【請求項３】 前記間隔の幅は、１００〜３００μｍの範囲内の値である請求項１又は請求項２に記載の多層配線構造。
【請求項４】 導体パターンが形成された複数の配線板が積層されて形成された多層配線部が形成されている半導体搭載用基板において、前記多層配線部は、請求項１〜請求項３のいずれか一項に記載の多層配線構造で形成されている半導体搭載用基板。
【図１】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図４】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０００−２５２５９５（Ｐ２０００−２５２５９５Ａ）
【公開日】平成１２年９月１４日（２０００．９．１４）
【国際特許分類】
【出願番号】特願平１１−５４０４９
【出願日】平成１１年３月２日（１９９９．３．２）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
【公開日】平成１２年９月１４日（２０００．９．１４）
【国際特許分類】
【出願日】平成１１年３月２日（１９９９．３．２）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
[ Back to top ]