貫通電極およびその製造方法、並びにその貫通電極を有するパッケージ基台および半導体チップ
【課題】パッケージ基板やチップ基板に設ける貫通電極の外部端子やバンプとの接合強度を確保すると共に、貫通電極の導電体を埋め込む時間を短縮する手段を提供する。
【解決手段】シリコン基板のおもて面から裏面に貫通し、そのおもて面と裏面とを電気的に導通させる貫通電極において、シリコン基板の貫通電極形成領域に、おもて面から裏面に貫通する複数の貫通細孔と、貫通細孔に埋め込んだ導電体とを設け、この複数の導電体を互いに電気的に接続させる。
【解決手段】シリコン基板のおもて面から裏面に貫通し、そのおもて面と裏面とを電気的に導通させる貫通電極において、シリコン基板の貫通電極形成領域に、おもて面から裏面に貫通する複数の貫通細孔と、貫通細孔に埋め込んだ導電体とを設け、この複数の導電体を互いに電気的に接続させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基台や半導体チップ等のシリコン基板を貫通してシリコン基板の表裏を電気的に導通させる貫通電極およびその製造方法並びにその貫通電極を有するパッケージ基台および半導体チップに関する。
【背景技術】
【０００２】
従来の貫通電極は、例えば複数の半導体チップを積層した半導体パッケージに用いる半導体チップに設ける貫通電極は、半導体ウェハのシリコン（Ｓｉ）基板の貫通電極を形成する領域（貫通電極形成領域という。）を除く領域にマスクパターンを形成し、ドライエッチングにより露出している貫通電極形成領域をエッチングして有底の電極形成穴を形成し、この電極形成穴の底面と側面（内面という。）をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により２酸化珪素（ＳｉＯ２）からなる絶縁膜で覆った後に、メッキ法等により導電性を有する金属からなる導電体を電極形成穴に埋め込み、その後にシリコン基板の裏面を研磨して電極形成穴の底面の導電体を露出させ、シリコン基板のおもて面から裏面に貫通しておもて面と裏面とを電気的に導通させる貫通電極を形成している（例えば、特許文献１参照。）。
【０００３】
上記の貫通電極の製造方法は、半導体パッケージのパッケージ基台のおもて面と裏面とを電気的に導通させる貫通電極の製造方法としても用いることができる。
図１３は従来の半導体パッケージの断面を示す説明図、図１４は従来のパッケージ基台の上面を示す説明図である。
図１３、図１４において、１０１は半導体パッケージであり、上記の貫通電極１０２をシリコン基板であるチップ基板１０３に形成した半導体チップ１０４をパッケージ基台１０５に複数積層して形成されており、それそれの半導体チップ１０４の貫通電極１０２はバンプ１０６で接合されて電気的に接続され、それぞれの半導体チップ１０４の間にはアンダーフィル１０７が設けられ、各半導体チップ１０４の間を絶縁保護している。
【０００４】
最下層の半導体チップ１０４の貫通電極１０２は、パッケージ基台１０５のシリコン基板である基台基板１１０のおもて面１１０ａに形成された表側絶縁層１１１上に導電性を有する材料で形成された再配線１１２とバンプ１０６で接合されて電気的に接続し、再配線１１２は基台基板１１０のおもて面１１０ａから裏面１１０ｂに貫通する比較的大きな内径（例えばφ３００μｍ）を有する貫通孔１１３に銅（Ｃｕ）や銀（Ａｇ）等の導電体１１４を埋め込んで形成された貫通電極１１５を介して貫通電極１１５の裏面に接合された半田合金（ＳｎＰｂ）や錫銀合金（ＳｎＡｇ）等の材料で形成された外部端子１１６と電気的に接続し、外部端子１１６が図示しない実装基板の配線端子に接続して積層された半導体チップ１０４と実装基板とがパッケージ基台１０５を介して電気的に接続される。
【０００５】
また、基台基板１１０の裏面１１０ｂには、外部端子１１６を除く領域に裏側絶縁層１２０が形成され、実装基板との絶縁性が確保されている。
図１５は従来のパッケージ基台の製造方法を示す説明図である。
図１５において、１１７は後に貫通孔１１３となる電極形成穴であり、基台基板１１０のおもて面１１０ａに穿孔された有底の穴である。
【０００６】
１１８は絶縁膜であり、それぞれの電極形成穴１１７の内面に形成された２酸化珪素からなる膜であって、導電体１１４と基台基板１１０との間を電気的に絶縁する機能を有する。
１２５はマスクパターンであり、ドライエッチングの際にシリコンとのエッチング選択比が得られるように選択された材料、例えば２酸化珪素により形成されたマスク部材である。
【０００７】
以下に、図１５を用い、ＰＺで示す工程に従って従来のパッケージ基台の製造方法について説明する。
ＰＺ１、円柱状のシリコンをスライスして形成されたシリコン基板である基台基板１１０を準備し、そのおもて面１１０ａの貫通電極形成領域（本例では貫通孔１１３を形成する位置の貫通孔１１３の内径と同等の直径を有する領域をいう。）を除く領域をマスクパターン１２５で覆い、これをマスクとしてドライエッチングにより有底の電極形成穴１１７を形成する。
【０００８】
ＰＺ２、マスクパターン１２５を除去し、ＣＶＤ法により基台基板１１０のおもて面１１０ａおよび電極形成穴１１７の内面に２酸化珪素からなる表側絶縁層１１１および絶縁膜１１８を形成する。
ＰＺ３、電解メッキ法や無電解メッキ法等のメッキ法により導電体１１４を電極形成穴１１７の絶縁膜１１８の内側の容積を満たすように埋め込む。
【０００９】
ＰＺ４、リソグラフィ等により表側絶縁層１１１上にレジストマスクを形成して電極形成穴１１７の導電体１１４上からその導電体１１４により形成される貫通電極１１５に接続するバンプ１０６の形成領域に到る再配線１１２を形成する部位以外の領域をマスキングし、メッキ法により露出している表側絶縁層１１１上に貫通電極１１５上からバンプ１０６に到る再配線１１２を形成し、レジストマスクの除去後に再配線１１２のバンプ１０６の形成領域にバンプ１０６を形成する。
【００１０】
ＰＺ５、基台基板５の裏面５ｂを機械的な研削、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により研磨して除去し、基台基板１１０の裏面１１０ｂに導電体１１４を露出させ、ＣＶＤ法により研削した基台基板１１０の裏面１１０ｂに裏側絶縁層１２０を形成する。
そして、露出している導電体１１４の裏面に外部端子１１６を接合する。これにより貫通孔１１３に埋め込まれた導電体１１４が基台基板１１０のおもて面１１０ａと裏面１１０ｂとを電気的に導通させる貫通電極１１５として機能する。
【００１１】
その後、ウェハを個片に分割してパッケージ基台１０５を形成する。
【特許文献１】特開平１０−２２３８３３号公報（第６頁段落００６１−第７頁段落００８２、第４図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の技術においては、貫通電極を形成するための電極形成穴にメッキ法等により導電体を埋め込んで貫通電極を形成しているため、電極形成穴の容積を導電体で満たすことに時間を要し、貫通電極を形成する製造工程の製造効率が低下するという問題がある。
このことは、比較的大きな内径を有する電極形成穴を導電体で満たす必要があるパッケージ基台の製造において特に重要である。
【００１３】
また、電極形成穴に導電体を埋め込む時間時間を短縮するために、内径を小さくした電極形成穴により１本の細い貫通電極を形成することが考えられるが、その後に貫通電極に接合されるパッケージ基台の外部端子や半導体チップのバンプとの接合強度が低下するので好ましくない。
本発明は、上記の問題点を解決するためになされたもので、外部端子やバンプとの接合強度を確保すると共に、電極形成穴に導電体を埋め込む時間を短縮する手段を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するために、シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する複数の貫通細孔と、該貫通細孔に埋め込んだ導電体とを設け、該複数の導電体が互いに電気的に接続していることを特徴とする。
【発明の効果】
【００１５】
これにより、本発明は、導電体を埋め込む容積を減少させることができ、導電体の埋め込みに要する時間を短縮して、貫通電極を形成する製造工程の製造効率を向上させることができるという効果が得られる。
また、複数の細い電極で形成した貫通電極体に外部端子を接合するので、その接合強度を確保することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下に、図面を参照して本発明による貫通電極およびその製造方法の実施例について説明する。
【実施例１】
【００１７】
図１は実施例１のパッケージ基台の部分断面を示す説明図、図２実施例１の半導体パッケージの断面を示す説明図、図３は図１のＢ−Ｂ断面図である。
なお、図１は図２のＡ部の拡大部分断面図である。
図２において、１は半導体パッケージであり、複数の半導体チップ２をパッケージ基台３に積層して形成された半導体パッケージである。
【００１８】
図２において、４はパッケージ基台３に設けられた貫通電極としての貫通電極体であり、パッケージ基台３のシリコン基板としての基台基板５のおもて面５ａから裏面５ｂに貫通して形成された複数の貫通細孔６に銅や銀等の導電体７をそれぞれ埋め込んで形成された細い導電体７の集合体であって、基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる機能を有する。
【００１９】
貫通細孔６は、図３に２点鎖線で示す貫通電極形成領域８に複数形成された５〜３０μｍ程度の四角形または円形の断面形状を有する孔である。
また、貫通電極形成領域８は後述する外部端子１４の直径と略同等の直径を有する領域として貫通電極体を形成する位置に設定される。
９は絶縁膜であり、それぞれの貫通細孔６の側面と導電体７との間に形成された２酸化珪素等からなる膜であって、導電体７と基台基板５との間を電気的に絶縁する機能を有する。なお図１、図３において絶縁膜９は太い実線で示してある。
【００２０】
１０は再配線であり、基台基板５のおもて面５ａ側に形成された配線パターンであって、一方の端部が貫通電極体４のおもて面と接合し、他方の端部がその貫通電極体４に接続する半導体チップ２の後述する導電プラグ２１に接合されるバンプ１１の形成領域に形成するバンプ１１と接合してこれらの間を電気的に接続する機能を有する。
バンプ１１は、ニッケル（Ｎｉ）と金（Ａｕ）、銅、または銅と錫銀合金等の材料を含有するペースト状のバンプ剤をポッティング等により再配線１０上のバンプ１１の形成領域に塗布し、その後に熱硬化させて形成される。
【００２１】
１２は表側絶縁層であり、基台基板５のおもて面５ａの導電体７のおもて面を除く領域に形成された２酸化珪素や窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料からなる層であって、再配線１０と基台基板５との間を電気的に絶縁する機能を有する。
１３は裏側絶縁層であり、基台基板５の裏面５ｂの導電体７の裏面を除く領域に形成された２酸化珪素や窒化珪素等の絶縁材料からなる層であって、図示しない実装基板と基台基板５との間を電気的に絶縁する機能を有する。
【００２２】
１４は外部端子であり、基台基板５の裏面５ｂ側の導電体７の裏面に接合する半田合金や錫銀合金等の材料で形成された比較的大きな直径（例えばφ３００μｍ程度）を有する端子であって、図示しない実装基板の配線端子と対応する位置に配置され、半導体パッケージ１と実装基板とを電気的に接続する機能を有する。
なお、裏側絶縁層１３は、実装基板等との絶縁性等に影響がない場合は、その形成を省略するようにしてもよい。
【００２３】
また、基台基板５のおもて面５ａ側のバンプ１１を除く領域を、必要に応じてポリイミド等からなる被覆で覆って、再配線１０の保護や再配線１０と半導体チップ２との間を電気的に絶縁するようにしてもよい。
図２において、２１は半導体チップ２に設けられた貫通電極としての導電プラグであり、半導体チップ２のシリコン基板としてのチップ基板２２の半導体チップ２の回路素子が形成されるおもて面２２ａから回路素子が形成されない裏面２２ｂに貫通して形成されたチップ貫通孔２３に導電体７を埋め込んで形成された電極であって、チップ基板２２のおもて面２２ａと裏面２２ｂとを電気的に導通させる。
【００２４】
最上層よりも下層のチップ基板２２のおもて面２２ａ側の導電プラグ２１のおもて面には、前記と同様のバンプ１１が直接形成されている。
２４はアンダーフィルであり、半導体チップ２の層間および最下層の半導体チップ２とパッケージ基台３との間のバンプ１１以外の領域にエポキシ樹脂等のアンダーフィル剤を注入し、これを熱硬化させて形成され、半導体チップ２の層間等の保護および電気的な絶縁性の確保をする機能を有する。
【００２５】
２５はオーバーモールドであり、エポキシ樹脂等のモールド剤をパッケージ基台３のおもて面３ａ側に充填してそこに積層された半導体チップ２を埋没させ、これを熱硬化させて形成され、半導体チップ２や再配線１０等を外部から保護する機能を有する。
このオーバーモールド２５は、ウェハに形成された複数のパッケージ基台３に半導体チップ２を積層した後、またはウェハを複数のパッケージ基台３を有する状態で短冊状に分割してそのパッケージ基台３に半導体チップ２を積層した後に、これを所定のサイズの金型に収納し、これにモールド剤を充填して成形するトランスファーモールディングにより形成するとよい。
【００２６】
パッケージ基台３に半導体チップ２を積層してこれらを接合する場合は、パッケージ基台３の再配線１０上のバンプ１１に半導体チップ２の導電プラグ２１の裏面を合わせて載置し、その導電プラグ２１のおもて面のバンプ１１に直上の半導体チップ２の導電プラグ２１の裏面を合わせて載置し、同様にして順に半導体チップ２を載置した後に、バンプ１１を加熱溶融してそれぞれの半導体チップ２の導電プラグ２１を接合すると共に、導電プラグ２１とパッケージ基台３の再配線１０とを接合する。これにより各半導体チップ２の導電プラグ２１とパッケージ基台５の外部端子１４が電気的に接続し、狭い間隔で配置された導電プラグ２１が、比較的広い間隔で配置された図示しない実装基板の配線端子に外部端子１４を介して電気的に接続される。
【００２７】
図４は実施例１のパッケージ基台の製造方法を示す説明図である。
図４において、１５は後に貫通細孔６となる電極形成細穴であり、基台基板５のおもて面５ａに複数穿孔された有底の穴である。
電極形成細穴１５の深さは、基台基板５の厚さの７％以上、２７％以下、望ましくは２０％程度とするのがよい。深さが７％未満になると基台基板５の厚さが後述する工程Ｐ５における基台基板５の薄板化により基台基板５が薄くなり過ぎ、パッケージ基板１の強度を保つことが困難になり、２７％を超えると電極形成細穴１５の内径と深さの比が大きくなり過ぎ、後述する工程Ｐ２における絶縁膜９の形成が困難になるからである。このため電極形成細穴１５の深さを基台基板５の厚さの２０％程度とすることが望ましい。
【００２８】
１８はマスクパターンであり、上記したマスクパターン１２５と同様のマスク部材である。
以下に、図４を用い、Ｐで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
Ｐ１、円柱状のシリコンをスライスして形成されたシリコン基板である基台基板５を準備し、そのおもて面５ａの貫通電極形成領域８の貫通細孔６を形成する部位を除く領域をマスクパターン１８で覆い、これをマスクとしてドライエッチングにより所定の深さの電極形成細穴１５を形成する。
【００２９】
この場合に、レーザを用いて電極形成細穴１５を形成すれば、マスクパターン１８を用いずに直接基台基板５に電極形成細穴１５を形成することが可能になる。
Ｐ２、マスクパターン１８を除去し、ＣＶＤ法により基台基板５のおもて面５ａおよび複数の電極形成細穴１５の内面に２酸化珪素からなる表側絶縁層１２および絶縁膜９を形成する。
【００３０】
Ｐ３、メッキ法により導電体７を電極形成細穴１５の絶縁膜９の内側の容積を満たすように埋め込む。
Ｐ４、リソグラフィ等により表側絶縁層１２上にレジストマスクを形成して再配線１０を形成する部位以外の領域をマスキングし、メッキ法により露出している表側絶縁層１２上に貫通電極体４上からバンプ１１に到る再配線１０を形成する。
【００３１】
そして、剥離剤を用いてレジストマスクを除去し、再配線１０上のバンプ１１の形成領域にポッティングによりバンプ剤１０を塗布し、その後に熱硬化させてバンプ１１を形成する。
Ｐ５、基台基板５の裏面５ｂを機械的な研削、またはＣＭＰ等により研磨して除去し、基台基板５を薄板化してその裏面５ｂに導電体７を露出させ、研磨した基台基板５の裏面５ｂにＣＶＤ法により２酸化珪素からなる裏側絶縁層１３を形成する。
【００３２】
そして、導電体７の裏面に形成された裏側絶縁層１３をＣＭＰで除去した後に、露出した複数の導電体７の裏面に半田ボール等を溶着させて外部端子１４を接合する。
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する。
【００３３】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
このパッケージ基台３を単独で用いる場合は、前記のウェハをパッケージ基台３の単位で個片に分割して用いるようにする。
また、パッケージ基台３を複数形成したウェハを用いて半導体パッケージ１を製造する場合は、パッケージ基台３の再配線１０のバンプ１１上に、別に形成した半導体チップ２の導電プラグ２１をバンプ１１を介して積層した半導体チップ２の最下層の半導体チップ２の導電プラグ２１の裏面を載置し、バンプ１１を加熱溶融して各半導体チップ２の導電プラグ２１の間および最下層の導電プラグ２１と再配線１０との間を接合する。
【００３４】
そして、接合された各半導体チップ２の層間等にアンダーフィル剤を注入し、熱硬化させてアンダーフィル２４を形成した後に、トランスファーモールディングにより基台基板５のおもて面５ａ側の全面にモールド剤を充填して積層された半導体チップ２を埋没させ、これを熱硬化させてオーバーモールド２５を形成する。
その後に、ウェハをパッケージ基台３の単位で個片に分割して半導体パッケージ１を製造する。
【００３５】
以上説明したように、本実施例では、基台基板のおもて面に複数設けた貫通細孔に導電体を埋め込むようにしたことによって、導電体を埋め込む容積を減少させることができ、導電体の埋め込みに要する時間を短縮して、貫通電極を形成する製造工程の製造効率を向上させることができると共に、複数の細い電極で形成した貫通電極体に外部端子を接合するので、その接合強度を確保することができる。
【実施例２】
【００３６】
図５は実施例２のパッケージ基台の部分断面を示す説明図、図６は図５のＣ−Ｃ断面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、３１は電極体貫通孔であり、電極形成領域８と同等の大きさを有する孔であって、その内部に５〜３０μｍ程度の四角形または円形の断面形状を有するシリコン柱３２が複数配置されており、電極体貫通孔３１の内部のシリコン柱３２を除く部位を導電体７で満たして本実施例の貫通電極としての蓮根状の貫通電極体４が形成される。なお図５、図６において絶縁膜９は太い実線で示してある。
【００３７】
図７は実施例２のパッケージ基台の製造方法を示す説明図である。
図７において、３３は後に電極体貫通孔３１となる電極体形成穴であり、基台基板５のおもて面５ａに穿孔された実施例１の電極形成細穴１５と同様の深さを有する有底の穴であって、その底面に複数のシリコン柱３２が直立した状態で設けられている。
なお、図７は図示の都合上、シリコン柱３２は一本として描いてあるが、実際には複数のシリコン柱３２が設けられる。
【００３８】
以下に、図７を用い、ＰＡで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
ＰＡ１、上記実施例１の工程Ｐ１と同様の基台基板５を準備し、そのおもて面５ａの貫通電極形成領域８を除く領域および貫通電極形成領域８のシリコン柱３２を形成する部位をマスクパターン１８で覆い、これをマスクとしてドライエッチングによりの底面からシリコン柱３２が直立する所定の深さの電極体形成穴３３を形成する。
【００３９】
この場合に、レーザを用いて電極体形成穴３３を形成すれば、マスクパターン１８を用いずに直接基台基板５に電極体形成穴３３を形成することが可能になる。
ＰＡ２、実施例１の工程Ｐ２と同様にして基台基板５のおもて面５ａ、並びに電極体形成穴３３の内面およびシリコン柱３２の側面と上面に表側絶縁層１２、並びに絶縁膜９を形成する。
【００４０】
ＰＡ３、実施例１の工程Ｐ３と同様にして導電体７を電極体形成穴３３の絶縁膜９の内側の側面を絶縁膜９で覆われたシリコン柱３２を除く部位で形成される容積を満たすように埋め込む。
ＰＡ４、実施例１の工程Ｐ４と同様にして表側絶縁層１２上に貫通電極体４上からバンプ１１に到る再配線１０を形成し、バンプ１１を形成する。
【００４１】
ＰＡ５、実施例１の工程Ｐ５と同様にして基台基板５の裏面５ｂに裏面５ｂに裏側絶縁層１３を形成し、形成された裏側絶縁層１３の除去後に導電体７の裏面に外部端子１４を接合する。
このようにして電極体貫通孔３１にシリコン柱３２を形成して蓮根状とした導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する。
【００４２】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、貫通電極体を蓮根状としてことによって、貫通電極体と外部端子との接合面積を増加させることができ、その接合強度を更に向上させることができる。
【実施例３】
【００４３】
図８は実施例３のパッケージ基台の部分断面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の貫通電極体４は、上記実施例１と同様の貫通電極体である。
図８において、３５はパッドであり、銅またはニッケルと金等の材料で貫通電極体４を構成する複数の細い導電体７の裏面を接合するように貫通電極形成領域８に形成される。なお図８において絶縁膜９は太い実線で示してある。
【００４４】
以下に、図９を用い、ＰＢで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
本実施例の工程ＰＢ１から工程ＰＢ４の作動は、上記実施例１の工程Ｐ１から工程Ｐ４の作動と同様であるのでその説明を省略する。
ＰＢ５、実施例１の工程Ｐ５と同様にして基台基板５の裏面５ｂに裏側絶縁層１３を形成し、導電体７の裏面に形成された裏側絶縁層１３の除去後に、メッキ法により貫通電極体４を構成する複数の細い導電体７の裏面を含む貫通電極形成領域８にパッド３５を形成して各導電体７を接合し、パッド３５に実施例１の工程Ｐ５と同様にして外部端子１４を接合する。
【００４５】
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能すると共に、複数の細い導電体７がパッド３５により接合される。
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
【００４６】
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、細い導電体をパッドにより接合するようにしたことによって、パッドにより外部端子との接合面積を増加させることができ、その接合強度を更に向上させることができる。
【実施例４】
【００４７】
図１０は実施例４のパッケージ基台の部分断面を示す説明図である。
なお、上記実施例１および実施例３と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の貫通電極体４は、上記実施例１と同様の貫通電極体である。
図１０において、４１は凹部であり、貫通電極体４を構成する複数の細い導電体７を含む貫通電極形成領域８を基台基板５の裏面５ｂから穿孔してその底面に各導電体７の裏面を露出させた穴である。
【００４８】
４２は第２の絶縁膜であり、凹部４１の側面とパッド３５および外部端子１４の側面との間に形成された２酸化珪素等からなる膜であって、パッド３５および外部端子１４と基台基板５との間を電気的に絶縁する機能を有する。なお本実施例において実施例１で説明した絶縁膜９は、区別のために第１の絶縁膜９として説明する。
図１０において、第１の絶縁膜９および第２の絶縁膜４２は太い実線で示してある。
【００４９】
以下に、図１１、１２を用い、ＰＣで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
本実施例の工程ＰＣ１から工程ＰＣ４（図１１）の作動は、上記実施例１の工程Ｐ１から工程Ｐ４の作動と同様であるのでその説明を省略する。この場合に工程ＰＢ２では第１の絶縁膜９が形成される。
【００５０】
ＰＣ５（図１１）、機械的な研削、またはＣＭＰ等により、基台基板５の裏面５ｂを導電体７が露出する手前まで研磨して除去する。
ＰＣ６（図１２）、基台基板５の裏面５ｂの貫通電極形成領域８を除く領域をマスクパターン１８で覆い、これをマスクとしてドライエッチングにより凹部４１を形成して貫通電極体４を構成する複数の細い導電体７の裏面をその底面に露出させる。
【００５１】
この場合に、マスクパターン１８の厚さを、第１の絶縁膜９の厚さより厚くしてマスクパターン１８で覆われた基台基板５の裏面５ｂがエッチングされないようにする。
また、レーザを用いて凹部４１を形成すれば、マスクパターン１８を用いずに基台基板５の裏面５ｂに凹部４１を直接形成することが可能になる。
ＰＣ７（図１２）、マスクパターン１８を除去し、研磨した基台基板５の裏面５ｂおよび凹部４１の内面にＣＶＤ法により２酸化珪素からなる裏側絶縁層１２および第２の絶縁膜４２を形成した後に、ＣＭＰにより凹部４１の底面に形成された第２の絶縁膜４２を除去して導電体７の裏面を露出させる。
【００５２】
ＰＣ８（図１２）、メッキ法により凹部４１の底面に露出している複数の細い導電体７の裏面にパッド３５を形成して各導電体７を接合し、実施例１の工程Ｐ５と同様にして外部端子１４の一部が凹部４１を埋めるようにして外部端子１４をパッド３５に接合する。
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する他、複数の細い導電体７がパッド３５により接合されると共に、外部端子１４の一部が凹部４１を埋め込まれた状態でパッド３５に接合される。
【００５３】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例３と同様の効果に加えて、基台基板の裏面に凹部を設けて導電体の裏面を露出させるようにしたことによって、基台基板の厚さを増加させることができ、パッケージ基台の強度を向上させることができる。
【００５４】
なお、上記実施例３および実施例４は、実施例１の貫通電極体に適用するとして説明したが、実施例２の貫通電極体に適用しても同様の効果を得ることができる。
また、基台基板に設定する貫通電極形成領域は、外部端子の直径と略同等の直径を有する領域として説明したが、外部端子の直径に含まれる領域として設定することが望ましい。このように設定すれば貫通電極体に接合される外部端子と貫通細孔等に埋め込まれた全ての導電体とを確実に電気的に接続することができる。
【００５５】
更に、上記各実施例においては、半導体チップに設ける導電プラグを従来と同様の貫通電極として説明したが、半導体チップに設ける貫通電極としての導電プラグを、上記で説明した貫通電極体で形成するようにすれば、パッケージ基台の場合と同様の効果を得ることができる。
この場合の貫通電極形成領域の大きさは、回路素子を形成するチップ基板のおもて面に形成されるバンプの直径と略同等の直径を有する領域、望ましくはバンプの直径に内包される領域として半導体チップの貫通電極体を形成する位置に設定し、その直径を９０μｍ程度、つまり貫通細孔やシリコン柱の大きさの３倍以上にするとよい。
【図面の簡単な説明】
【００５６】
【図１】実施例１のパッケージ基台の部分断面を示す説明図
【図２】実施例１の半導体パッケージの断面を示す説明図
【図３】図１のＢ−Ｂ断面図
【図４】実施例１のパッケージ基台の製造方法を示す説明図
【図５】実施例２のパッケージ基台の部分断面を示す説明図
【図６】図５のＣ−Ｃ断面図
【図７】実施例２のパッケージ基台の製造方法を示す説明図
【図８】実施例３のパッケージ基台の部分断面を示す説明図
【図９】実施例３のパッケージ基台の製造方法を示す説明図
【図１０】実施例４のパッケージ基台の部分断面を示す説明図
【図１１】実施例４のパッケージ基台の製造方法を示す説明図
【図１２】実施例４のパッケージ基台の製造方法を示す説明図
【図１３】従来の半導体パッケージの断面を示す説明図
【図１４】従来のパッケージ基台の上面を示す説明図
【図１５】従来のパッケージ基台の製造方法を示す説明図
【符号の説明】
【００５７】
１、１０１ 半導体パッケージ
２、１０４ 半導体チップ
３、１０５ パッケージ基台
４ 貫通電極体
５、１１０ 基台基板
５ａ、２２ａ、１１０ａ おもて面
５ｂ、２２ｂ、１１０ｂ 裏面
６ 貫通細孔
７、１１４ 導電体
８ 貫通電極形成領域
９、１１８ 絶縁膜（第１の絶縁膜）
１０、１１２ 再配線
１１、１０６ バンプ
１２、１１１ 表側絶縁層
１３、１２０ 裏側絶縁層
１４、１１６ 外部端子
１５ 電極形成細穴
１８、１２５ マスクパターン
２１ 導電プラグ
２２、１０３ チップ基板
２３ チップ貫通孔
２４、１０７ アンダーフィル
２５ オーバーモールド
３１ 電極体貫通孔
３２ シリコン柱
３３ 電極体形成穴
３５ パッド
４１ 凹部
４２ 第２の絶縁膜
１１３ 貫通孔
１０２,１１５ 貫通電極
【技術分野】
【０００１】
本発明は、パッケージ基台や半導体チップ等のシリコン基板を貫通してシリコン基板の表裏を電気的に導通させる貫通電極およびその製造方法並びにその貫通電極を有するパッケージ基台および半導体チップに関する。
【背景技術】
【０００２】
従来の貫通電極は、例えば複数の半導体チップを積層した半導体パッケージに用いる半導体チップに設ける貫通電極は、半導体ウェハのシリコン（Ｓｉ）基板の貫通電極を形成する領域（貫通電極形成領域という。）を除く領域にマスクパターンを形成し、ドライエッチングにより露出している貫通電極形成領域をエッチングして有底の電極形成穴を形成し、この電極形成穴の底面と側面（内面という。）をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により２酸化珪素（ＳｉＯ２）からなる絶縁膜で覆った後に、メッキ法等により導電性を有する金属からなる導電体を電極形成穴に埋め込み、その後にシリコン基板の裏面を研磨して電極形成穴の底面の導電体を露出させ、シリコン基板のおもて面から裏面に貫通しておもて面と裏面とを電気的に導通させる貫通電極を形成している（例えば、特許文献１参照。）。
【０００３】
上記の貫通電極の製造方法は、半導体パッケージのパッケージ基台のおもて面と裏面とを電気的に導通させる貫通電極の製造方法としても用いることができる。
図１３は従来の半導体パッケージの断面を示す説明図、図１４は従来のパッケージ基台の上面を示す説明図である。
図１３、図１４において、１０１は半導体パッケージであり、上記の貫通電極１０２をシリコン基板であるチップ基板１０３に形成した半導体チップ１０４をパッケージ基台１０５に複数積層して形成されており、それそれの半導体チップ１０４の貫通電極１０２はバンプ１０６で接合されて電気的に接続され、それぞれの半導体チップ１０４の間にはアンダーフィル１０７が設けられ、各半導体チップ１０４の間を絶縁保護している。
【０００４】
最下層の半導体チップ１０４の貫通電極１０２は、パッケージ基台１０５のシリコン基板である基台基板１１０のおもて面１１０ａに形成された表側絶縁層１１１上に導電性を有する材料で形成された再配線１１２とバンプ１０６で接合されて電気的に接続し、再配線１１２は基台基板１１０のおもて面１１０ａから裏面１１０ｂに貫通する比較的大きな内径（例えばφ３００μｍ）を有する貫通孔１１３に銅（Ｃｕ）や銀（Ａｇ）等の導電体１１４を埋め込んで形成された貫通電極１１５を介して貫通電極１１５の裏面に接合された半田合金（ＳｎＰｂ）や錫銀合金（ＳｎＡｇ）等の材料で形成された外部端子１１６と電気的に接続し、外部端子１１６が図示しない実装基板の配線端子に接続して積層された半導体チップ１０４と実装基板とがパッケージ基台１０５を介して電気的に接続される。
【０００５】
また、基台基板１１０の裏面１１０ｂには、外部端子１１６を除く領域に裏側絶縁層１２０が形成され、実装基板との絶縁性が確保されている。
図１５は従来のパッケージ基台の製造方法を示す説明図である。
図１５において、１１７は後に貫通孔１１３となる電極形成穴であり、基台基板１１０のおもて面１１０ａに穿孔された有底の穴である。
【０００６】
１１８は絶縁膜であり、それぞれの電極形成穴１１７の内面に形成された２酸化珪素からなる膜であって、導電体１１４と基台基板１１０との間を電気的に絶縁する機能を有する。
１２５はマスクパターンであり、ドライエッチングの際にシリコンとのエッチング選択比が得られるように選択された材料、例えば２酸化珪素により形成されたマスク部材である。
【０００７】
以下に、図１５を用い、ＰＺで示す工程に従って従来のパッケージ基台の製造方法について説明する。
ＰＺ１、円柱状のシリコンをスライスして形成されたシリコン基板である基台基板１１０を準備し、そのおもて面１１０ａの貫通電極形成領域（本例では貫通孔１１３を形成する位置の貫通孔１１３の内径と同等の直径を有する領域をいう。）を除く領域をマスクパターン１２５で覆い、これをマスクとしてドライエッチングにより有底の電極形成穴１１７を形成する。
【０００８】
ＰＺ２、マスクパターン１２５を除去し、ＣＶＤ法により基台基板１１０のおもて面１１０ａおよび電極形成穴１１７の内面に２酸化珪素からなる表側絶縁層１１１および絶縁膜１１８を形成する。
ＰＺ３、電解メッキ法や無電解メッキ法等のメッキ法により導電体１１４を電極形成穴１１７の絶縁膜１１８の内側の容積を満たすように埋め込む。
【０００９】
ＰＺ４、リソグラフィ等により表側絶縁層１１１上にレジストマスクを形成して電極形成穴１１７の導電体１１４上からその導電体１１４により形成される貫通電極１１５に接続するバンプ１０６の形成領域に到る再配線１１２を形成する部位以外の領域をマスキングし、メッキ法により露出している表側絶縁層１１１上に貫通電極１１５上からバンプ１０６に到る再配線１１２を形成し、レジストマスクの除去後に再配線１１２のバンプ１０６の形成領域にバンプ１０６を形成する。
【００１０】
ＰＺ５、基台基板５の裏面５ｂを機械的な研削、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により研磨して除去し、基台基板１１０の裏面１１０ｂに導電体１１４を露出させ、ＣＶＤ法により研削した基台基板１１０の裏面１１０ｂに裏側絶縁層１２０を形成する。
そして、露出している導電体１１４の裏面に外部端子１１６を接合する。これにより貫通孔１１３に埋め込まれた導電体１１４が基台基板１１０のおもて面１１０ａと裏面１１０ｂとを電気的に導通させる貫通電極１１５として機能する。
【００１１】
その後、ウェハを個片に分割してパッケージ基台１０５を形成する。
【特許文献１】特開平１０−２２３８３３号公報（第６頁段落００６１−第７頁段落００８２、第４図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の技術においては、貫通電極を形成するための電極形成穴にメッキ法等により導電体を埋め込んで貫通電極を形成しているため、電極形成穴の容積を導電体で満たすことに時間を要し、貫通電極を形成する製造工程の製造効率が低下するという問題がある。
このことは、比較的大きな内径を有する電極形成穴を導電体で満たす必要があるパッケージ基台の製造において特に重要である。
【００１３】
また、電極形成穴に導電体を埋め込む時間時間を短縮するために、内径を小さくした電極形成穴により１本の細い貫通電極を形成することが考えられるが、その後に貫通電極に接合されるパッケージ基台の外部端子や半導体チップのバンプとの接合強度が低下するので好ましくない。
本発明は、上記の問題点を解決するためになされたもので、外部端子やバンプとの接合強度を確保すると共に、電極形成穴に導電体を埋め込む時間を短縮する手段を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するために、シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する複数の貫通細孔と、該貫通細孔に埋め込んだ導電体とを設け、該複数の導電体が互いに電気的に接続していることを特徴とする。
【発明の効果】
【００１５】
これにより、本発明は、導電体を埋め込む容積を減少させることができ、導電体の埋め込みに要する時間を短縮して、貫通電極を形成する製造工程の製造効率を向上させることができるという効果が得られる。
また、複数の細い電極で形成した貫通電極体に外部端子を接合するので、その接合強度を確保することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下に、図面を参照して本発明による貫通電極およびその製造方法の実施例について説明する。
【実施例１】
【００１７】
図１は実施例１のパッケージ基台の部分断面を示す説明図、図２実施例１の半導体パッケージの断面を示す説明図、図３は図１のＢ−Ｂ断面図である。
なお、図１は図２のＡ部の拡大部分断面図である。
図２において、１は半導体パッケージであり、複数の半導体チップ２をパッケージ基台３に積層して形成された半導体パッケージである。
【００１８】
図２において、４はパッケージ基台３に設けられた貫通電極としての貫通電極体であり、パッケージ基台３のシリコン基板としての基台基板５のおもて面５ａから裏面５ｂに貫通して形成された複数の貫通細孔６に銅や銀等の導電体７をそれぞれ埋め込んで形成された細い導電体７の集合体であって、基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる機能を有する。
【００１９】
貫通細孔６は、図３に２点鎖線で示す貫通電極形成領域８に複数形成された５〜３０μｍ程度の四角形または円形の断面形状を有する孔である。
また、貫通電極形成領域８は後述する外部端子１４の直径と略同等の直径を有する領域として貫通電極体を形成する位置に設定される。
９は絶縁膜であり、それぞれの貫通細孔６の側面と導電体７との間に形成された２酸化珪素等からなる膜であって、導電体７と基台基板５との間を電気的に絶縁する機能を有する。なお図１、図３において絶縁膜９は太い実線で示してある。
【００２０】
１０は再配線であり、基台基板５のおもて面５ａ側に形成された配線パターンであって、一方の端部が貫通電極体４のおもて面と接合し、他方の端部がその貫通電極体４に接続する半導体チップ２の後述する導電プラグ２１に接合されるバンプ１１の形成領域に形成するバンプ１１と接合してこれらの間を電気的に接続する機能を有する。
バンプ１１は、ニッケル（Ｎｉ）と金（Ａｕ）、銅、または銅と錫銀合金等の材料を含有するペースト状のバンプ剤をポッティング等により再配線１０上のバンプ１１の形成領域に塗布し、その後に熱硬化させて形成される。
【００２１】
１２は表側絶縁層であり、基台基板５のおもて面５ａの導電体７のおもて面を除く領域に形成された２酸化珪素や窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料からなる層であって、再配線１０と基台基板５との間を電気的に絶縁する機能を有する。
１３は裏側絶縁層であり、基台基板５の裏面５ｂの導電体７の裏面を除く領域に形成された２酸化珪素や窒化珪素等の絶縁材料からなる層であって、図示しない実装基板と基台基板５との間を電気的に絶縁する機能を有する。
【００２２】
１４は外部端子であり、基台基板５の裏面５ｂ側の導電体７の裏面に接合する半田合金や錫銀合金等の材料で形成された比較的大きな直径（例えばφ３００μｍ程度）を有する端子であって、図示しない実装基板の配線端子と対応する位置に配置され、半導体パッケージ１と実装基板とを電気的に接続する機能を有する。
なお、裏側絶縁層１３は、実装基板等との絶縁性等に影響がない場合は、その形成を省略するようにしてもよい。
【００２３】
また、基台基板５のおもて面５ａ側のバンプ１１を除く領域を、必要に応じてポリイミド等からなる被覆で覆って、再配線１０の保護や再配線１０と半導体チップ２との間を電気的に絶縁するようにしてもよい。
図２において、２１は半導体チップ２に設けられた貫通電極としての導電プラグであり、半導体チップ２のシリコン基板としてのチップ基板２２の半導体チップ２の回路素子が形成されるおもて面２２ａから回路素子が形成されない裏面２２ｂに貫通して形成されたチップ貫通孔２３に導電体７を埋め込んで形成された電極であって、チップ基板２２のおもて面２２ａと裏面２２ｂとを電気的に導通させる。
【００２４】
最上層よりも下層のチップ基板２２のおもて面２２ａ側の導電プラグ２１のおもて面には、前記と同様のバンプ１１が直接形成されている。
２４はアンダーフィルであり、半導体チップ２の層間および最下層の半導体チップ２とパッケージ基台３との間のバンプ１１以外の領域にエポキシ樹脂等のアンダーフィル剤を注入し、これを熱硬化させて形成され、半導体チップ２の層間等の保護および電気的な絶縁性の確保をする機能を有する。
【００２５】
２５はオーバーモールドであり、エポキシ樹脂等のモールド剤をパッケージ基台３のおもて面３ａ側に充填してそこに積層された半導体チップ２を埋没させ、これを熱硬化させて形成され、半導体チップ２や再配線１０等を外部から保護する機能を有する。
このオーバーモールド２５は、ウェハに形成された複数のパッケージ基台３に半導体チップ２を積層した後、またはウェハを複数のパッケージ基台３を有する状態で短冊状に分割してそのパッケージ基台３に半導体チップ２を積層した後に、これを所定のサイズの金型に収納し、これにモールド剤を充填して成形するトランスファーモールディングにより形成するとよい。
【００２６】
パッケージ基台３に半導体チップ２を積層してこれらを接合する場合は、パッケージ基台３の再配線１０上のバンプ１１に半導体チップ２の導電プラグ２１の裏面を合わせて載置し、その導電プラグ２１のおもて面のバンプ１１に直上の半導体チップ２の導電プラグ２１の裏面を合わせて載置し、同様にして順に半導体チップ２を載置した後に、バンプ１１を加熱溶融してそれぞれの半導体チップ２の導電プラグ２１を接合すると共に、導電プラグ２１とパッケージ基台３の再配線１０とを接合する。これにより各半導体チップ２の導電プラグ２１とパッケージ基台５の外部端子１４が電気的に接続し、狭い間隔で配置された導電プラグ２１が、比較的広い間隔で配置された図示しない実装基板の配線端子に外部端子１４を介して電気的に接続される。
【００２７】
図４は実施例１のパッケージ基台の製造方法を示す説明図である。
図４において、１５は後に貫通細孔６となる電極形成細穴であり、基台基板５のおもて面５ａに複数穿孔された有底の穴である。
電極形成細穴１５の深さは、基台基板５の厚さの７％以上、２７％以下、望ましくは２０％程度とするのがよい。深さが７％未満になると基台基板５の厚さが後述する工程Ｐ５における基台基板５の薄板化により基台基板５が薄くなり過ぎ、パッケージ基板１の強度を保つことが困難になり、２７％を超えると電極形成細穴１５の内径と深さの比が大きくなり過ぎ、後述する工程Ｐ２における絶縁膜９の形成が困難になるからである。このため電極形成細穴１５の深さを基台基板５の厚さの２０％程度とすることが望ましい。
【００２８】
１８はマスクパターンであり、上記したマスクパターン１２５と同様のマスク部材である。
以下に、図４を用い、Ｐで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
Ｐ１、円柱状のシリコンをスライスして形成されたシリコン基板である基台基板５を準備し、そのおもて面５ａの貫通電極形成領域８の貫通細孔６を形成する部位を除く領域をマスクパターン１８で覆い、これをマスクとしてドライエッチングにより所定の深さの電極形成細穴１５を形成する。
【００２９】
この場合に、レーザを用いて電極形成細穴１５を形成すれば、マスクパターン１８を用いずに直接基台基板５に電極形成細穴１５を形成することが可能になる。
Ｐ２、マスクパターン１８を除去し、ＣＶＤ法により基台基板５のおもて面５ａおよび複数の電極形成細穴１５の内面に２酸化珪素からなる表側絶縁層１２および絶縁膜９を形成する。
【００３０】
Ｐ３、メッキ法により導電体７を電極形成細穴１５の絶縁膜９の内側の容積を満たすように埋め込む。
Ｐ４、リソグラフィ等により表側絶縁層１２上にレジストマスクを形成して再配線１０を形成する部位以外の領域をマスキングし、メッキ法により露出している表側絶縁層１２上に貫通電極体４上からバンプ１１に到る再配線１０を形成する。
【００３１】
そして、剥離剤を用いてレジストマスクを除去し、再配線１０上のバンプ１１の形成領域にポッティングによりバンプ剤１０を塗布し、その後に熱硬化させてバンプ１１を形成する。
Ｐ５、基台基板５の裏面５ｂを機械的な研削、またはＣＭＰ等により研磨して除去し、基台基板５を薄板化してその裏面５ｂに導電体７を露出させ、研磨した基台基板５の裏面５ｂにＣＶＤ法により２酸化珪素からなる裏側絶縁層１３を形成する。
【００３２】
そして、導電体７の裏面に形成された裏側絶縁層１３をＣＭＰで除去した後に、露出した複数の導電体７の裏面に半田ボール等を溶着させて外部端子１４を接合する。
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する。
【００３３】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
このパッケージ基台３を単独で用いる場合は、前記のウェハをパッケージ基台３の単位で個片に分割して用いるようにする。
また、パッケージ基台３を複数形成したウェハを用いて半導体パッケージ１を製造する場合は、パッケージ基台３の再配線１０のバンプ１１上に、別に形成した半導体チップ２の導電プラグ２１をバンプ１１を介して積層した半導体チップ２の最下層の半導体チップ２の導電プラグ２１の裏面を載置し、バンプ１１を加熱溶融して各半導体チップ２の導電プラグ２１の間および最下層の導電プラグ２１と再配線１０との間を接合する。
【００３４】
そして、接合された各半導体チップ２の層間等にアンダーフィル剤を注入し、熱硬化させてアンダーフィル２４を形成した後に、トランスファーモールディングにより基台基板５のおもて面５ａ側の全面にモールド剤を充填して積層された半導体チップ２を埋没させ、これを熱硬化させてオーバーモールド２５を形成する。
その後に、ウェハをパッケージ基台３の単位で個片に分割して半導体パッケージ１を製造する。
【００３５】
以上説明したように、本実施例では、基台基板のおもて面に複数設けた貫通細孔に導電体を埋め込むようにしたことによって、導電体を埋め込む容積を減少させることができ、導電体の埋め込みに要する時間を短縮して、貫通電極を形成する製造工程の製造効率を向上させることができると共に、複数の細い電極で形成した貫通電極体に外部端子を接合するので、その接合強度を確保することができる。
【実施例２】
【００３６】
図５は実施例２のパッケージ基台の部分断面を示す説明図、図６は図５のＣ−Ｃ断面図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、３１は電極体貫通孔であり、電極形成領域８と同等の大きさを有する孔であって、その内部に５〜３０μｍ程度の四角形または円形の断面形状を有するシリコン柱３２が複数配置されており、電極体貫通孔３１の内部のシリコン柱３２を除く部位を導電体７で満たして本実施例の貫通電極としての蓮根状の貫通電極体４が形成される。なお図５、図６において絶縁膜９は太い実線で示してある。
【００３７】
図７は実施例２のパッケージ基台の製造方法を示す説明図である。
図７において、３３は後に電極体貫通孔３１となる電極体形成穴であり、基台基板５のおもて面５ａに穿孔された実施例１の電極形成細穴１５と同様の深さを有する有底の穴であって、その底面に複数のシリコン柱３２が直立した状態で設けられている。
なお、図７は図示の都合上、シリコン柱３２は一本として描いてあるが、実際には複数のシリコン柱３２が設けられる。
【００３８】
以下に、図７を用い、ＰＡで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
ＰＡ１、上記実施例１の工程Ｐ１と同様の基台基板５を準備し、そのおもて面５ａの貫通電極形成領域８を除く領域および貫通電極形成領域８のシリコン柱３２を形成する部位をマスクパターン１８で覆い、これをマスクとしてドライエッチングによりの底面からシリコン柱３２が直立する所定の深さの電極体形成穴３３を形成する。
【００３９】
この場合に、レーザを用いて電極体形成穴３３を形成すれば、マスクパターン１８を用いずに直接基台基板５に電極体形成穴３３を形成することが可能になる。
ＰＡ２、実施例１の工程Ｐ２と同様にして基台基板５のおもて面５ａ、並びに電極体形成穴３３の内面およびシリコン柱３２の側面と上面に表側絶縁層１２、並びに絶縁膜９を形成する。
【００４０】
ＰＡ３、実施例１の工程Ｐ３と同様にして導電体７を電極体形成穴３３の絶縁膜９の内側の側面を絶縁膜９で覆われたシリコン柱３２を除く部位で形成される容積を満たすように埋め込む。
ＰＡ４、実施例１の工程Ｐ４と同様にして表側絶縁層１２上に貫通電極体４上からバンプ１１に到る再配線１０を形成し、バンプ１１を形成する。
【００４１】
ＰＡ５、実施例１の工程Ｐ５と同様にして基台基板５の裏面５ｂに裏面５ｂに裏側絶縁層１３を形成し、形成された裏側絶縁層１３の除去後に導電体７の裏面に外部端子１４を接合する。
このようにして電極体貫通孔３１にシリコン柱３２を形成して蓮根状とした導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する。
【００４２】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、貫通電極体を蓮根状としてことによって、貫通電極体と外部端子との接合面積を増加させることができ、その接合強度を更に向上させることができる。
【実施例３】
【００４３】
図８は実施例３のパッケージ基台の部分断面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の貫通電極体４は、上記実施例１と同様の貫通電極体である。
図８において、３５はパッドであり、銅またはニッケルと金等の材料で貫通電極体４を構成する複数の細い導電体７の裏面を接合するように貫通電極形成領域８に形成される。なお図８において絶縁膜９は太い実線で示してある。
【００４４】
以下に、図９を用い、ＰＢで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
本実施例の工程ＰＢ１から工程ＰＢ４の作動は、上記実施例１の工程Ｐ１から工程Ｐ４の作動と同様であるのでその説明を省略する。
ＰＢ５、実施例１の工程Ｐ５と同様にして基台基板５の裏面５ｂに裏側絶縁層１３を形成し、導電体７の裏面に形成された裏側絶縁層１３の除去後に、メッキ法により貫通電極体４を構成する複数の細い導電体７の裏面を含む貫通電極形成領域８にパッド３５を形成して各導電体７を接合し、パッド３５に実施例１の工程Ｐ５と同様にして外部端子１４を接合する。
【００４５】
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能すると共に、複数の細い導電体７がパッド３５により接合される。
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
【００４６】
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、細い導電体をパッドにより接合するようにしたことによって、パッドにより外部端子との接合面積を増加させることができ、その接合強度を更に向上させることができる。
【実施例４】
【００４７】
図１０は実施例４のパッケージ基台の部分断面を示す説明図である。
なお、上記実施例１および実施例３と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の貫通電極体４は、上記実施例１と同様の貫通電極体である。
図１０において、４１は凹部であり、貫通電極体４を構成する複数の細い導電体７を含む貫通電極形成領域８を基台基板５の裏面５ｂから穿孔してその底面に各導電体７の裏面を露出させた穴である。
【００４８】
４２は第２の絶縁膜であり、凹部４１の側面とパッド３５および外部端子１４の側面との間に形成された２酸化珪素等からなる膜であって、パッド３５および外部端子１４と基台基板５との間を電気的に絶縁する機能を有する。なお本実施例において実施例１で説明した絶縁膜９は、区別のために第１の絶縁膜９として説明する。
図１０において、第１の絶縁膜９および第２の絶縁膜４２は太い実線で示してある。
【００４９】
以下に、図１１、１２を用い、ＰＣで示す工程に従って本実施例のパッケージ基台の製造方法について説明する。
本実施例の工程ＰＣ１から工程ＰＣ４（図１１）の作動は、上記実施例１の工程Ｐ１から工程Ｐ４の作動と同様であるのでその説明を省略する。この場合に工程ＰＢ２では第１の絶縁膜９が形成される。
【００５０】
ＰＣ５（図１１）、機械的な研削、またはＣＭＰ等により、基台基板５の裏面５ｂを導電体７が露出する手前まで研磨して除去する。
ＰＣ６（図１２）、基台基板５の裏面５ｂの貫通電極形成領域８を除く領域をマスクパターン１８で覆い、これをマスクとしてドライエッチングにより凹部４１を形成して貫通電極体４を構成する複数の細い導電体７の裏面をその底面に露出させる。
【００５１】
この場合に、マスクパターン１８の厚さを、第１の絶縁膜９の厚さより厚くしてマスクパターン１８で覆われた基台基板５の裏面５ｂがエッチングされないようにする。
また、レーザを用いて凹部４１を形成すれば、マスクパターン１８を用いずに基台基板５の裏面５ｂに凹部４１を直接形成することが可能になる。
ＰＣ７（図１２）、マスクパターン１８を除去し、研磨した基台基板５の裏面５ｂおよび凹部４１の内面にＣＶＤ法により２酸化珪素からなる裏側絶縁層１２および第２の絶縁膜４２を形成した後に、ＣＭＰにより凹部４１の底面に形成された第２の絶縁膜４２を除去して導電体７の裏面を露出させる。
【００５２】
ＰＣ８（図１２）、メッキ法により凹部４１の底面に露出している複数の細い導電体７の裏面にパッド３５を形成して各導電体７を接合し、実施例１の工程Ｐ５と同様にして外部端子１４の一部が凹部４１を埋めるようにして外部端子１４をパッド３５に接合する。
このようにして複数の貫通細孔６に埋め込まれた導電体７により本実施例の貫通電極体４が形成され、この貫通電極体４が基台基板５のおもて面５ａと裏面５ｂとを電気的に導通させる貫通電極として機能する他、複数の細い導電体７がパッド３５により接合されると共に、外部端子１４の一部が凹部４１を埋め込まれた状態でパッド３５に接合される。
【００５３】
上記のようにして、本実施例の製造方法によるパッケージ基台３を複数形成したウェハが製造される。
その後のパッケージ基台３を単独で用いる場合および半導体パッケージ１を製造する場合の作動は、上記実施例１と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例３と同様の効果に加えて、基台基板の裏面に凹部を設けて導電体の裏面を露出させるようにしたことによって、基台基板の厚さを増加させることができ、パッケージ基台の強度を向上させることができる。
【００５４】
なお、上記実施例３および実施例４は、実施例１の貫通電極体に適用するとして説明したが、実施例２の貫通電極体に適用しても同様の効果を得ることができる。
また、基台基板に設定する貫通電極形成領域は、外部端子の直径と略同等の直径を有する領域として説明したが、外部端子の直径に含まれる領域として設定することが望ましい。このように設定すれば貫通電極体に接合される外部端子と貫通細孔等に埋め込まれた全ての導電体とを確実に電気的に接続することができる。
【００５５】
更に、上記各実施例においては、半導体チップに設ける導電プラグを従来と同様の貫通電極として説明したが、半導体チップに設ける貫通電極としての導電プラグを、上記で説明した貫通電極体で形成するようにすれば、パッケージ基台の場合と同様の効果を得ることができる。
この場合の貫通電極形成領域の大きさは、回路素子を形成するチップ基板のおもて面に形成されるバンプの直径と略同等の直径を有する領域、望ましくはバンプの直径に内包される領域として半導体チップの貫通電極体を形成する位置に設定し、その直径を９０μｍ程度、つまり貫通細孔やシリコン柱の大きさの３倍以上にするとよい。
【図面の簡単な説明】
【００５６】
【図１】実施例１のパッケージ基台の部分断面を示す説明図
【図２】実施例１の半導体パッケージの断面を示す説明図
【図３】図１のＢ−Ｂ断面図
【図４】実施例１のパッケージ基台の製造方法を示す説明図
【図５】実施例２のパッケージ基台の部分断面を示す説明図
【図６】図５のＣ−Ｃ断面図
【図７】実施例２のパッケージ基台の製造方法を示す説明図
【図８】実施例３のパッケージ基台の部分断面を示す説明図
【図９】実施例３のパッケージ基台の製造方法を示す説明図
【図１０】実施例４のパッケージ基台の部分断面を示す説明図
【図１１】実施例４のパッケージ基台の製造方法を示す説明図
【図１２】実施例４のパッケージ基台の製造方法を示す説明図
【図１３】従来の半導体パッケージの断面を示す説明図
【図１４】従来のパッケージ基台の上面を示す説明図
【図１５】従来のパッケージ基台の製造方法を示す説明図
【符号の説明】
【００５７】
１、１０１ 半導体パッケージ
２、１０４ 半導体チップ
３、１０５ パッケージ基台
４ 貫通電極体
５、１１０ 基台基板
５ａ、２２ａ、１１０ａ おもて面
５ｂ、２２ｂ、１１０ｂ 裏面
６ 貫通細孔
７、１１４ 導電体
８ 貫通電極形成領域
９、１１８ 絶縁膜（第１の絶縁膜）
１０、１１２ 再配線
１１、１０６ バンプ
１２、１１１ 表側絶縁層
１３、１２０ 裏側絶縁層
１４、１１６ 外部端子
１５ 電極形成細穴
１８、１２５ マスクパターン
２１ 導電プラグ
２２、１０３ チップ基板
２３ チップ貫通孔
２４、１０７ アンダーフィル
２５ オーバーモールド
３１ 電極体貫通孔
３２ シリコン柱
３３ 電極体形成穴
３５ パッド
４１ 凹部
４２ 第２の絶縁膜
１１３ 貫通孔
１０２,１１５ 貫通電極
【特許請求の範囲】
【請求項１】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、
前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する複数の貫通細孔と、該貫通細孔に埋め込んだ導電体とを設け、
該複数の導電体が、互いに電気的に接続していることを特徴とする貫通電極。
【請求項２】
請求項１において、
前記複数の導電体が、前記おもて面上に形成されたバンプと電気的に接続していることを特徴とする貫通電極。
【請求項３】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、
前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する電極体貫通孔と、該電極体貫通孔の内部に配置された複数のシリコン柱と、前記電極体貫通孔の前記シリコン柱を除く部位に埋め込んだ導電体とを設けたことを特徴とする貫通電極。
【請求項４】
請求項１、請求項２または請求項３において、
前記シリコン基板の裏面に、前記埋め込んだ導電体の裏面を露出させる凹部を設けたことを特徴とする貫通電極。
【請求項５】
請求項１から請求項３または請求項４において、
前記埋め込んだ導電体の裏面を接合するパッドを設けたことを特徴とする貫通電極。
【請求項６】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数の電極形成細穴を形成する工程と、
該電極形成細穴の内面に絶縁膜を形成する工程と、
前記電極形成細に形成した絶縁膜の内側に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項７】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数のシリコン柱を直立させた電極体形成穴を形成する工程と、
該電極体形成穴の内面と前記シリコン柱の側面に絶縁膜を形成する工程と、
前記電極体形成穴に形成した絶縁膜の内側の前記絶縁膜に覆われたシリコン柱を除く部位に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項８】
回路素子が形成されるおもて面と回路素子を形成しない裏面とを有するシリコン基板の前記おもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数の電極形成細穴を形成する工程と、
該電極形成細穴の内面に絶縁膜を形成する工程と、
前記電極形成細に形成した絶縁膜の内側に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項９】
請求項６、請求項７または請求項８において、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程が、
前記シリコン基板の裏面を、前記導電体の裏面が露出する手前まで研磨する工程と、
前記シリコン基板の裏面の貫通電極形成領域に、前記導電体の裏面を露出させる凹部を形成する工程とを備えることを特徴とする貫通電極の製造方法。
【請求項１０】
請求項６から請求項８または請求項９において、
前記露出した導電体の裏面に、該導電体を接合するパッドを形成する工程を備えることを特徴とする貫通電極の製造方法。
【請求項１１】
請求項１から請求項４または請求項５に記載の貫通電極を有することを特徴とするパッケージ基台。
【請求項１２】
請求項１１において、
外部の配線端子と電気的に接続する外部端子を設け、該外部端子を前記貫通電極の裏面側に形成したことを特徴とするパッケージ基台。
【請求項１３】
請求項１１において、
前記貫通電極の貫通電極形成領域が、外部の配線端子と電気的に接続する外部端子の直径に内包された領域であることを特徴とするパッケージ基台。
【請求項１４】
請求項１から請求項４または請求項５に記載の貫通電極を有することを特徴とする半導体チップ。
【請求項１５】
請求項１４において、
前記貫通電極間を電気的に接続するバンプを、前記貫通電極のおもて面に直接形成したことを特徴とする半導体チップ。
【請求項１６】
請求項１４において、
前記貫通電極の貫通電極形成領域が、前記貫通電極間を電気的に接続するバンプの直径に内包された領域であることを特徴とする半導体チップ。
【請求項１７】
請求項１４において、
前記貫通電極の貫通電極形成領域が、直径９０μｍの領域内に設定されていることを特徴とする半導体チップ。
【請求項１】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、
前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する複数の貫通細孔と、該貫通細孔に埋め込んだ導電体とを設け、
該複数の導電体が、互いに電気的に接続していることを特徴とする貫通電極。
【請求項２】
請求項１において、
前記複数の導電体が、前記おもて面上に形成されたバンプと電気的に接続していることを特徴とする貫通電極。
【請求項３】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極において、
前記シリコン基板の貫通電極形成領域に、前記おもて面から裏面に貫通する電極体貫通孔と、該電極体貫通孔の内部に配置された複数のシリコン柱と、前記電極体貫通孔の前記シリコン柱を除く部位に埋め込んだ導電体とを設けたことを特徴とする貫通電極。
【請求項４】
請求項１、請求項２または請求項３において、
前記シリコン基板の裏面に、前記埋め込んだ導電体の裏面を露出させる凹部を設けたことを特徴とする貫通電極。
【請求項５】
請求項１から請求項３または請求項４において、
前記埋め込んだ導電体の裏面を接合するパッドを設けたことを特徴とする貫通電極。
【請求項６】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数の電極形成細穴を形成する工程と、
該電極形成細穴の内面に絶縁膜を形成する工程と、
前記電極形成細に形成した絶縁膜の内側に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項７】
シリコン基板のおもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数のシリコン柱を直立させた電極体形成穴を形成する工程と、
該電極体形成穴の内面と前記シリコン柱の側面に絶縁膜を形成する工程と、
前記電極体形成穴に形成した絶縁膜の内側の前記絶縁膜に覆われたシリコン柱を除く部位に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項８】
回路素子が形成されるおもて面と回路素子を形成しない裏面とを有するシリコン基板の前記おもて面から裏面に貫通し、前記おもて面と裏面とを電気的に導通させる貫通電極の製造方法において、
前記シリコン基板のおもて面の貫通電極形成領域に、複数の電極形成細穴を形成する工程と、
該電極形成細穴の内面に絶縁膜を形成する工程と、
前記電極形成細に形成した絶縁膜の内側に導電体を埋め込む工程と、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程とを備えることを特徴とする貫通電極の製造方法。
【請求項９】
請求項６、請求項７または請求項８において、
前記シリコン基板の裏面を研磨して、前記導電体の裏面を露出させる工程が、
前記シリコン基板の裏面を、前記導電体の裏面が露出する手前まで研磨する工程と、
前記シリコン基板の裏面の貫通電極形成領域に、前記導電体の裏面を露出させる凹部を形成する工程とを備えることを特徴とする貫通電極の製造方法。
【請求項１０】
請求項６から請求項８または請求項９において、
前記露出した導電体の裏面に、該導電体を接合するパッドを形成する工程を備えることを特徴とする貫通電極の製造方法。
【請求項１１】
請求項１から請求項４または請求項５に記載の貫通電極を有することを特徴とするパッケージ基台。
【請求項１２】
請求項１１において、
外部の配線端子と電気的に接続する外部端子を設け、該外部端子を前記貫通電極の裏面側に形成したことを特徴とするパッケージ基台。
【請求項１３】
請求項１１において、
前記貫通電極の貫通電極形成領域が、外部の配線端子と電気的に接続する外部端子の直径に内包された領域であることを特徴とするパッケージ基台。
【請求項１４】
請求項１から請求項４または請求項５に記載の貫通電極を有することを特徴とする半導体チップ。
【請求項１５】
請求項１４において、
前記貫通電極間を電気的に接続するバンプを、前記貫通電極のおもて面に直接形成したことを特徴とする半導体チップ。
【請求項１６】
請求項１４において、
前記貫通電極の貫通電極形成領域が、前記貫通電極間を電気的に接続するバンプの直径に内包された領域であることを特徴とする半導体チップ。
【請求項１７】
請求項１４において、
前記貫通電極の貫通電極形成領域が、直径９０μｍの領域内に設定されていることを特徴とする半導体チップ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００６−２３７５２４（Ｐ２００６−２３７５２４Ａ）
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願番号】特願２００５−５３９１８（Ｐ２００５−５３９１８）
【出願日】平成１７年２月２８日（２００５．２．２８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成１８年９月７日（２００６．９．７）
【国際特許分類】
【出願日】平成１７年２月２８日（２００５．２．２８）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]