ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ
【課題】オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供する。
【解決手段】単結晶基板８上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層９、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層１０、ＩｎＧａＡｓ層からなるチャネル層１２、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層１４、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層１５、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層１６を積層したＨＥＭＴ構造１８を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７において、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であるものである。
【解決手段】単結晶基板８上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層９、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層１０、ＩｎＧａＡｓ層からなるチャネル層１２、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層１４、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層１５、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層１６を積層したＨＥＭＴ構造１８を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７において、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であるものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体からなる高電子移動度トランジスタ用のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハに関するものである。
【背景技術】
【０００２】
ＧａＡｓを中心とするＩＩＩ−Ｖ族化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ ｅｌｅｃｔｏｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）は、超高速、高周波動作の観点から光通信システムの信号処理回路等の高速デジタル回路、携帯電話、無線ＬＡＮ等の無線通信機器の送信／受信信号の切り替えや内蔵アンテナと外部アンテナの切り替えに使用される。また低雑音の観点から、マイクロ波、又は、ミリ波帯で使用される低雑音増幅器への使用も期待されている。
【０００３】
ＨＥＭＴは、従来から使用されている電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に対しより高速動作ができるように電子を供給する領域（電子供給層）と電子が走行する領域（チャネル層又は電子走行層）を分離した構造となっている。更に、チャネル層と電子供給層は、材料が異なるためバンドギャップ、電子親和力が異なり、これらのヘテロ接合界面には伝導帯不連続が生じ、一種の量子井戸が形成される。ここに電子が有効的に閉じこめられ、いわゆる二次元原子ガスが形成される。二次元原子ガスが存在するチャネル側にはイオン化不純物が存在しないため、低温から室温にわたって、より高い移動度を示すことができる。
【０００４】
一方、これまでのＦＥＴは、電子供給層内を電子が走行するために電子を供給する不純物濃度が高くなるにつれ、その不純物が電子走行の障害となり、電子の走行速さ（移動度）を低下させることから電子濃度を高くすることが困難であった。この電子濃度の制約により、層内のオン抵抗を高め、消費電力を増幅させる要因となっていた。
【０００５】
ＨＥＭＴの基本構造は、図３に示すように、単結晶基板（半絶縁性のＧａＡｓ基板）１上に、電流リークを防止し、歪を緩衝するためのバッファ層２、電子が走行するチャネル層（電子走行層）３、電子を供給する電子供給層４、ショットキー電極と接し耐圧をとるためのショットキー層５、チップ化プロセス時にエッチングを止めるためのストッパー層（エッチングストッパー層）６、更にその上に電極となる金属との接触抵抗を小さくするためにｎ型のキャリアを高濃度にドープしたコンタクト層（キャップ層）７を順に積層したものである。
【０００６】
バッファ層２は、ノンドープのＧａＡｓ層とＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を交互にそれぞれ数ｎｍ〜数十ｎｍ積層してなる。チャネル層３は、ＩｎxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）からなる。但し、ＩｎＧａＡｓ層はＧａＡｓに格子整合が不可であるため格子緩和が発生しない程度の組成、膜厚が用いられる。電子供給層４は、高濃度のｎ型ＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を数十ｎｍ、若しくはＳｉプレナードープ層が積層されてなり、ショットキー層５は、ノンドープ若しくは低濃度のｎ型ＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を数十ｎｍ積層してなる。ストッパー層６は、ノンドープ若しくはｎ型ＩｎＧａＰ層を数十ｎｍ積層してなる。コンタクト層７としては、高濃度にＳｉをドーパントしたｎ型ＧａＡｓ層若しくは、近年ではより接触抵抗を下げるためにＴｅ又はＳｅをドーパントしたｎ型ＩｎxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を用いることもある。
【０００７】
これらＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハは、固体或いは液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させて、その上に薄膜結晶をエピタキシャル成長させる手法（ＭＯＣＶＤ法）と、超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で昇温させた基板上に供給し、その上に薄膜結晶をエピタキシャル成長させる手法（ＭＢＥ法）によって製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−９３８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ストッパー層を有するＨＥＭＴ構造を成長させた場合、ＩｎＧａＰ層からなるストッパー層中にＶ属原子分率で１５％を超えるＡｓが混入してしまう問題がある。Ｖ属原子分率で１５％を超えるＡｓが混入したストッパー層ではエッチングプロセス時に表面が白く曇ってしまう。或いはＡｌＧａＡｓ／ＩｎＧａＰ界面に不純物ピークが出てしまう。この場合、チップ化プロセスを行った際、ストッパー層が抵抗層となってしまい、オン抵抗が増大してしまう。
【００１０】
そこで、本発明の目的は、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００１１】
この目的を達成するために創案された本発明は、単結晶基板上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、ＩｎＧａＡｓ層からなるチャネル層、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層を積層したＨＥＭＴ構造を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、前記ストッパー層におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハである。
【００１２】
前記ストッパー層のＰＬピーク波長が６６０ｎｍ以下であると良い。
【００１３】
前記ＨＥＭＴ構造上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有すると良い。
【発明の効果】
【００１４】
本発明によれば、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを示す図である。
【図２】基板温度を変えたときのＩｎＧａＰ中のＡｓ取り込み量を示す図である。
【図３】ＨＥＭＴの基本構造を説明する図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００１７】
図１は、本発明の好適な実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを示す図である。
【００１８】
図１に示すように、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ＧａＡｓからなる単結晶基板８上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層９、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層１０、ＩｎＧａＡｓ層からなるチャネル層１２、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層１４、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層１５、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層１６を積層したＨＥＭＴ構造１８を有する。チャネル層１２の上下には、ノンドープのＡｌＧａＡｓ層からなるスペーサ層１１，１３が配置される。
【００１９】
さて、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ストッパー層１５のオン抵抗を低く抑えるために、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールしたものである。
【００２０】
そもそもＡｓは、ＨＥＭＴ構造のＩｎＧａＰ層以外の全ての層に使用されているため、Ａｓ供給ラインを封じ切ったとしても成長炉内に微量のＡｓが必ず存在してしまう。そのため、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールするのは非常に困難であった。
【００２１】
そこで、本発明者らは鋭意検討を重ね、その結果、ＩｎＧａＰ層においては基板温度を６００℃より高くして成長させた場合、層中へのＡｓの取り込み量がＶ属原子分率にして１５％超まで上昇してしまうことが分かった。この場合、エッチングした際、ＩｎＧａＰ層の表面が曇ってしまい、抵抗層を形成し、オン抵抗を上げる要因となってしまう。
【００２２】
一方、成長時の基板温度を６００℃以下に制御することでＩｎＧａＰ中へのＡｓの取り込み量を１５％以下まで下げることができることが分かった。この場合は、エッチング後のＩｎＧａＰ層の表面の曇りが解消され、オン抵抗の低いＨＥＭＴ構造１８を作製可能である。
【００２３】
つまり、本発明者らが提案するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法は、成長時の基板温度を６００℃以下とする方法であり、この方法によれば、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールすることができる。この方法においては、使用有機金属原料として基板温度が６００℃以下であっても熱分解が可能であるＴＥＩ、ＴＭＩ、ＴＥＧ、ＴＭＧを用いると良い。なお、成長方法としては、ＭＯＣＶＤ法若しくはＭＢＥ法を用いると良い。
【００２４】
さらに、本発明者らは、ストッパー層１５のＰＬピーク波長を６６０ｎｍ以下に制御することで、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークを無くすことができることを見出した。ＰＬピーク波長が６６０ｎｍ超のストッパー層１５においては、例え、Ａｓの取り込み量をＶ属原子分率で１５％以下まで低減したとしても、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークの影響により、オン抵抗が上がってしまう。
【００２５】
以上説明したように、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７によれば、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下としているため、オン抵抗を低く抑えることができる。
【００２６】
また、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法によれば、成長時の基板温度を６００℃以下とするため、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールでき、オン抵抗の低いストッパー層１５を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７を得られる。
【００２７】
なお、本実施の形態においては、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ＨＥＭＴ構造１８のみを有するものとしたが、ＨＥＭＴ構造１８上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有するように構成しても良い。
【実施例】
【００２８】
ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造し、基板温度を変えたときのＩｎＧａＰ中のＡｓ取り込み量を調べた。
【００２９】
（実施例）
先ず、図１に示すように、単結晶基板（半絶縁性のＧａＡｓ基板）８上に、バッファ層９となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．２８）、電子供給層１０となるｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、スペーサ層１１となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、チャネル層１２となるＩｎxＧａ(1-x)Ａｓ層（ｘ＝０．１８）、スペーサ層１３となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、ショットキー層１４となるｕｎ−ＧａＡｓ層、ストッパー層１５となるｎ−ＩｎxＧａ(1-x)Ｐ層（ｘ＝０．４８）、キャップ層１６となるｎ−ＧａＡｓ層を成長させた。
【００３０】
このとき、ストッパー層１５の成長時の基板温度は５５０℃とし、有機金属原料にＴＭＩ、ＴＥＧを使用して成長させた。
【００３１】
（比較例）
実施例と同様の構造のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造した。このとき、ストッパー層の成長時の基板温度は６５０℃とした。
【００３２】
（結果）
実施例及び比較例におけるＩｎＧａＰ中へのＡｓの取り込み量を調べた結果、図２に示すように、比較例（従来条件：基板温度６５０℃）では、Ａｓの取り込み量がＶ属原子分率で１６％と高かったのに対し、実施例（本発明：基板温度５５０℃）では、Ｖ属原子分率で６％まで低減することができた。
【００３３】
また、ストッパー層１５のＰＬピーク波長を調べた結果、その波長は６５５ｎｍであり、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークが無いことを確認した。
【００３４】
以上より、本発明によれば、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハが得られることが証明された。
【符号の説明】
【００３５】
８ 単結晶基板
９ バッファ層
１０ 電子供給層
１１ スペーサ層
１２ チャネル層
１３ スペーサ層
１４ ショットキー層
１５ ストッパー層
１６ キャップ層
１７ ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ
１８ ＨＥＭＴ構造
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体からなる高電子移動度トランジスタ用のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハに関するものである。
【背景技術】
【０００２】
ＧａＡｓを中心とするＩＩＩ−Ｖ族化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ ｅｌｅｃｔｏｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）は、超高速、高周波動作の観点から光通信システムの信号処理回路等の高速デジタル回路、携帯電話、無線ＬＡＮ等の無線通信機器の送信／受信信号の切り替えや内蔵アンテナと外部アンテナの切り替えに使用される。また低雑音の観点から、マイクロ波、又は、ミリ波帯で使用される低雑音増幅器への使用も期待されている。
【０００３】
ＨＥＭＴは、従来から使用されている電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に対しより高速動作ができるように電子を供給する領域（電子供給層）と電子が走行する領域（チャネル層又は電子走行層）を分離した構造となっている。更に、チャネル層と電子供給層は、材料が異なるためバンドギャップ、電子親和力が異なり、これらのヘテロ接合界面には伝導帯不連続が生じ、一種の量子井戸が形成される。ここに電子が有効的に閉じこめられ、いわゆる二次元原子ガスが形成される。二次元原子ガスが存在するチャネル側にはイオン化不純物が存在しないため、低温から室温にわたって、より高い移動度を示すことができる。
【０００４】
一方、これまでのＦＥＴは、電子供給層内を電子が走行するために電子を供給する不純物濃度が高くなるにつれ、その不純物が電子走行の障害となり、電子の走行速さ（移動度）を低下させることから電子濃度を高くすることが困難であった。この電子濃度の制約により、層内のオン抵抗を高め、消費電力を増幅させる要因となっていた。
【０００５】
ＨＥＭＴの基本構造は、図３に示すように、単結晶基板（半絶縁性のＧａＡｓ基板）１上に、電流リークを防止し、歪を緩衝するためのバッファ層２、電子が走行するチャネル層（電子走行層）３、電子を供給する電子供給層４、ショットキー電極と接し耐圧をとるためのショットキー層５、チップ化プロセス時にエッチングを止めるためのストッパー層（エッチングストッパー層）６、更にその上に電極となる金属との接触抵抗を小さくするためにｎ型のキャリアを高濃度にドープしたコンタクト層（キャップ層）７を順に積層したものである。
【０００６】
バッファ層２は、ノンドープのＧａＡｓ層とＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を交互にそれぞれ数ｎｍ〜数十ｎｍ積層してなる。チャネル層３は、ＩｎxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）からなる。但し、ＩｎＧａＡｓ層はＧａＡｓに格子整合が不可であるため格子緩和が発生しない程度の組成、膜厚が用いられる。電子供給層４は、高濃度のｎ型ＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を数十ｎｍ、若しくはＳｉプレナードープ層が積層されてなり、ショットキー層５は、ノンドープ若しくは低濃度のｎ型ＡｌxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を数十ｎｍ積層してなる。ストッパー層６は、ノンドープ若しくはｎ型ＩｎＧａＰ層を数十ｎｍ積層してなる。コンタクト層７としては、高濃度にＳｉをドーパントしたｎ型ＧａＡｓ層若しくは、近年ではより接触抵抗を下げるためにＴｅ又はＳｅをドーパントしたｎ型ＩｎxＧａ(1-x)Ａｓ層（但し０＜ｘ＜１）を用いることもある。
【０００７】
これらＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハは、固体或いは液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させて、その上に薄膜結晶をエピタキシャル成長させる手法（ＭＯＣＶＤ法）と、超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で昇温させた基板上に供給し、その上に薄膜結晶をエピタキシャル成長させる手法（ＭＢＥ法）によって製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−９３８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ストッパー層を有するＨＥＭＴ構造を成長させた場合、ＩｎＧａＰ層からなるストッパー層中にＶ属原子分率で１５％を超えるＡｓが混入してしまう問題がある。Ｖ属原子分率で１５％を超えるＡｓが混入したストッパー層ではエッチングプロセス時に表面が白く曇ってしまう。或いはＡｌＧａＡｓ／ＩｎＧａＰ界面に不純物ピークが出てしまう。この場合、チップ化プロセスを行った際、ストッパー層が抵抗層となってしまい、オン抵抗が増大してしまう。
【００１０】
そこで、本発明の目的は、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００１１】
この目的を達成するために創案された本発明は、単結晶基板上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、ＩｎＧａＡｓ層からなるチャネル層、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層を積層したＨＥＭＴ構造を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、前記ストッパー層におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハである。
【００１２】
前記ストッパー層のＰＬピーク波長が６６０ｎｍ以下であると良い。
【００１３】
前記ＨＥＭＴ構造上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有すると良い。
【発明の効果】
【００１４】
本発明によれば、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを示す図である。
【図２】基板温度を変えたときのＩｎＧａＰ中のＡｓ取り込み量を示す図である。
【図３】ＨＥＭＴの基本構造を説明する図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００１７】
図１は、本発明の好適な実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを示す図である。
【００１８】
図１に示すように、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ＧａＡｓからなる単結晶基板８上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層９、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層１０、ＩｎＧａＡｓ層からなるチャネル層１２、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層１４、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層１５、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層１６を積層したＨＥＭＴ構造１８を有する。チャネル層１２の上下には、ノンドープのＡｌＧａＡｓ層からなるスペーサ層１１，１３が配置される。
【００１９】
さて、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ストッパー層１５のオン抵抗を低く抑えるために、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールしたものである。
【００２０】
そもそもＡｓは、ＨＥＭＴ構造のＩｎＧａＰ層以外の全ての層に使用されているため、Ａｓ供給ラインを封じ切ったとしても成長炉内に微量のＡｓが必ず存在してしまう。そのため、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールするのは非常に困難であった。
【００２１】
そこで、本発明者らは鋭意検討を重ね、その結果、ＩｎＧａＰ層においては基板温度を６００℃より高くして成長させた場合、層中へのＡｓの取り込み量がＶ属原子分率にして１５％超まで上昇してしまうことが分かった。この場合、エッチングした際、ＩｎＧａＰ層の表面が曇ってしまい、抵抗層を形成し、オン抵抗を上げる要因となってしまう。
【００２２】
一方、成長時の基板温度を６００℃以下に制御することでＩｎＧａＰ中へのＡｓの取り込み量を１５％以下まで下げることができることが分かった。この場合は、エッチング後のＩｎＧａＰ層の表面の曇りが解消され、オン抵抗の低いＨＥＭＴ構造１８を作製可能である。
【００２３】
つまり、本発明者らが提案するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法は、成長時の基板温度を６００℃以下とする方法であり、この方法によれば、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールすることができる。この方法においては、使用有機金属原料として基板温度が６００℃以下であっても熱分解が可能であるＴＥＩ、ＴＭＩ、ＴＥＧ、ＴＭＧを用いると良い。なお、成長方法としては、ＭＯＣＶＤ法若しくはＭＢＥ法を用いると良い。
【００２４】
さらに、本発明者らは、ストッパー層１５のＰＬピーク波長を６６０ｎｍ以下に制御することで、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークを無くすことができることを見出した。ＰＬピーク波長が６６０ｎｍ超のストッパー層１５においては、例え、Ａｓの取り込み量をＶ属原子分率で１５％以下まで低減したとしても、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークの影響により、オン抵抗が上がってしまう。
【００２５】
以上説明したように、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７によれば、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下としているため、オン抵抗を低く抑えることができる。
【００２６】
また、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法によれば、成長時の基板温度を６００℃以下とするため、ＩｎＧａＰ中のＡｓが占めるＶ族原子分率を１５％以下にコントロールでき、オン抵抗の低いストッパー層１５を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７を得られる。
【００２７】
なお、本実施の形態においては、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７は、ＨＥＭＴ構造１８のみを有するものとしたが、ＨＥＭＴ構造１８上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有するように構成しても良い。
【実施例】
【００２８】
ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造し、基板温度を変えたときのＩｎＧａＰ中のＡｓ取り込み量を調べた。
【００２９】
（実施例）
先ず、図１に示すように、単結晶基板（半絶縁性のＧａＡｓ基板）８上に、バッファ層９となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．２８）、電子供給層１０となるｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、スペーサ層１１となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、チャネル層１２となるＩｎxＧａ(1-x)Ａｓ層（ｘ＝０．１８）、スペーサ層１３となるｕｎ−ＡｌxＧａ(1-x)Ａｓ層（ｘ＝０．３）、ショットキー層１４となるｕｎ−ＧａＡｓ層、ストッパー層１５となるｎ−ＩｎxＧａ(1-x)Ｐ層（ｘ＝０．４８）、キャップ層１６となるｎ−ＧａＡｓ層を成長させた。
【００３０】
このとき、ストッパー層１５の成長時の基板温度は５５０℃とし、有機金属原料にＴＭＩ、ＴＥＧを使用して成長させた。
【００３１】
（比較例）
実施例と同様の構造のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造した。このとき、ストッパー層の成長時の基板温度は６５０℃とした。
【００３２】
（結果）
実施例及び比較例におけるＩｎＧａＰ中へのＡｓの取り込み量を調べた結果、図２に示すように、比較例（従来条件：基板温度６５０℃）では、Ａｓの取り込み量がＶ属原子分率で１６％と高かったのに対し、実施例（本発明：基板温度５５０℃）では、Ｖ属原子分率で６％まで低減することができた。
【００３３】
また、ストッパー層１５のＰＬピーク波長を調べた結果、その波長は６５５ｎｍであり、ＡｌＧａＡｓ／ＩｎＧａＰ界面の不純物ピークが無いことを確認した。
【００３４】
以上より、本発明によれば、オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハが得られることが証明された。
【符号の説明】
【００３５】
８ 単結晶基板
９ バッファ層
１０ 電子供給層
１１ スペーサ層
１２ チャネル層
１３ スペーサ層
１４ ショットキー層
１５ ストッパー層
１６ キャップ層
１７ ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ
１８ ＨＥＭＴ構造
【特許請求の範囲】
【請求項１】
単結晶基板上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、ＩｎＧａＡｓ層からなるチャネル層、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層を積層したＨＥＭＴ構造を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、
前記ストッパー層におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であることを特徴とするＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項２】
前記ストッパー層のＰＬピーク波長が６６０ｎｍ以下である請求項１に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項３】
前記ＨＥＭＴ構造上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有する請求項１又は２に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項１】
単結晶基板上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、ＩｎＧａＡｓ層からなるチャネル層、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層を積層したＨＥＭＴ構造を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、
前記ストッパー層におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であることを特徴とするＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項２】
前記ストッパー層のＰＬピーク波長が６６０ｎｍ以下である請求項１に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項３】
前記ＨＥＭＴ構造上に、ＨＢＴ構造を積層したＢｉＦＥＴ構造を有する請求項１又は２に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１９１０９９（Ｐ２０１２−１９１０９９Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５５０８９（Ｐ２０１１−５５０８９）
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]