【課題】ＰＶＴ変動によってスキューが発生しても、不良に関する情報を適切に格納できるようにした半導体メモリ装置を提供する。
【解決手段】書き込み動作のために書き込みコマンドおよびデータを印加し、読み出し動作のために読み出しコマンドを印加し、前記読み出し動作によって出力データが入力されるテスト回路と、前記書き込みコマンドに応答して前記データをメモリセルに格納し、前記読み出しコマンドに応答して不良に関する情報を含む情報データを内部的に格納するが、前記情報データの格納は、前記情報データのレベルが遷移する場合に発生するパルスに同期して行われる。 （もっと読む）

【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。
【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。 （もっと読む）

【課題】タイミングエラーの種類を判別することができる集積回路を提供する。
【解決手段】エラー測定部は、同期動作回路に入力されているデータ信号が第１の期間内に変化した場合には同期動作回路における第１のタイミングエラーを検出する。また、エラー測定部は、第１の期間の前または後に所定の長さのエラー警告期間を加えた第２の期間内に前記データ信号が変化した場合には同期動作回路における第２のタイミングエラーを検出する。エラー補償制御部は、第１および第２のタイミングエラーがともに検出された場合には第１および第２のタイミングエラーの検出結果の履歴に基づいてタイミングの前後のいずれにおいて前記データ信号が変化したかを判断する。 （もっと読む）

【課題】評価環境を簡易化し、評価の効率化を図ることができる評価基板を得る。
【解決手段】評価基板１はパワーモジュール２を評価するために用いられる。パワーモジュール２は、パワー半導体装置３と、パワー半導体装置３の特性を検出する温度検出部４及び電圧検出部５とを有する。評価基板１の１枚の基板７に、電源回路８、フォトカプラ駆動回路９、及び表示部１０が設けられている。電源回路８はパワーモジュール２に電力を供給する。フォトカプラ駆動回路９はパワー半導体装置３を駆動する。表示部１０は温度検出部４及び電圧検出部５から入力した検出信号を表示する。 （もっと読む）

【課題】テスト時間をより短縮するテストパターンを作成する半導体集積回路検査装置，および，半導体集積回路の検査方法を提供する。
【解決手段】半導体集積回路検査装置20は，テストパターンを複数の区間に分割した分割テストパターン毎に，分割テストパターンに対する論理演算を異なる周期のクロック信号に基づき半導体集積回路に実行させることにより得られた半導体集積回路31の故障判定結果に基づき，分割テストパターン毎の最適クロック周期を算出する最適周期算出部213と，テストパターンと，テストパターンに係る分割テストパターン毎の最適クロック周期を有するテストパターンファイルを生成する新テストパターンファイル生成部214を有する。 （もっと読む）

【課題】電子機器におけるパケットエラー率を試験する方法及びシステムを提供する。
【解決手段】試験器１０４からＤＵＴ１０２に一連のデータパケット２０１を送信し、事前定義される受信エラーフリーデータパケットの数を設定し、一連のデータパケット２０１からＤＵＴ１０２でエラーなしに受信されたデータパケット２０１の数が事前定義される受信エラーフリーデータパケットの数と等しいか評価し、一連のデータパケット２０１からＤＵＴ１０２でエラーなしに受信されたデータパケット２０１の数が事前定義される受信エラーフリーデータパケットの数と等しくないとき正常動作のＤＵＴ１０２でゼロの受信パケットエラーを生成することが既知の電力レベルで試験器１０４からＤＵＴ１０２に追加データパケットを送信して、電子機器におけるパケットエラー率を試験する。 （もっと読む）

【課題】直流の電流および電圧を発生するときに、過剰な消費電力が出力アンプに作用しないように制御することを目的とする。
【解決手段】本発明の直流電流電圧源３は、出力設定部１１により設定された設定電圧Ｖｓｅｔを出力する出力アンプ１２と、出力アンプ１２が出力する出力電圧Ｖ１と出力アンプ１２に帰還されて入力される入力電圧Ｖ２とを入力して、出力アンプ１２の消費電力Ｐａｍｐを演算する演算部１９と、演算部１９により演算された消費電力Ｐａｍｐが予め設定された設定電力Ｐｌｉｍを超過しているか否かを比較する比較部２０と、消費電力Ｐａｍｐが設定電力Ｐｌｉｍを超過しているときには、出力設定部１１の設定値を低下させる制御を行う制御部２１と、を備えている。 （もっと読む）

【課題】 半導体集積回路装置の試験方法及び半導体集積回路装置に関し、所定の回路動作を行った状態のまま半導体集積回路装置側の操作で所望の温度に制御する。
【解決手段】 スクリーニング試験前の工程にて測定された半導体集積回路装置の回路毎の電源電流値或いは電流ランクのいずれかにより、前記半導体集積回路装置全体毎または個別の回路動作毎に、適切な周波数に周波数設定し、所望の発熱量になるよう発熱量の制御を行い、スクリーニング試験時に、所定の回路動作を行った状態のまま所望の温度に制御する。 （もっと読む）

【課題】半導体集積回路の外部端子としてＴＲＳＴがなくても、論理シミュレーションの際に、タップコントローラのステートを確定する。
【解決手段】タップコントローラ２は、リセット端子（端子ｐ４）を有し、回路部３は、タップコントローラ２における状態遷移を制御するステート制御信号と、クロック信号を入力し、ステート制御信号とクロック信号に応じて、リセット端子ｐ４にリセット信号を供給することで、タップコントローラ２のステートを確定する。 （もっと読む）

【課題】半導体集積回路のテスト時に発生する電源ノイズは、多種多様である。そのため、テスト時に生じる多様な電源ノイズを低減させる半導体集積回路のテストボードが、望まれる。
【解決手段】半導体集積回路のテストボードは、被検査デバイスに供給する電流値を被検査デバイスに供給されるクロックに同期させて変化させる電源電流制御回路を備えている。電源電流制御回路は、被検査デバイスに供給されるクロックに同期させて、被検査デバイスに供給される電流値を変化させる。 （もっと読む）

【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖ_ｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。 （もっと読む）

【課題】試験の信頼性を低下させることなく、試験時間を短縮する。
【解決手段】試験リスト保持部１２は、被試験対象物に実施すべき複数の試験項目とその順番を規定した試験リストを保持する。対応テーブル保持部１３は、各試験項目の結果値をランク分けし、各ランクと、省略または追加する試験項目とを対応付けたテーブルを保持する。試験結果値取得部２２は、試験リストにしたがい実施された試験項目の試験結果値を取得する。ランク判定部２３は、対応テーブル保持部１３を参照して、試験結果値取得部２２により取得された試験結果値をランク分けする。試験リスト管理部２４は、ランク判定部２３により決定されたランクに応じて試験リストの内容を適応的に変更する。 （もっと読む）

【課題】精度の高いディレイテストを行うことが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１は、クロック信号ＣＬＫに同期して動作する複数のレジスタを有する内部回路１１と、クロック信号ＣＬＫに同期して動作し第１ノードから第２ノードまでの信号伝搬時間を測定する遅延測定回路１２と、遅延測定モードの場合に、遅延測定回路１２に対してのみクロック信号ＣＬＫを供給し、電圧検出モードの場合に、内部回路１１及び遅延測定回路１２に対してクロック信号ＣＬＫを供給するクロック供給回路１３と、を備える。 （もっと読む）

【課題】ウェハに含まれる半導体集積回路の電気的特性の測定には、測定対象となる全ての半導体集積回路が専用の測定回路を備えている必要があるが、全ての半導体集積回路に対して専用の測定回路を配設すると、半導体集積回路の面積が増加してしまう問題がある。そのため、半導体集積回路の面積を増加させることなく、半導体集積回路の電気的特性の測定を可能とする半導体試験装置が望まれる。
【解決手段】半導体試験装置は、第１の半導体集積回路と、電気的特性を測定するための測定回路及び測定端子と、前記測定回路に近接する第２の半導体集積回路と、を含むウェハの特性の測定を行う測定部と、第２の半導体集積回路に対して実施するウェハテストから得られる第１の電気的特性と、測定端子から測定した第２の半導体集積回路についての第２の電気的特性と、の相関に基づいて第１の半導体集積回路について第２の電気的特性を推定する制御部と、を備えている。 （もっと読む）

【課題】ＪＴＡＧ-ＩＣＥにおいて、ＬＳＩの入出力状態をトリガとするエミュレーションのブレークを実現する「エミュレータ及びデバッグ方法」を提供する。
【解決手段】エミュレーション処理部２３は、ＬＳＩ３１のＩＣＥ制御ブロック３１４に命令を発行し、所定のプログラムをコアロジック３１１に実行させ、スキャン処理部２４は、ＬＳＩ３１のコアロジック３１１のプログラムの１ステップ実行毎のスキャン動作を、ＬＳＩ３１のバウンダリスキャン制御ブロック３１５に行わせ、ＬＳＩ３１の各入出力端子３１２の状態をスキャンデータメモリ２５に格納する。エミュレーション処理部２３は、スキャンデータメモリ２５からＬＳＩ３１の各入出力端子３１２の状態を読み出し、読み出した各入出力端子３１２の状態が、予めブレーク条件メモリ２６に設定されているブレーク条件にマッチするかどうかを調べ、マッチしていればプログラムの実行をブレークする。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】ＩＲドロップ問題を緩和することのできる半導体集積回路およびその設計方法を提供する。
【解決手段】本発明の一実施形態による半導体集積回路は、データをシリアルに転送するシリアル動作を行う直列接続された複数のフリップフロップを分割して構成された複数のＦ／Ｆグループと、前記Ｆ／Ｆグループに含まれるフリップフロップの出力が一致する場合に第１の信号を出力し、そうでない場合に第２の信号を出力する連続信号判定回路とを備えるとともに、前記Ｆ／Ｆグループの先頭以外のフリップフロップに対し、前記第１の信号を受信する場合にはクロック信号を供給せず、前記第２の信号を受信する場合にはクロック信号を供給するクロックゲーティング回路を備える。 （もっと読む）

【課題】複数の半導体チップの各々の信号端子が共通の外部端子に接続される場合であっても、半導体装置のオープン不良を検出する。
【解決手段】半導体装置は、複数の半導体チップと、外部と接続される電源端子、第１及び第２の外部端子と、を備え、複数の半導体チップのそれぞれは、第１の信号端子（第１の信号パッドＴ１）に供給される信号に基づくクロック信号によって計数を行うカウンタ部４２と、複数の半導体チップの中で自己の半導体チップを固定的に識別し、識別情報を出力する識別情報認識部と、カウンタ部４２の出力と識別情報を比較し、比較した比較結果に基づいて、第２の信号端子（第２の信号パッドＴ２）と電源端子との導通／非導通状態を制御する比較回路４３と、を有し、複数の半導体チップの各々の第１の信号端子は、共通の第１の外部端子に接続され、複数の半導体チップの各々の第２の信号端子は、共通の第２の外部端子に接続される。 （もっと読む）

【課題】負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置を提供する。
【解決手段】第１Ａ／Ｄコンバータ２２は、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ２に応じたアナログ観測値Ｓ２’をデジタル観測値Ｓ３に変換する。デジタル信号処理回路２４は、デジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される制御値Ｓ４をデジタル演算処理によって生成する。第１Ｄ／Ａコンバータ２６は、制御値Ｓ４をデジタル／アナログ変換して得られるアナログの電源信号Ｓ１を、電源ライン４を介してＤＵＴ１の電源端子Ｐ１に供給する。負荷推定部４０は、電源端子Ｐ１が接続されるべきノードＮ１に、電源ライン４を介して所定の周波数成分を含む試験信号Ｓ７を印加し、試験信号Ｓ７および観測信号Ｓ２’に応じて、デジタル信号処理回路２４の制御パラメータＳ８を生成する。 （もっと読む）

【課題】プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路（検査部位）の修理もしくは交換を容易にできる劣化検査装置を提供する。
【解決手段】プリント基板劣化検査装置は、パルス波を出力するパルス発生器５１と、プローブ３２と、オシロスコープ５３と、コンピュータ６０とを備える。プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。オシロスコープ５３は、パルス波がプリント基板から反射された反射波を、プローブ３２を介して測定する。コンピュータ６０は、プリント基板または検査部位に対して測定された反射波と比較のための参照用波形に基づいて、プリント基板あるいは検査部位の劣化を判定する。 （もっと読む）