【課題】熱伝導性に優れた半導体材料を使用可能で、生産性に優れた半導体デバイスの製造方法を提供する。
【解決手段】リン化インジウム材料に高濃度のシリコンをドーピングしたサブコレクタ層１２上にパッシベーション層１４が形成される。パッシベーション層１４の一部をエッチングにより除去して接触領域を露出させる。露出させた接触領域にエネルギー照射を行い、エネルギー照射を行った部分に低抵抗のオーム接触金属５１を堆積する。その後、フォトレジスト２１、２２を、フォトレジスト２２上に堆積した金属５１と共に除去する。エネルギー照射としては、不活性材料を使用したスパッタリング処理、化学的に活性を有するイオンを使用したスパッタリング処理、イオンミリング、及びプラズマエッチングのうちのいずれかを利用できる。 （もっと読む）

【課題】キャリア移動度に優れたＩｎＧａＡｓをベース層等に用いることで高速動作を維持しつつも、電流利得が大きく、しかも基板の大口径化が達成可能なＤ−ＨＢＴ構造の半導体装置を提供する。
【解決手段】Ｉｎ組成が５３％よりも小さい組成を持つＩｎＧａＡｓからなるベース層６と、ベース層６と格子定数が等しくなるようなＩｎ組成を有するＩｎＧａＰからなりベース層６を狭持する状態で設けられたエミッタ層８およびコレクタ層４とを備えたことを特徴としている。 （もっと読む）

本発明のバリスティック半導体素子は、ｎ型のエミッタ層（１０２）と、ｎ型のＩｎＧａＮで構成されたベース層（３０５）と、ｎ型のコレクタ層（３０７）と、前記エミッタ層（１０２）及び前記ベース層（３０５）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するエミッタ障壁層（１０３）、前記ベース層（３０５）及び前記コレクタ層（３０７）の間に挟まれ、前記ベース層（３０５）のバンドギャップより大きいバンドギャップを有するコレクタ障壁層（３０６）とを備え、１０ＧＨｚ以上で動作する。
（もっと読む）

ベース−エミッタターンオン電圧が低いこと、ベース−コレクタ接合に電子ブロッキング不連続性がないことという所望の特性を持つダブルヘテロ接合バイポーラトランジスタ構造体。これらの特性は、両方の階段遷移が、バンドギャップの伝導帯端部ではなくバンドギャップの価電子帯端部の遷移によるようにベース、エミッタ及びコレクタ材料を選択して、ヘテロ接合で階段遷移を示すバンドギャッププロフィールを提供することによって達成される。 （もっと読む）

【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。
【解決手段】n型GaN層２上にSiO₂マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO₂マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 （もっと読む）

【課題】ブロッキング現象を解消し、さらにトランジスタ動作を高速化することが可能なダブルへテ口接合バイポーラトランジスタを提供すること。
【解決手段】ｎ型のエミッタ層１、ｐ型のベース層２およびｎ型のコレクタ層３を備え、ベース層２がエミッタ層１およびコレクタ層３とヘテロ接合されてなるダブルへテ口接合バイポーラトランジスタ１００において、ベース層２が、コレクタ層３側から数えて２番目の第１のベース層２１、および、第１のベース層２１とコレクタ層３とに挟まれた第２のベース層２２を含む複数の層を有し、第２のベース層２２用の材料の電子親和力がコレクタ層３の形成に用いる材料の電子親和力よりも小さく、第２のベース層２２用の材料のエネルギーバンドギャップが、第１のベース層２１用およびコレクタ層３用の材料のエネルギーバンドギャップより狭い構成を有している。 （もっと読む）

【課題】高耐圧性能を維持したまま、高電流領域においても高い電流利得と高い遮断周波数を達成し、良好なトランジスタ動作が可能なバイポーラ型の半導体装置と、その製造方法を提供する。
【解決手段】第１の半導体層と、第１の半導体層よりも禁制帯幅の狭い第２の半導体層からなるコレクタにおいて、第２のコレクタ層内にピークを有し、且つ、そのピーク値が第１コレクタ層内のどの位置における不純物濃度よりも高くなるように不純物をドープする。更にに、ドープする不純物の濃度を、コレクタ−ベース間の空乏層が第１のコレクタまで伸びるように調整するのが好ましい。 （もっと読む）

【課題】半導体構造の歩留りを向上させるＳｉＧｅ付着条件を決定する方法を提供すること。
【解決手段】この半導体構造の製造は単結晶シリコン（Ｓｉ）層から開始される。次いでこの単結晶Ｓｉ層内に、第１および第２の浅いトレンチ分離（ＳＴＩ）領域を形成する。これらのＳＴＩ領域は第１の単結晶Ｓｉ領域を間に挟み、これを画定する。次に、この構造の上にシリコン−ゲルマニウム（ＳｉＧｅ）混合物を、あるＳｉＧｅ付着条件で付着させて、（ｉ）第１の単結晶シリコン領域の上面から第２の単結晶シリコン領域を成長させ、（ｉｉ）第１および第２のＳＴＩ領域の上面からそれぞれ第１および第２のポリシリコン領域を成長させる。その結果として得られる歩留りが予め指定された範囲内に収まるまで、ＳｉＧｅ付着温度を高くし、または前駆体流量を小さくし、あるいはその両方を実施することによって、この構造を大量生産するための満足のいくＳｉＧｅ付着条件を決定することができる。 （もっと読む）

ホットエレクトロン・トランジスタはエミッタ電極、ベース電極及びコレクタ電極と、エミッタ電極とベース電極との間に配置され、そこでの電子の輸送層として機能する第１のトンネル構造とを有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を含むように、少なくとも第１のアモルファス絶縁体層、及び別の第２の絶縁体層を含む。トランジスタはさらに、ベース電極とコレクタ電極との間に配置された第２のトンネル構造を含む。第２のトンネル構造は電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能し、その結果、電子の一部はコレクタ電極で収集される。薄膜トランジスタ内の界面での電子反射を低減する関連方法もまた開示される。
（もっと読む）