【課題】
従来よりも静電破壊耐圧を高くできる静電保護素子を提供する。
【解決手段】
ビルトインポテンシャルがSiGeのバンドギャップとほぼ同じになるn型Siとp型SiGeのpn接合を用いた静電保護素子を静電気が印加される端子と静電気を放電する端子間に接続することにより、n型Siとp型Siのpn接合に比べてpn接合に電流が流れはじめる電圧であるON電圧を低くでき、静電気が印加されて端子間電圧がまだ低い場合でも静電気が放電しはじめるようにして、静電破壊耐圧を上げる効果を得る。 （もっと読む）

【課題】 低電圧動作に有利であると共に、ベース層のシート抵抗を低減してfmaxの増大及びGainの増大、更には高効率動作を可能とし、また特にエミッタ層を制御性良く高品質に形成でき、エミッタ注入効率を安定して得ることのできるＨＢＴ構造を具備する（並びにこれを主要な構成要素とする）半導体装置を提供すること。
【解決手段】 第１導電型のエミッタ層と、第２導電型のベース層と、第１導電型のコレクタ層とを半導体基体上に有するＨＢＴ（ヘテロ接合バイポーラトランジスタ）を具備する半導体装置において、前記エミッタ層及び前記コレクタ層はＧａＡｓを主成分とし、前記ベース層はＧｅを主成分とすることを特徴とする半導体装置。 （もっと読む）

【課題】層厚の厚い高品質な窒化物半導体結晶層が、該結晶層内の歪を緩和させた状態で、再現性よく得られる半導体装置を提供すること。
【解決手段】基板１であるＳｉ基板上に、核形成層２であるＡｌＮ層(層厚１５０ｎｍ)、バッファ層３であるＩｎ_１−ＸＡｌ_ＸＮ組成傾斜層(層厚２１０ｎｍ、Ｉｎ組成１−Ｘは、上から下に向けて、０.１７から０.１まで変化、組成変化率 層厚３０ｍｎあたり０.０１)、窒化物半導体結晶層４である、ＧａＮ層(層厚１０００ｎｍ)およびＡｌＧａＮバリア層(層厚２５ｎｍ、Ａｌ組成０.２５)を、順次積層してなる積層構造を有する半導体装置を構成する。 （もっと読む）

【課題】 本願発明は、高コレクタ電流時、高速動作を維持できるＳｉＧｅＣヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。
【解決手段】 ＳｉＧｅＣヘテロ接合バイポーラトランジスタの代表例のコレクタは、ｎ型単結晶Ｓｉ層、及びｎ型単結晶ＳｉＧｅ層からなる。又、ベースは高濃度ｐ型単結晶ＳｉＧｅＣ層からなり、更にエミッタはｎ型単結晶Ｓｉ層からなる。ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面において、ｐ型単結晶ＳｉＧｅＣ層のバンドギャップは、ｎ型単結晶ＳｉＧｅ層以上である。コレクタ電流の増加によって、実効的な中性ベースが拡大した場合でも、ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面における伝導帯に、エネルギー障壁が発生しない。このため、電子の拡散が阻害されないことから、高注入状態においても、高速動作性能を維持できるヘテロ接合バイポーラトランジスタを実現でき、これを用いた回路の高性能化が可能となる。 （もっと読む）

【課題】高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ＧａＡｓからなるｎ型のサブコレクタ層１１０と、サブコレクタ層１１０上に形成され、サブコレクタ層１１０よりアバランシェ係数の小さい半導体材料からなるｎ型の第１のコレクタ層１２１と、第１のコレクタ層１２１上に形成され、サブコレクタ層１１０より低い不純物濃度のｎ型又はｉ型のＧａＡｓからなる第２のコレクタ層２０３と、第２のコレクタ層２０３上に形成され、ＧａＡｓからなるｐ型のベース層２０４と、ベース層２０４上に形成され、ベース層２０４よりバンドギャップの大きな半導体材料からなるｎ型のエミッタ層２０５とを備えるヘテロ接合バイポーラトランジスタ。 （もっと読む）

【課題】本来InP基板に格子整合性を有するInP系半導体素子をGaAs基板に形成することができるようにする。
【解決手段】GaAs基板１上にInPメタモルフィックバッファ層２を、厚さ４μｍ以上として、その表面の欠陥密度を１０^８／ｃｍ^２以下にすることによって、GaAs基板上に、すぐれた特性と信頼性を有する、InP系半導体素子１１を構成する （もっと読む）

【課題】臨界膜厚を厚くすることができるバイポーラトランジスタを提供することにある。
【解決手段】基板１上に核形成層２を形成し、核形成層２上にコレクタ電極層１１を形成し、コレクタ電極層１１上にノンドープＩｎ_０．１Ｇａ_０．９Ｎからなるコレクタ層１２を形成し、コレクタ層１２上にＭｇドープＩｎ_０．１Ｇａ_０．９Ｎからなるベース層１３を形成し、ベース層１３上にＳｉドープＩｎ_０．２６Ａｌ_０．７４Ｎからなるエミッタ層１４を形成し、エミッタ層１４上にエミッタ電極層１５を形成する。 （もっと読む）

【課題】再現性良く高歩留まりで製造することが可能な耐破壊性に優れたヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ヘテロ接合バイポーラトランジスタであって、サブコレクタ層１０２と、コレクタ層１１０と、ベース層１０６と、ベース層１０６を構成する半導体よりも大きなバンドギャップを有するエミッタ層１０７とを備え、コレクタ層１１０は、サブコレクタ層１０２上に形成された第１のコレクタ層１０３と、第１のコレクタ層１０３上に形成された第２のコレクタ層１０４と、第２のコレクタ層１０４とベース層１０６との間に形成された第３のコレクタ層１０５とを有し、第１のコレクタ層１０３を構成する半導体は、第３のコレクタ層１０５及び第２のコレクタ層１０４を構成する半導体と異なり、第２のコレクタ層１０４の不純物濃度は、サブコレクタ層１０２の不純物濃度よりも低く、かつ、第３のコレクタ層１０５の不純物濃度よりも高い。 （もっと読む）

【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。
【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にボロンドープのベース引き出し電極６が下全面接触で設けられ、ベース引き出し電極６に開口部６ａが設けられ、開口部６ａのベース引き出し電極６の側壁と底部Ｓｉキャップ層上に酸化膜７が設けられ、酸化膜７にエミッタ開口部７ａが設けられている。エミッタ開口部７ａを埋めるエミッタ引き出し電極９が設けられ、エミッタ引き出し電極９中のリンがＳｉキャップ層５に拡散されてエミッタ拡散層５ａが形成されている。ベース引き出し電極６とエミッタ開口部７ａは自己整合的に形成され、外部ベース層のリンク領域を削減し、ベース抵抗を低減できる。 （もっと読む）

【課題】ベース・エミッタのへテロ接合における伝導帯下端のバンド不連続（ΔＥｃ）を無くすことが可能なヘテロ接合バイポーラトランジスタを提供する。
【解決手段】半絶縁性ＧａＡｓから構成される基板１０１と、基板１０１に格子整合するエピタキシャル層１００とからなるヘテロ接合バイポーラトランジスタであって、エピタキシャル層１００は、ｎ⁺−ＧａＡｓから構成されるサブコレクタ層１０２と、ｎ−ＧａＡｓから構成されるコレクタ層１０３と、ｐ⁺−ＧａＰＳｂから構成されるベース層１０４と、ＧａＰＳｂと電子親和力が同じで、ＧａＰＳｂよりもバンドギャップエネルギーが大きいＩｎＧａＰから構成されるエミッタ層１０５とを有する。 （もっと読む）

【課題】低いオン抵抗を有し且つ高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを提供する。
【解決手段】 基板１００上に形成された導電型のサブコレクタ層１０１と、サブコレクタ層１０１上に形成された第１のコレクタ層１０２と、第１のコレクタ層１０２上に形成され、サブコレクタ層１０１の導電型と同一の導電型を有する第２のコレクタ層１０３とを備え、第１のコレクタ層１０２には、その内部にデルタドープ層１０８が介在している。 （もっと読む）

【課題】 サブコレクタ層のドーピング濃度および厚みを殆ど変えることなく、サブコレクタ層のシート抵抗を下げ、コレクタ抵抗を低減し、オン抵抗が小さく且つ雑音の少ないヘテロ接合バイポーラトランジスタを提供することを目的とする。
【解決手段】 サブコレクタ層をヘテロ接合を利用した量子井戸構造とすることにより、サブコレクタ層中に移動度の高い２次元電子ガスを発生させ、コレクタ電流としてこの２次元電子ガスを用いることにより、サブコレクタ層のシート抵抗を低減させオン抵抗を低減することができる。また、コレクタ電流として、２次元電子ガスを用いることで熱雑音の発生が抑えられ、雑音特性に優れたヘテロ接合バイポーラトランジスタを提供することができる。 （もっと読む）

【課題】 ダブルヘテロバイポーラトランジスタにおいて、高い耐圧を保ったまま伝導帯における障壁の発生を回避し、高電流において高速なトランジスタ動作を可能とする半導体装置及びその製造方法を提供する。
【解決手段】 ベースとコレクタの一部を、半導体基板より禁制帯幅の狭い材料で形成し、ベース内部にはエミッタ側からコレクタ側に向かって階段状又は連続的に禁制帯幅が増大する領域を設け、且つベース−コレクタ界面における禁制帯幅は、ベース中で最小となる禁制帯幅に比べて大きくなるように設計する。エミッタ−ベース近傍でのヘテロ効果を十分に保ったまま、従来よりもコレクタ側のベース層端における禁制帯幅を半導体基板の禁制帯幅に近づけることが出来、コレクタ電流が増大した際に生じるエネルギー障壁の高さを低減し、高電流での良好なトランジスタ動作が可能となる。 （もっと読む）

【課題】 素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。
【解決手段】 本発明による窒化物半導体は、導電性ＳｉＣ基板上に不純物濃度の高い窒化物半導体層と不純物濃度の低い窒化物半導体層を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成することを特徴としている。例えば、導電性ＳｉＣ基板の表面上に不純物濃度の高い導電性のｎ^＋型ＡｌＧａＮ層（Ａｌ組成＞０）と、不純物濃度の低いＡｌＢＧａＮ層（Ａｌ組成≧０、Ｂ組成≧０）を順次形成し、導電性ＳｉＣ基板の裏面にオーミック電極を形成する。これによって、クラックを生じることなく、１００ｎｍ以上の厚いＡｌＢＧａＮ層を形成することができ、素子の抵抗を抑えつつ、降伏電圧の高い窒化物半導体を実現することができる。 （もっと読む）

本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。
（もっと読む）

【課題】 オフセット電圧だけでなくニー電圧も十分に低減して、電力増幅器として用いた場合の動作効率を向上させることができる半導体装置を得る。
【解決手段】 ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^―３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 （もっと読む）

ｐ型不純物がドープされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌＩｎＧａＮから成るバッファ領域３、ｎ型ＧａＮから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型ＧａＮから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１にバッファ領域３のＧａ等の３族元素Ｇａが拡散し、低抵抗のｐ型拡散領域１ａが生じる。また、ｐ型シリコン基板１とｎ型ＡｌＧａＩｎＮから成るｎ型バッファ領域３とのヘトロ接合部分にｐ型シリコン基板１のキャリアの輸送を助ける界面準位が生じる。この界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率が高められ、発光ダイオードの駆動電圧が低くなる。
（もっと読む）

ｐ型不純物がド−プされ且つ十分な導電性を有するｐ型シリコン基板１を用意する。基板１の上にｎ型ＡｌＩｎＧａＮから成るバッファ領域３、ｎ型ＧａＮから成るｎ型窒化物半導体層１３、活性層１４、及びｐ型ＧａＮから成るｐ型窒化物半導体層１５を順次にエピタキシャル成長させる。ｐ型シリコン基板１とｎ型ＡｌＧａＩｎＮから成るｎ型バッファ領域３とのヘテロ接合における界面準位によってシリコン基板１のキャリアのｎ型バッファ領域３への輸送効率を高め、発光ダイオ−ドの駆動電圧を低くする。
（もっと読む）

【課題】 高周波特性を劣化することなく、コレクタ・エミッタ間の動作時の破壊耐圧を向上させたヘテロ接合バイポーラトランジスタの半導体装置を提供する。
【解決手段】 n+ＧａＡｓコレクタコンタクト層１１と、n+ＧａＡｓコレクタコンタクト層１１に接触して形成されたn型ＡｌｘＧａ１−ｘＡｓコレクタ層１２と、n型ＡｌｘＧａ１−ｘＡｓコレクタ層１２の層に接触して形成されたn型ＧａＡｓコレクタ層１４と、n型ＧａＡｓコレクタ層１４に接触して形成されたp型ＧａＡｓベース層１５と、p型ＧａＡｓベース層１５に接触して形成されたn型ＩｎＧａＰエミッタ層１６を備えており、n型ＡｌｘＧａ１−ｘＡｓコレクタ層１２のＡｌの組成比xは、n型ＧａＡｓコレクタ層１４に近づくにつれてコレクタ相４のＧａＡｓの組成に徐々に等しくなるように変化することを特徴とする。 （もっと読む）

【課題】 エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴを実現する。
【解決手段】 高濃度ｎ型の第１サブコレクタ層１０２上に、バンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層１０８と、ｉ型又は低濃度ｎ型のコレクタ層１０３と、高濃度ｐ型のベース層１０４と、バンドギャップの大きい材料からなるｎ型のエミッタ層１０５と、高濃度ｎ型のエミッタキャップ層１０６と、バンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層１０７とが順次形成されている。エミッタコンタクト層１０７からは、エミッタ電極を兼ねる配線１１５Ａが引き出され、エミッタ層１０５からは、ベース電極を兼ねる配線１１５Ｂが引き出され、第２サブコレクタ層１０８からは、コレクタ電極を兼ねる配線１１５Ｃが引き出されている。 （もっと読む）