【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】エンコードエラーの発生を抑圧することができるAD変換回路および撮像装置を提供する。
【解決手段】VCO100aの出力信号CK0〜CK8のうち出力信号CK7が上位計数部101のカウントクロックとなる。演算部106は、出力信号CK7を基準として定義される出力信号CK0〜CK8の状態（状態0〜状態7）を検出するため、各出力信号の論理状態の変化位置を検出し、検出された変化位置に基づいて下位計数信号を生成する。演算部106がこの変化位置を検出する際の手順では、立下りエッジが略同時になる出力信号CK0と出力信号CK7の論理状態の比較は行われない。このため、エンコードエラーの発生を抑圧することができる。 （もっと読む）

【課題】抵抗性構成要素を利用するデジタル／アナログ変換の技術及び方法を提供する。
【解決手段】ＲＤＡＣ回路は、ｎビットデジタル入力信号から導出されたアナログ出力信号を供給する。ＲＤＡＣ回路は、複数の抵抗性回路分岐１０を含み、各抵抗性回路分岐は、プルアップ／プルダウンネットワーク構成に配置する。ＲＤＡＣ回路は、並列に位置決めされた複数の抵抗性回路分岐を含み、複数の抵抗性回路分岐の各々は、第１のインバータ回路１４、第２のインバータ回路１６、及び抵抗性構成要素１８を含む。ＲＤＡＣ回路は、アナログ出力信号を供給する出力ノードを含む。 （もっと読む）

【課題】カウントクロックの周波数によらず、AD変換により得られるデジタルデータの分解能を向上させることができるAD変換回路および撮像装置を提供する。
【解決手段】ラッチ部108は、比較部109による比較処理の間、クロック生成部18からのクロック信号を通過させ、比較処理の終了に係るタイミングでクロック信号をラッチする。列カウント部103は、クロック生成部18からのクロック信号をカウントすることに加えて、ラッチ部108にラッチされたクロック信号の論理状態に基づいて生成された計数信号をカウントする。 （もっと読む）

【課題】従来よりも高精度かつ高速の変換が可能なカラムＡＤＣを内蔵した固体撮像装置を提供する。
【解決手段】固体撮像装置２００において、各変換部１２は、対応の垂直読出線９を介して出力された各画素の信号を第１〜第Ｎ（Ｎは３以上の整数）の変換ステージを順に実行することによってデジタル値に変換する。第１〜第Ｎ−１の変換ステージでは、各変換部１２は、画素の信号を保持する保持ノードＮＤ１の電圧を所定の電圧ステップずつ変化させながら参照電圧と比較することによって、デジタル値の最上位ビットを含む上位の複数ビットの値を決定する。第Ｎの変換ステージでは、各変換部１２は、第Ｎ−１の変換ステージにおける電圧ステップの範囲またはそれを超える範囲で、保持ノードＮＤ１の電圧を連続的に変化させながら参照電圧と比較することによって、残りの最下位ビットまでの値を決定する。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】低周波ノイズ除去に伴う消費電力の増加を最小限に抑えることができる固体撮像装置を提供する。
【解決手段】画素部100は、入射した光の大きさに応じた画素信号を出力する画素101と、補正用基準電圧に応じた補正用画素信号を出力する補正用画素102とを有する。AD変換回路105は、複数の遅延素子が接続された遅延回路を有し、画素信号または補正用画素信号のレベルに対応する数の遅延素子をパルス信号が通過すると、パルス信号が通過した遅延素子の数に応じたデジタル信号を出力する。制御部111は、1フレーム内でｍ（mは2以上の自然数）行の画素信号のAD変換に対応して1行の補正用画素信号のAD変換を行うように垂直走査部103およびAD変換部105を制御する。ノイズ除去部109は、補正用画素信号のAD変換結果を用いて画素信号のAD変換結果からノイズを除去する。 （もっと読む）

【課題】隣接ビアを伝送される信号間の干渉を低減でき、ひいてはビア数の増大を抑止でき、センサを搭載したチップの面積、実装工程を低減でき、結果的にコスト削減を図ることができる半導体装置、固体撮像装置、およびカメラシステムを提供する。
【解決手段】第１チップ１１０と、第２チップ１２０と、を有し、第１チップ１１０と第２チップ１２０は貼り合わされた積層構造を有し、第１チップと第２チップ間の配線は、ビア１１４を通して接続され、第１チップ１１０は、各センサ１１１で発生したアナログ信号を時間離散化した信号が、対応するビアを介して第２チップに伝送され、第２チップ１２０は、ビアを介した第１チップから伝送された信号を第１チップでサンプリングしたタイミングとは異なるタイミングでサンプリングする機能と、量子化してデジタル信号を得る機能と、を含む。 （もっと読む）

【課題】被写体の撮像と並行して、Ａ／Ｄ変換器に供給されるカウント信号の検査を行うことができる光電変換システムを提供することを課題とする。
【解決手段】マトリクス状に配置された複数の画素と、ランプ信号を生成する参照信号生成部と、列毎に配置され、画素からの信号をＡ／Ｄ変換するＡ／Ｄ変換器と、ランプ信号の出力に合わせてカウント動作を行い、カウント信号をカウント信号線を介してＡ／Ｄ変換器に供給するカウンタと、Ａ／Ｄ変換器とは独立して設けられ、カウント信号の期待値とカウント信号線を介して供給されるカウンタからのカウント信号とを照合することによりカウンタの検査を行うカウンタ検査回路を備え、被写体の撮像と並行に、カウント信号の検査を行えるようにする。 （もっと読む）

【課題】 ＡＤＣにおいて、ランプ信号の電位の時間に依存した変化の開始に先立って、ランプ信号のランプ開始電位をシフトする形態が知られている。このランプ信号の電位をシフトする方法として、従来は積分アンプの入出力端子間に設けられた積分容量に電流を印加して充放電させていた。従って、ランプ信号のランプ開始電位をシフトするのに積分容量を充放電する期間を要していた。
【解決手段】 ランプ信号のランプ開始電位をシフトさせる電圧供給部を有することを特徴とするランプ信号出力回路である。 （もっと読む）

【課題】ランプ信号の生成に容量帰還型アンプを用いても、良好なＡＤ変換精度でＡＤ変換を行うことができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、列毎に配置され画素からの信号を増幅する増幅回路と、ランプ信号を生成する参照信号発生回路と、ランプ信号及び増幅回路からの出力を用いて、画素からの信号をＡＤ変換するＡＤ変換回路とを備え、増幅回路が有する容量帰還型アンプ及び参照信号発生回路が有する容量帰還型アンプにて同じ構造の帰還容量を用い、かつ帰還容量と増幅器との接続関係を同じにするようにして、増幅回路及び参照信号発生回路のそれぞれの帰還容量のキャパシタンスの電圧依存性を等しくし、ＡＤ変換精度を向上させる。 （もっと読む）

【課題】オフセットの影響、回路規模の増大、フリッカ等を抑制し、画質の向上に好適なドライバの提供。
【解決手段】切換制御信号が第１の論理値のとき、第１、第３の電圧が第１、第３の差動段に、第２、第４の電圧が第２、第４の差動段に入力され、第１、第３の差動段の出力が第１、第３の出力段の入力に、第２、第４の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加され、切換制御信号が第２の論理値のとき、第１、第３の電圧が第３、第１の差動段に、第２、第４の電圧が第４、第２の差動段に入力され、第３、第１の差動段の出力が第１、第３の出力段の入力に、第４、第２の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加される。 （もっと読む）

【課題】デジタル−アナログ変換器の低電圧動作を実現するとともにミラー電流精度を高める。
【解決手段】デジタル−アナログ変換器１０は、基準電流を所定のミラー比で複製する第１トランジスタと前記第１トランジスタにカスコード接続される第２トランジスタとを含むミラー回路と、前記第２トランジスタのゲートに接続され、外部からの入力されるデジタル入力信号によってオン・オフ制御されるアナログスイッチとを含む。 （もっと読む）

【課題】Ａ／Ｄ変換器の比較器のオフセット電圧を簡単な構成で補正するための技術を提供する。
【解決手段】アナログ信号を入力するための入力端子ＩＮと、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、非反転入力端子、反転入力端子及び出力端子を有し、非反転入力端子に供給された電圧と反転入力端子に供給された電圧との比較結果に応じた出力信号Ｖｏｕｔを出力端子から出力する比較器ＣＭＰと、比較器の反転入力端子に接続された補正用キャパシタＣｏｆｆと、入力端子に入力されたアナログ信号に対応するデジタルデータを出力する出力回路３３０とを備え、入力端子に入力された第２アナログ信号を比較器の非反転入力端子に供給しつつ、参照信号を用いて、比較器の非反転入力端子に供給されている第２アナログ信号又は補正用キャパシタに保持されている合計電圧を変化させる。 （もっと読む）

【課題】アナログ信号をそれぞれが保持する２つのキャパシタを含むＡ／Ｄ変換器においてキャパシタ間のクロストークを軽減する技術を提供する。
【解決手段】Ａ／Ｄ変換器３００は第１アナログ信号及び第２アナログ信号を順番に入力するための入力端子と、第１キャパシタ及び第２キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第１入力端子及び第２入力端子を有し、第１入力端子に供給された入力電圧と第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器ＣＭＰと、比較器の第１入力端子に供給された入力電圧が変化し始めてから比較器の出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路３３０とを備える。 （もっと読む）

【課題】サンプリング回路の低消費電力化を図る。
【解決手段】サンプリングスイッチＳＷ１を介してサンプリングキャパシタＣ１が接続される出力端子２に、トランジスタＭ１のソースとトランジスタＭ２のソースを接続する。さらに、トランジスタＭ１のゲートと入力端子１との電位差がトランジスタＭ３の閾値電圧にほぼ等しくなるように制御するダイオード接続のトランジスタＭ３と、入力端子１と出力端子２の電位が等しくなるよう制御し、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流が等しくなるように制御する演算増幅器４とを設ける。 （もっと読む）

【課題】カウントした計数値の誤差の発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ104から出力される上位用カウントクロックに基づいてカウントを行って第2の上位計数値を取得する。変更部103は、上位カウンタ101のカウントクロックの切換えの際に、カウントクロックの論理状態を所定の状態に変更する。 （もっと読む）

【課題】ＡＤ変換の処理時間を短くすることができるようにする。
【解決手段】 画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。 （もっと読む）

【課題】容量DA変換器を駆動するドライバを低消費電力化しつつ、低誤差のAD変換を行う。
【解決手段】バイナリ重み型容量DA変換器は、アナログ入力信号と、参照電圧とに基づき、Nビットの各ビットに対応するサイクル毎に、残差信号を生成する。第1比較器は、前記サイクル内の第1の時点における前記残差信号を、所定電圧と比較して、論理値を表す第1比較結果を得る。レジスタは、前記第1比較結果を保持する。第２比較器は、前記サイクル内における前記第1の時点より後の第2の時点における前記残差信号を、前記所定電圧と比較して、論理値を表す第2比較結果を得る。誤り判定回路は、前記第1比較結果が前記第2比較結果と異なるとき、誤り検出信号を発生させる。誤り訂正回路は、前記誤り判定回路により前記誤り検出信号が発生させられたとき、前記レジスタから読み出し第1比較結果を反転して出力する。 （もっと読む）