【課題】主素子の出力静電容量の増大を防止し、接合容量充電電流に起因するターンオン損失を抑制する半導体スイッチを提供する。
【解決手段】逆導通性能を有し、高耐圧な電圧駆動型スイッチング素子である主素子１と、主素子１に比べ耐圧が低い逆流防止素子３と、主素子１の負極と逆流防止素子３の負極とを接続して主素子１の正極を正極端子とし、逆流防止素子３の正極を負極端子とし、正極端子と負極端子間に負極端子から正極端子に向かう方向が順方向となるように接続し、主素子１と同等の耐圧を有する高速還流ダイオード４と、主素子１の正極に正電圧が印加される方向に接続し、少なくとも主素子１の耐圧より低い電圧パルスを発生するとともに主素子１又は逆流防止素子３がオフする時期と略同期して電圧パルスを出力する予備電圧印加回路５と、を備えた半導体スイッチ。 （もっと読む）

【課題】電源電圧を安定化して、高周波駆動に対応可能な電力変換装置を提供する。
【解決手段】複数のハイサイドトランジスタユニットｍｈは、各相ごとに設けられ、対応する相の出力端子ＯＵＴと上側電源ラインＬＰの間に、電気的に並列に、かつ制御端子が独立して設けられる。複数のハイサイドゲートドライブ回路１０Ｈ＿Ｕ１〜Ｕ３は、対応する複数のハイサイドトランジスタユニットｍｈｕ１〜３にゲートドライブ信号を出力する。複数のハイサイド電源回路１４Ｈ＿Ｕ１〜Ｕ３は、対応するハイサイドゲートドライブ回路１０Ｈ＿Ｕ１〜Ｕ３に電源電圧ＶＤＤＨ＿Ｕ１〜Ｕ３を供給する。下側アームについても同様に、複数のローサイドトランジスタユニットに分割される。 （もっと読む）

【課題】電力損失が少なく、低コストなスイッチング素子の駆動回路を提供する。
【解決手段】スイッチング素子の駆動回路は、電源と、前記電源の正極性端子とスイッチング素子の制御端子との間に挿入される第１スイッチと、前記電源の負極性端子と前記スイッチング素子の制御端子との間に挿入される第２スイッチと、前記スイッチング素子の電流出力端子に一端が接続される第３スイッチと、前記スイッチング素子の前記電流出力端子に一端が接続される第４スイッチと、前記第３スイッチの他端に高電位側の端子が接続され、前記第４スイッチの他端に低電位側の端子が接続される電圧出力部とを含む。 （もっと読む）

【課題】パワー半導体スイッチング素子とユニポーラ型ダイオードとを並列接続したスイッチング回路（インバータ装置）において、リンギングによるノイズの低減化を図る。
【解決手段】主回路１９に流れる主回路電流が所定値以下のときは、Ｓｉ−ＩＧＢＴ１２はゲート抵抗１２ｇによってスイッチング駆動する。ここで、主回路電流検出カレントトランス１８が検出した主回路電流が閾値以上になると、主回路電流検出回路５０は、ゲート抵抗切替用ｐＭＯＳ３３をＯＮからＯＦＦにする。これにより、Ｓｉ−ＩＧＢＴ１２はゲート抵抗１２ｇとゲート抵抗３１の和で動作する。すなわち、Ｓｉ−ＩＧＢＴ１２のゲート駆動回路のゲート抵抗値を大きくなる。これにより、Ｓｉ−ＩＧＢＴ１２のコレクタ−エミッタ間電圧のｄｖ／ｄｔ、つまり、ユニポーラ型ダイオード１４のリカバリｄｖ／ｄｔが小さくなるのでリンギングによるノイズを低減させることができる。 （もっと読む）

【課題】ノーマリーオフ化したＧａＮ−ＨＥＭＴを電源回路に用いた場合、長期間電源をオフしている間にノーマリーオンに戻るのを防止する制御回路を提供する。
【解決手段】制御回路は、ソース、ゲート及びドレインを有する第１のスイッチング素子と、第２のスイッチング素子を介して前記ゲートに電圧を供給するバッテリーと、第３のスイッチング素子を介して前記ゲートにＰＷＭ信号を供給するＰＷＭ信号発生回路と、電源がオフの状態で、前記第２のスイッチング素子をオンして前記ゲートに前記バッテリーの電圧を供給すると共に、前記第３のスイッチング素子をオフし、電源がオンの状態で、前記第３のスイッチング素子をオンして前記ゲートに前記ＰＷＭ信号電圧を供給すると共に、前記第２のスイッチング素子をオフするゲート制御回路とを有する。 （もっと読む）

【課題】固定が容易で且つ設置スペースを削減できるようにしたスイッチング素子の駆動回路を提供する。
【解決手段】多層配線板８の下面が主電流経路６上に搭載する搭載面とされているため、その多層配線板８の搭載面を平坦面にすることができる。したがって、主電流配線６は、その上面が平坦な設置面として形成されていれば、単に多層配線板８の搭載面を主電流配線６の上面に配置することで設置できる。これにより、コイルＬを容易に固定でき設置スペースを削減できる。 （もっと読む）

【課題】性能のばらつきが小さな半導体装置を提供する。
【解決手段】この半導体装置は、ノードＮ１，Ｎ２間に直列接続された第１のスイッチング素子（高耐圧のトランジスタＱ１）および第２のスイッチング素子（抵抗素子Ｒ１および低耐圧のトランジスタＱ２）と、第２のスイッチング素子に並列接続された第３のスイッチング素子（低耐圧のトランジスタＱ３）とを含む。トランジスタＱ２をオンさせるとトランジスタＱ１がオンし、さらにトランジスタＱ３をオンさせるとノードＮ１，Ｎ２間が導通状態になる。したがって、オン抵抗値の高い第１のスイッチング素子をオンさせて高耐圧のトランジスタＱ１をオンさせるので、ターンオン時間のばらつきが小さくなる。 （もっと読む）