スイッチング電源装置の制御回路およびスイッチング電源装置
【課題】スイッチング電源装置において、交流入力電圧の大きさに応じて個々に防振対策をする必要性をなくすようにする。
【解決手段】入力電圧検出部３０は、交流入力電圧が１００Ｖ系であるか２００Ｖ系であるかを検出し、その検出結果に応じて、周波数低減ゲイン設定部４０が周波数低減ゲイン特性を切り替える。周波数低減ゲイン設定部４０は、負荷率に応じた値のフィードバック信号を受け、切り替えられた周波数低減ゲイン特性に沿った周波数に変換し、その周波数のオン・オフ信号で駆動回路６０がスイッチング素子を駆動する。交流入力電圧の大きさに応じて周波数低減ゲイン特性を切り替えたことで、１００Ｖ系より２００Ｖ系の方がフィードバック信号の低減が早まるという特性がキャンセルされ、周波数低減時に電源動作周波数が可聴領域に到達する負荷率を揃えることができ、一括した防振対策を可能にする。
【解決手段】入力電圧検出部３０は、交流入力電圧が１００Ｖ系であるか２００Ｖ系であるかを検出し、その検出結果に応じて、周波数低減ゲイン設定部４０が周波数低減ゲイン特性を切り替える。周波数低減ゲイン設定部４０は、負荷率に応じた値のフィードバック信号を受け、切り替えられた周波数低減ゲイン特性に沿った周波数に変換し、その周波数のオン・オフ信号で駆動回路６０がスイッチング素子を駆動する。交流入力電圧の大きさに応じて周波数低減ゲイン特性を切り替えたことで、１００Ｖ系より２００Ｖ系の方がフィードバック信号の低減が早まるという特性がキャンセルされ、周波数低減時に電源動作周波数が可聴領域に到達する負荷率を揃えることができ、一括した防振対策を可能にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフライバック式のスイッチング電源装置の制御回路およびスイッチング電源装置に関し、特に交流入力の電圧が相違しても負荷率に対する電源動作周波数の特性が変わらないようにしたスイッチング電源装置の制御回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、商用の交流電圧を任意の電圧の直流電圧に変換して出力することができ、部品点数が少なく、広い入力電圧範囲に対しても対応可能である。出力電圧が商用電源とは絶縁されている方式として、フライバック式のものが知られている。このフライバック式のスイッチング電源装置は、交流入力電圧を直流電圧に変換する入力回路と、トランスと、スイッチング素子と、トランスの二次側の電圧を直流電圧（出力電圧）に変換する出力回路と、スイッチング素子をオン・オフ制御する制御回路とを備えている。この制御回路は、出力回路の出力電圧を基にトランスの一次巻線に直列に接続されたスイッチング素子のオン幅を制御することで、出力電圧が一定になるように制御している。
【０００３】
この制御回路は、また、スイッチング電源装置の負荷状態を検出し、高負荷状態の場合には、固定の高周波でスイッチ素子のオン・オフを制御している。しかし、軽負荷状態になった場合には、スイッチ素子のスイッチング周波数を低減してスイッチング損失を低減する制御が一般に行われている（たとえば、特許文献１，２参照）。
【０００４】
特許文献１に記載の発明は、フライバック式のスイッチング電源装置ではないが、出力電圧を検出し、高負荷状態で出力電圧が低下しているときは、高いスイッチング周波数を維持している。一方、軽負荷状態により出力電圧が高くなっていくと、出力電圧が高くなるに従ってスイッチング周波数を下げていき、これによって、軽負荷の効率を改善するようにしている。
【０００５】
また、特許文献２に記載の発明も、同様に、出力回路の電圧を検出してフィードバックされた電圧が所定値以上であると、発振器の周期を決めるコンデンサが一定のバイアス電流で充電され、発振器は、一定の発振周波数で発振する。フィードバックされた電圧が所定値以下の領域では、コンデンサに充電されるバイアス電流値が減少し、スレッシュレベルを超えるまでの充電時間が長くなるため、スイッチング周波数が低減していく。
【０００６】
このように、スイッチング電源装置では、負荷率に対する発振周波数の低減特性を有している。このようなスイッチング電源装置をワールドワイド対応の仕様にする場合、交流入力には、１００Ｖ系および２００Ｖ系の商用電源が接続されることになる。このとき、スイッチング電源装置は、入力される交流入力電圧が広範囲に対応するよう設計されており、構成要素および各種設定値は同じに設計されている。
【０００７】
図１０は交流入力電圧が相違するときの負荷率に対する電源動作周波数低減特性を示す図である。
この図１０に示す特性図は、横軸が負荷率、縦軸が電源動作周波数であり、交流入力電圧Ｖｉｎの値が１００Ｖ系の場合（交流１１５Ｖ）および２００Ｖ系の場合（交流２３０Ｖ）における負荷率に対する電源動作周波数（スイッチング周波数）低減特性を示している。
【０００８】
この特性図によれば、交流入力電圧Ｖｉｎの値が１００Ｖ系および２００Ｖ系のいずれの場合も、ある負荷率より高い状態では、電源動作周波数は一定であり、ある負荷率より軽負荷になると、電源動作周波数は低減する特性になっている。しかしながら、電源動作周波数が低減を開始するポイントは、１００Ｖ系では、４７％の負荷率であるのに対し、２００Ｖ系では、６４％の負荷率となっている。これは、電源動作周波数および負荷率の条件が同じであれば、交流入力電圧が高いほどトランスに蓄積されるエネルギの増加率が高くなり、その分、スイッチング素子のオン幅を狭めるようにフィードバックがより強くかかり、その結果として電源動作周波数の低減が早まるからである。
【０００９】
スイッチング電源装置は、軽負荷になるほど電源動作周波数が低減していき、最終的には、電源動作周波数が可聴領域に入ってしまう。可聴領域のスイッチング周波数では、トランスのコアがその可聴領域の周波数で振動することになるので、トランスから異音を発するような音鳴り現象が発生する。そのため、電源動作周波数が可聴領域まで低下した場合に、何らかの防振対策が必要になる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１５５２８１号公報
【特許文献２】特開２００４−４０８５６号公報（段落〔００２５〕，図１１）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、交流入力電圧が１００Ｖ系の場合と２００Ｖ系の場合とでは、負荷率に対する電源動作周波数低減特性がそれぞれ異なった特性を示し、軽負荷時に電源動作周波数が可聴領域に入るタイミングが異なる。そのため、スイッチング電源装置は、装置構成がワールドワイドの仕様に対応していながら、防振対策に関しては、使用電源電圧の大きさに応じて個別に防振のための調整をしなければならないという問題点があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、交流入力電圧の大きさに応じた防振対策が不要なスイッチング電源装置の制御回路およびスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、上記の課題を解決するために、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御するフライバック式のスイッチング電源装置の制御回路が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を備えている。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部を備えている。
【００１４】
また、本発明では、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたフライバック式のスイッチング電源装置が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を有している。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替え、交流入力電圧が高圧系および低圧系のいずれにおいても負荷率に対するスイッチング周波数の特性が変化しないように制御する周波数低減ゲイン設定部を有している。制御回路は、さらに、周波数低減ゲイン設定部の出力電圧によりスイッチング素子のスイッチング周波数を決定する可変周波数発振部を有している。
【００１５】
このようなスイッチング電源装置の制御回路およびスイッチング電源装置によれば、周波数低減ゲイン設定部が高圧系用の周波数低減ゲイン特性と低圧系用の周波数低減ゲイン特性とを有し、これらを交流入力電圧に応じて切り替えるようにした。これにより、高圧系で動作しているときと低圧系で動作しているときで異なる特性を示していた負荷率に対する周波数の特性をほぼ同じにすることができる。このため、周波数が可聴領域まで低減したときに生じる音鳴りの対策を共用化することができる。
【発明の効果】
【００１６】
上記構成のスイッチング電源装置の制御回路およびスイッチング電源装置は、２種類の周波数低減ゲイン特性を有し、交流入力電圧に応じて切り替えるようにして、負荷率に対する周波数の特性が変わらないようにした。これにより、周波数が可聴領域まで低減したときに音鳴りが生じることがあるが、その音鳴りの対策を交流入力電圧ごとにする必要がないという利点がある。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係る制御回路を内蔵したスイッチング電源装置の回路構成を示す図である。
【図２】電源動作周波数可変機能に関する部分を示した制御回路のブロック図である。
【図３】入力電圧検出部の構成例を示す回路図である。
【図４】入力電圧検出部の動作説明図である。
【図５】周波数低減ゲイン設定部の構成例を示す回路図である。
【図６】周波数低減ゲイン設定部のゲイン特性を示す図である。
【図７】周波数低減ゲイン設定部を構成する各種要素の数値例を示す図である。
【図８】可変周波数発振部の構成例を示す回路図である。
【図９】制御回路の負荷率に対する電源動作周波数の特性を示す図である。
【図１０】交流入力電圧が相違するときの負荷率に対する電源動作周波数低減特性を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は本実施の形態に係る制御回路を内蔵したスイッチング電源装置の回路構成を示す図である。
【００１９】
スイッチング電源装置は、商用の交流電源１に接続して使用される。交流電源１の各端子は、それぞれトランスを構成する巻線２ａ，２ｂの一端に接続され、巻線２ａ，２ｂの他端は、コンデンサ３の両端子に接続される。この巻線２ａ，２ｂおよびコンデンサ３は、入力フィルタを構成し、電源動作周波数のような高い周波数の電流の通過を抑制する機能を有している。
【００２０】
コンデンサ３の両端子は、ダイオードブリッジ４の交流入力端子に接続され、ダイオードブリッジ４の正極端子は、コンデンサ５の正極端子に接続され、ダイオードブリッジ４の負極端子は、接地されている。また、コンデンサ３の一方の端子には、ダイオード６のアノード端子が接続され、ダイオード６のカソード端子は、電流制限抵抗７を介して制御回路８のＶＨ端子に接続されている。
【００２１】
制御回路８は、集積回路により構成され、過熱ラッチ保護用のＬＡＴ端子、フィードバック制御用のＦＢ端子、電流検出用のＩＳ端子、ＧＮＤ端子、内部電源生成用のＶＣＣ端子、スイッチング信号出力用のＯＵＴ端子などを備えている。
【００２２】
制御回路８のＬＡＴ端子は、サーミスタ９の一端に接続され、サーミスタ９の他端は、接地されている。制御回路８のＦＢ端子は、出力電圧に相当する信号を入力するよう接続されている。制御回路８のＩＳ端子は、コンデンサ１０および抵抗１１の共通接続点に接続され、コンデンサ１０の他端は接地され、抵抗１１の他端は、センス抵抗１２に接続されている。コンデンサ１０および抵抗１１は、センス抵抗１２によって検出された信号のノイズフィルタを構成している。制御回路８のＶＣＣ端子は、コンデンサ１３の正極端子およびダイオード１４のカソード端子に接続され、コンデンサ１３の負極端子は、接地されている。ダイオード１４のアノード端子は、トランスＴの補助巻線１５の一端に接続され、補助巻線１５の他端は、接地されている。コンデンサ１３、ダイオード１４および補助巻線１５は、補助巻線１５に生起された交流電圧を直流電圧に変換する回路を構成し、制御回路８の電源回路を構成している。制御回路８のＯＵＴ端子は、スイッチング素子１６の制御端子に接続されている。スイッチング素子１６は、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。このＭＯＳＦＥＴのゲート端子は、制御回路８のＯＵＴ端子に接続され、ソース端子は、センス抵抗１２を介して接地され、ドレイン端子は、トランスＴの一次巻線１７の一端に接続されている。トランスＴの一次巻線１７の他端は、コンデンサ５の正極端子に接続されている。
【００２３】
トランスＴは、二次巻線１８を有し、その一端は、ダイオード１９のアノード端子に接続されている。ダイオード１９のカソード端子は、コンデンサ２０の正極端子に接続され、コンデンサ２０の負極端子は、二次巻線１８の他端に接続され、かつ接地されている。二次巻線１８、ダイオード１９およびコンデンサ２０は、二次巻線１８に生起された交流電圧を直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。
【００２４】
コンデンサ２０の正極端子は、フォトカプラ２１の発光ダイオード２１ａのアノード端子に接続され、発光ダイオード２１ａのカソード端子は、シャントレギュレータ２２のカソード端子に接続され、シャントレギュレータ２２のアノード端子は接地されている。このシャントレギュレータ２２は、コンデンサ２０の正極端子と負極端子との間に直列接続された抵抗２３，２４の接続点に接続されていて、抵抗２３，２４により分圧された出力電圧（コンデンサ２０の両端電圧）が、図示されない基準電圧と比較される。フォトカプラ２１のフォトトランジスタ２１ｂは、そのコレクタ端子が制御回路８のＦＢ端子に接続され、エミッタ端子が接地されている。コンデンサ２０の正極端子は、また、このスイッチング電源装置の出力端子２５に接続され、その出力端子２５は、負荷２６に接続されている。
【００２５】
以上の構成のスイッチング電源装置において、交流電源１の交流入力電圧は、入力フィルタを構成するトランス２ａ，２ｂおよびコンデンサ３を介してダイオードブリッジ４に供給され、ダイオードブリッジ４にて全波整流され、コンデンサ５にて平滑される。この交流入力電圧を整流平滑した直流電圧は、トランスＴの一次巻線１７に供給される。また、交流入力電圧をダイオード６で半波整流した脈流電圧は、電流制限抵抗７を介して制御回路８のＶＨ端子に供給される。
【００２６】
制御回路８は、ＶＨ端子に脈流電圧を受けて起動し、スイッチング素子１６のオン・オフ制御を開始する。スイッチング素子１６がオンされると、電流がトランスＴの一次巻線１７、スイッチング素子１６およびセンス抵抗１２を介してグランドに流れ、トランスＴのコアにエネルギが蓄えられる。このとき、トランスＴの二次巻線１８は、入出力の位相が一次巻線１７と逆にされているので、二次側の電圧は、ダイオード１９で逆バイアスされ、二次側に電流は流れない。
【００２７】
スイッチング素子１６がオフされると、トランスＴの一次側に電流は流れない。しかし、トランスのエネルギを二次側から開放しようとして、ダイオード１９の順方向に電流が流れ、その電流は、コンデンサ２０および負荷２６に流れる。
【００２８】
以上のようにスイッチング素子１６のオン・オフが繰り返されることで、交流入力電圧のエネルギがトランスＴに蓄えられ、蓄えられたエネルギが二次側のコンデンサ２０に伝達されるとともに、出力端子２５から負荷２６に供給される。同様に、トランスＴに蓄えられたエネルギの一部は、トランスＴの補助巻線１５からも取り出され、ダイオード１４を介してコンデンサ１３に充電され、そのコンデンサ１３の電圧は、制御回路８のＶＣＣ端子に制御回路８の電源電圧として供給される。
【００２９】
スイッチング電源装置の出力電圧は、シャントレギュレータ２２によって検出され、フォトカプラ２１を介して制御回路８のＦＢ端子にフィードバックされ、制御回路８は、出力電圧が一定になるようＰＷＭ（Pulse Width Modulation）制御を行う。
【００３０】
シャントレギュレータ２２は、出力電圧を抵抗２３，２４で分圧した電圧と内部の基準電圧とを比較し、出力電圧の変化に応じてフォトカプラ２１の発光ダイオード２１ａに流す電流を制御する。高負荷で出力電圧が低下すると、フォトカプラ２１の発光ダイオード２１ａを流れる電流が低下し、発光量が低下する。フォトカプラ２１のフォトトランジスタ２１ｂは、受光量が減ることでオン抵抗が高くなり、制御回路８のＦＢ端子の電圧が高くなる。制御回路８は、そのＦＢ端子の電圧が高くなることを受けて、スイッチング素子１６のオン幅を広げ、出力電圧を上げるよう制御する。逆に、軽負荷状態になって出力電圧が上昇すると、フォトカプラ２１の発光ダイオード２１ａを流れる電流が増加し、発光量が増加する。フォトカプラ２１のフォトトランジスタ２１ｂは、受光量が増加することでオン抵抗が低くなり、制御回路８のＦＢ端子の電圧が低下する。制御回路８は、そのＦＢ端子の電圧の低下を受けて、スイッチング素子１６のオン幅を狭め、出力電圧を下げるように制御する。このようにして、出力電圧をシャントレギュレータ２２が監視し、それをフォトカプラ２１が制御回路８にフィードバックすることで、制御回路８は、出力電圧が一定になるようＰＷＭ制御を行う。
【００３１】
ここで、上述のように、電源動作周波数および負荷率の条件が同じであれば、交流入力電圧が高いほどスイッチング素子のオン期間にトランスに蓄積されるエネルギの増加率が高くなり、その分、スイッチング素子のオン幅を狭めるようにフィードバックがより強くかかるため、１００Ｖ系より２００Ｖ系の方が、ＦＢ端子の電圧の低減が早まる。
【００３２】
制御回路８は、また、フォトカプラ２１によってフィードバックされたＦＢ端子の電圧を基に負荷２６の負荷率を判断し（上記のように負荷率が高いほどＦＢ端子の電圧が高くなり、負荷率が低いほどＦＢ端子の電圧が低くなる。）、その負荷率に応じて電源動作周波数を可変する機能も有している。以下、これについて説明する。
【００３３】
図２は電源動作周波数可変機能に関する部分を示した制御回路のブロック図である。
制御回路８は、入力電圧検出部３０、周波数低減ゲイン設定部４０、可変周波数発振部５０および駆動回路６０を備えている。入力電圧検出部３０は、ＶＨ端子に入力された脈流電圧から交流電源１の電圧が１００Ｖ系であるか２００Ｖ系であるかを検出する。周波数低減ゲイン設定部４０は、入力電圧検出部３０による検出結果に応じて周波数低減ゲイン特性を切り替え、ＦＢ端子に入力された電圧から負荷率を判断して周波数低減ゲインを設定する。可変周波数発振部５０は、周波数低減ゲイン設定部４０にて設定された周波数低減ゲイン特性に従って電源動作周波数の三角波を生成する。駆動回路６０は、可変周波数発振部５０にて生成された電源動作周波数の三角波とＦＢ端子に入力された電圧とを比較してスイッチング素子１６をＰＷＭ制御するＰＷＭ信号を生成・増幅し、スイッチング素子１６を駆動する。
【００３４】
以下、制御回路８の入力電圧検出部３０、周波数低減ゲイン設定部４０および可変周波数発振部５０の具体的な構成および動作について、図面を参照しながらそれらの詳細を順次説明する。
【００３５】
図３は入力電圧検出部の構成例を示す回路図、図４は入力電圧検出部の動作説明図である。
入力電圧検出部３０は、２つのヒステリシスコンパレータ３１，３２と、インバータ３３と、Ｄ型フリップフロップ回路３４とを備えている。制御回路８のＶＨ端子には、ヒステリシスコンパレータ３１，３２の非反転入力端子が接続されている。ヒステリシスコンパレータ３１の出力は、インバータ３３の入力に接続され、インバータ３３の出力は、Ｄ型フリップフロップ回路３４のクロック入力端子ＣＬＫに接続されている。ヒステリシスコンパレータ３２の出力は、Ｄ型フリップフロップ回路３４のデータ入力端子Ｄに接続されている。なお、実際はＶＨ端子とヒステリシスコンパレータ３１，３２の非反転入力端子とは直接接続されず、図示しない分圧回路を介して接続されている。すなわち、ＶＨ端子の電圧を分圧して低電圧にした電圧が、ヒステリシスコンパレータ３１，３２の非反転入力端子に入力されている。電圧の関係が理解しやすいように、以下の説明ではＶＨ端子の電圧を直接入力しているとして説明とするが（これは、関連の回路素子が高耐圧のものであれば正しい説明となっている。）、実際は上記のように分圧されていて、関連の基準電圧の値も分圧された電圧に対応するものになっている。
【００３６】
ヒステリシスコンパレータ３１およびインバータ３３は、クロック生成回路を構成し、ヒステリシスコンパレータ３２は、高入力電圧検出回路を構成している。また、ヒステリシスコンパレータ３１，３２は、それらの反転入力端子に比較のための閾値を設定する基準電圧源３５，３６が接続されているが、基準電圧源３５，３６は、ヒステリシス特性を設定するためにそれぞれ２つの値を有している。すなわち、図４に示したように、ヒステリシスコンパレータ３１の基準電圧源３５は、閾値ＶＴ１Ｈ，ＶＴ１Ｌの値を有し、ヒステリシスコンパレータ３２の基準電圧源３６は、閾値ＶＴ２Ｈ，ＶＴ２Ｌの値を有している。閾値ＶＴ１Ｈ，ＶＴ１Ｌは、１００Ｖ系の半波波形のピーク値より小さい値であって、ＶＴ１Ｈ＞ＶＴ１Ｌを満足する値に設定されている。一方、閾値ＶＴ２Ｈは、１００Ｖ系の半波波形のピーク値より大きく、２００Ｖ系の半波波形のピーク値より小さい値に設定され、かつ、閾値ＶＴ２Ｌは、ＶＴ１Ｌ＞ＶＴ２Ｌを満足する値に設定されている。
【００３７】
ここで、電源として２００Ｖ系の交流電源１が接続され、ＶＨ端子にその半波整流された電圧波形が入力されているとした場合（図４の左半分の波形）の動作について説明する。まず、半波整流された電圧波形が入力されるまで、ヒステリシスコンパレータ３１，３２は、それらの非反転入力端子がゼロ近傍の値なので、それぞれの出力がロー（Ｌ）レベル、Ｌレベルを受けるインバータ３３の出力がハイ（Ｈ）レベルになっている。２００Ｖ系の半波整流された電圧波形が入力されると、まず、ヒステリシスコンパレータ３１は、半波整流された電圧が閾値ＶＴ１Ｈ以上になると出力がＨレベルとなり、インバータ３３の出力はこれを受けてＬレベルになる。続いて、ヒステリシスコンパレータ３２は、半波整流された電圧が閾値ＶＴ２Ｈ以上になると出力がＨレベルになる。その後、ヒステリシスコンパレータ３１は半波整流された電圧が閾値ＶＴ１Ｌ以下になると出力がＬレベルとなり、インバータ３３の出力はこれを受けてＨレベルになる。このとき、Ｄ型フリップフロップ回路３４は、クロック入力端子ＣＬＫの立ち上がりエッジでデータ入力端子Ｄに入力されているデータ、すなわち、Ｈレベルのデータを入力し、その値を保持し、出力端子Ｑより出力する。この出力端子Ｑの出力信号は、周波数低減ゲイン設定部４０へスイッチ信号ＳＷとして入力される。この出力端子Ｑの出力信号の値は、この入力電圧検出部３０が２００Ｖ系の半波整流された電圧波形を検出している限り、変化しない。
【００３８】
一方、電源として１００Ｖ系の交流電源１が接続されている場合（図４の右半分の波形）、ヒステリシスコンパレータ３１は、半波整流された電圧が閾値ＶＴ１Ｈ以上で出力がＨレベルとなり、閾値ＶＴ１Ｌ以下で出力がＬレベルになり、これに応じてインバータ３３の出力は、ＬレベルおよびＨレベルになる信号を出力する。高入力電圧検出回路のヒステリシスコンパレータ３２は、その非反転入力端子に閾値ＶＴ２Ｈ以上の電圧が印加されることがないので、その出力は、Ｌレベルのままである。したがって、Ｄ型フリップフロップ回路３４は、クロック入力端子ＣＬＫの立ち上がりエッジで入力するデータ入力端子ＤのデータがＬレベルのままであるので、その値、すなわちＬレベルの信号が出力端子Ｑより出力される。この出力端子Ｑの出力信号の値は、この入力電圧検出部３０が１００Ｖ系の半波整流された電圧波形を検出している限り、変化しない。
【００３９】
以上のように、この入力電圧検出部３０は、交流電源１電圧が１００Ｖ系であるか２００Ｖ系であるかを検出し、１００Ｖ系である場合には、Ｌレベルの信号を、２００Ｖ系である場合には、Ｈレベルの信号をスイッチ信号ＳＷとして出力する。
【００４０】
図５は周波数低減ゲイン設定部の構成例を示す回路図、図６は周波数低減ゲイン設定部のゲイン特性を示す図、図７は周波数低減ゲイン設定部を構成する各種要素の数値例を示す図である。
【００４１】
周波数低減ゲイン設定部４０は、増幅器（演算増幅器）ｆｂａｍｐを有し、その反転入力端子には、制御回路８のＦＢ端子が接続されている。接地電位と電源電圧ＶＤＤとの間には、直列接続された抵抗Ｒ１’，Ｒ１，Ｒ２，Ｒ２’が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、増幅器ｆｂａｍｐの非反転入力端子に接続され、さらに、抵抗Ｒ３を介して増幅器ｆｂａｍｐの出力端子ｆｂａｍｐ＿ｏｕｔに接続されている。また、抵抗Ｒ１’および抵抗Ｒ２’には、それぞれスイッチ４１，４２が並列に接続されている。これらスイッチ４１，４２は、半導体スイッチによって構成され、その制御端子は、入力電圧検出部３０のスイッチ信号ＳＷを受けるよう構成されている。すなわち、スイッチ４１，４２は、入力電圧検出部３０からＨレベルのスイッチ信号ＳＷ（ＳＷ＝ＯＮ）を受けると閉成（導通）し、Ｌレベルのスイッチ信号ＳＷ（ＳＷ＝ＯＦＦ）を受けると開成（遮断）する。なお、電源電圧ＶＤＤは、制御回路８のＶＣＣ端子に入力された電圧を定電圧化したものである。
【００４２】
この周波数低減ゲイン設定部４０は、ＦＢ端子電圧が周波数低減開始電圧より低下したときに出力電圧がリニアに低下していく周波数低減ゲイン特性を２種類有し、スイッチ信号ＳＷによりどちらの周波数低減ゲイン特性を使用するかを選択して設定する。
【００４３】
次に、２種類の周波数低減ゲイン特性について説明するが、説明を簡単にするために、スイッチ４１，４２が閉成して抵抗Ｒ１’，Ｒ２’が短絡している状態、つまり、２００Ｖ系用の周波数低減ゲイン特性について説明する。ここでは、図５に示したように、抵抗Ｒ１を流れる電流をｉ１、抵抗Ｒ２を流れる電流をｉ２、抵抗Ｒ３を流れる電流をｉ３、増幅器ｆｂａｍｐの非反転入力端子の電圧をＶｆｂ、出力端子ｆｂａｍｐ＿ｏｕｔの電圧をＶｏとする。すると、電流ｉ１，ｉ２，ｉ３は、次のように表すことができる。なお、増幅器ｆｂａｍｐの非反転入力端子の電圧は、増幅器ｆｂａｍｐの２つの入力端子の仮想短絡により、増幅器ｆｂａｍｐの反転入力端子に入力されているＦＢ端子の電圧Ｖｆｂに等しくなっている。
ｉ１＝ｉ２＋ｉ３・・・（１）
ｉ１＝Ｖｆｂ／Ｒ１・・・（２）
ｉ２＝（ＶＤＤ−Ｖｆｂ）／Ｒ２・・・（３）
ｉ３＝（Ｖｏ−Ｖｆｂ）／Ｒ３・・・（４）
（１）式に（２）〜（４）式を代入して整理すると、Ｖｏは、
Ｖｏ＝（Ｒ３／Ｒ１＋Ｒ３／Ｒ２＋１）・Ｖｆｂ−（Ｒ３／Ｒ２）・ＶＤＤ・・・（５）
となる。抵抗値および電源電圧は変化しないので，それらの項目を定数に置き換えると、（５）式は、
Ｖｏ＝ｋ・Ｖｆｂ−ｍ・・・（６）
で表すことができる。但し、
ｋ＝Ｒ３／Ｒ１＋Ｒ３／Ｒ２＋１
ｍ＝（Ｒ３／Ｒ２）・ＶＤＤ
である。
【００４４】
ここで、周波数低減ゲイン特性は、ＦＢ端子電圧があるポイントから周波数の低減を開始してあるポイントを通るという傾き特性を有し、この傾き特性は、（６）の一次式によって表され、ｋの値によって決められる。また、周波数の低減を開始するポイントのＦＢ端子電圧Ｖｆｂ１は、たとえば、Ｖｏ＝ＶＤＤ／２のときであり、周波数が最も低下する最低周波数のときのＦＢ端子電圧Ｖｆｂ２は、Ｖｏ＝０のときである。なお、ＦＢ端子電圧は、負荷率が高くなると高い値を示すので、実質的に負荷率と同義と考えることができる。但し、上述のように、１００Ｖ系と２００Ｖ系では負荷率とＦＢ端子電圧との対応関係は異なる。
【００４５】
この周波数低減ゲイン特性は、図６に示したように、２００Ｖ系においては、ＦＢ端子電圧がＶｆｂ１（２００Ｖ）より低下したときに出力電圧Ｖｏが（たとえば）ＶＤＤ／２から０まで変化する特性になっている。
【００４６】
一方、１００Ｖ系の場合は、周波数の低減を開始するポイントを２００Ｖ系の場合のＦＢ端子電圧Ｖｆｂ１（２００Ｖ）よりも高いＦＢ端子電圧Ｖｆｂ１（１００Ｖ）にして、２００Ｖ系の場合よりも早く周波数低減をする特性にしている。この１００Ｖ系の周波数低減ゲイン特性は、２００Ｖ系の特性よりも、傾きが緩く、なおかつ、最低周波数のときのＦＢ端子電圧Ｖｆｂ２（１００Ｖ）を２００Ｖ系のＦＢ端子電圧Ｖｆｂ２（２００Ｖ）と一致させるとよい。これらの条件は、１００Ｖ系で抵抗Ｒ１，Ｒ２の値をそれぞれ高くすることによって達成することができる。そのため、この周波数低減ゲイン設定部４０では、抵抗Ｒ１，Ｒ２にそれぞれ抵抗Ｒ１’，Ｒ２’を直列に接続し、１００Ｖ系の場合に、抵抗Ｒ１’，Ｒ２’に並列に接続されたスイッチ４１，４２を開成して抵抗Ｒ１，Ｒ２の値をそれぞれＲ１＋Ｒ１’，Ｒ２＋Ｒ２’に高くするようにしている。
【００４７】
このときの各種要素の具体的な数値例を図７に示す。なお、ここでは、電源電圧ＶＤＤは５Ｖ、周波数低減開始時のＦＢ端子電圧Ｖｆｂ１は、Ｖｏ＝ＶＤＤ／２のとき、最低周波数時のＦＢ端子電圧Ｖｆｂ２は、Ｖｏ＝０のときとしている。この数値例によれば、交流電源１が１００Ｖ系のときの周波数低減開始のＦＢ端子電圧Ｖｆｂ（１００Ｖ）を２００Ｖ系のときの周波数低減開始のＦＢ端子電圧Ｖｆｂ（２００Ｖ）より高く設定されている。また、最低周波数のときのＦＢ端子電圧Ｖｆｂ２は、２００Ｖ系および１００Ｖ系ともにほぼ同じ値になっている。
【００４８】
図８は可変周波数発振部の構成例を示す回路図である。なお、以下において、トランジスタＰＭ１〜ＰＭ４はＰチャネルＭＯＳＦＥＴであり、トランジスタＮＭ１〜ＮＭ３はＮチャネルＭＯＳＦＥＴである。
【００４９】
可変周波数発振部５０は、増幅器（演算増幅器）５１を有している。増幅器５１の第１の非反転入力端子は、周波数低減ゲイン設定部４０の出力端子ｆｂａｍｐ＿ｏｕｔが接続されてその電圧Ｖｏが印加されている。第２の非反転入力端子は、基準電圧ｖｆを出力する基準電源に接続されている。増幅器５１の出力は、ｎｐｎトランジスタ５２のベース端子に接続され、トランジスタ５２のエミッタ端子は、増幅器５１の反転入力端子と抵抗Ｒ４の一端とに接続されている。抵抗Ｒ４の他端は、接地されている。トランジスタ５２のコレクタ端子は、トランジスタＰＭ１のドレイン端子およびゲート端子に接続され、トランジスタＰＭ１のソース端子は、電源ＶＤＤに接続されている。
【００５０】
トランジスタＰＭ１のゲート端子は、トランジスタＰＭ２のゲート端子に接続され、トランジスタＰＭ２のソース端子は、電源ＶＤＤに接続されている。トランジスタＰＭ１のゲート端子は、また、トランジスタＰＭ３のゲート端子に接続され、トランジスタＰＭ３のソース端子は、電源ＶＤＤに接続されている。したがって、トランジスタＰＭ１およびトランジスタＰＭ２は、第１のカレントミラー回路を構成し、トランジスタＰＭ１およびトランジスタＰＭ３は、第２のカレントミラー回路を構成している。
【００５１】
トランジスタＰＭ３のドレイン端子は、トランジスタＮＭ１のドレイン端子およびゲート端子に接続され、トランジスタＮＭ１のソース端子は、接地されている。トランジスタＮＭ１のゲート端子は、トランジスタＮＭ２のゲート端子に接続され、トランジスタＮＭ２のソース端子は、接地されている。したがって、トランジスタＮＭ１およびトランジスタＮＭ２は、第３のカレントミラー回路を構成している。
【００５２】
トランジスタＰＭ２のドレイン端子は、トランジスタＰＭ４のソース端子に接続され、トランジスタＰＭ４のバックゲート端子は、電源ＶＤＤに接続されている。トランジスタＰＭ４のドレイン端子は、トランジスタＮＭ３のドレイン端子に接続され、トランジスタＰＭ４のゲート端子は、トランジスタＮＭ３のゲート端子に接続されている。トランジスタＮＭ３のソース端子は、トランジスタＮＭ２のドレイン端子に接続され、トランジスタＮＭ３のバックゲート端子は、接地されている。ここで、トランジスタＰＭ４は、第１のカレントミラー回路の電流をオン・オフするスイッチを構成し、トランジスタＮＭ３は、第３のカレントミラー回路の電流をオン・オフするスイッチを構成している。
【００５３】
トランジスタＰＭ４およびトランジスタＮＭ３のドレイン端子は、コンデンサＣｔの一端に接続され、そのコンデンサＣｔの他端は、接地されている。コンデンサＣｔの一端は、比較器５３の非反転入力端子および比較器５４の反転入力端子に接続されている。比較器５３の反転入力端子は、基準電圧ＶｔｈＨを出力する基準電圧源に接続され、比較器５４の非反転入力端子は、基準電圧ＶｔｈＬを出力する基準電圧源に接続されている。基準電圧ＶｔｈＨおよび基準電圧ＶｔｈＬは、ＶｔｈＨ＞ＶｔｈＬの関係を有している。これにより、基準電圧ＶｔｈＨは、コンデンサＣｔが充電されるときの上限閾値電圧を設定し、基準電圧ＶｔｈＬは、コンデンサＣｔが放電されるときの下限閾値電圧を設定している。
【００５４】
比較器５３の出力端子は、ＲＳ型フリップフロップ５５のリセット入力端子Ｒに接続され、比較器５４の出力端子は、ＲＳ型フリップフロップ５５のセット入力端子Ｓに接続されている。ＲＳ型フリップフロップ５５の反転出力端子ＱＢは、トランジスタＰＭ４およびトランジスタＮＭ３のゲート端子に接続されている。また、コンデンサＣｔの一端がこの可変周波数発振部５０の出力端子に接続されている。可変周波数発振部５０の出力端子は、次段の駆動回路６０の入力端子に接続される。
【００５５】
可変周波数発振部５０は、周波数低減ゲイン設定部４０から負荷率に応じて変化する電圧Ｖｏを受けてそれを電流に変換し、その電流の大きさに応じた周期のパルス信号を出力する構成を有している。
【００５６】
増幅器５１は、その第１および第２非反転入力端子に入力される電圧Ｖｏおよび基準電圧ｖｆのうち、値の小さい方の電圧と反転入力端子に入力される電圧との差を増幅するものであり、その反転入力端子は入力電圧の小さい方の非反転入力端子と仮想短絡する。これにより、抵抗Ｒ４に小さい方の反転入力端子の電圧を抵抗Ｒ４の抵抗値で除した値の定電流を流す。この定電流は、トランジスタＰＭ１およびトランジスタＰＭ２からなる第１のカレントミラー回路によって折り返され、スイッチを成すトランジスタＰＭ４を介してコンデンサＣｔに充電される充電電流ｉｃとなる。トランジスタ５２によって作られた定電流は、また、トランジスタＰＭ１およびトランジスタＰＭ３からなる第２のカレントミラー回路によって折り返されて、トランジスタＮＭ１およびトランジスタＮＭ２からなる第３のカレントミラー回路に伝達される。第３のカレントミラー回路によって折り返された定電流は、コンデンサＣｔからスイッチを成すトランジスタＮＭ３を介して放電される放電電流ｉｄとなる。
【００５７】
コンデンサＣｔの電圧は、比較器５３，５４によって基準電圧ＶｔｈＨ，ＶｔｈＬと比較され、基準電圧ＶｔｈＨより高くなるとＲＳ型フリップフロップ５５をリセットし、基準電圧ＶｔｈＬより低くなるとＲＳ型フリップフロップ５５をセットする。このＲＳ型フリップフロップ５５は、その反転出力端子ＱＢから出力されるパルス信号によってトランジスタＰＭ４およびトランジスタＮＭ３をオン・オフ制御し、コンデンサＣｔの充放電を繰り返し、コンデンサＣｔの一端より三角波を出力する。
【００５８】
ここで、スイッチング電源装置が負荷率の高い状態で運転しているとき、周波数低減ゲイン設定部４０から供給される電圧Ｖｏは、基準電圧ｖｆより高くなっている。電圧Ｖｏが基準電圧ｖｆより高いとき、増幅器５１は、基準電圧ｖｆに対応する定電流を生成する。この定電流は、トランジスタＰＭ４およびトランジスタＮＭ３が排他的にオン・オフ制御されることにより、充電電流ｉｃまたは放電電流ｉｄとなり、コンデンサＣｔは、定電流で充放電されてその端子電圧は、三角波の電圧となる。この三角波の電圧は、比較器５３，５４にて基準電圧ＶｔｈＨ，ＶｔｈＬと比較されて２値信号となり、ＲＳ型フリップフロップ５５のセット・リセットを行う。このときの三角波の周期は最も短く、可変周波数発振部５０は、最高周波数で発振していることになる。この発振周波数は、可聴領域の周波数よりも遙かに高い、たとえば、６５ｋＨｚの固定周波数である。
【００５９】
次に、負荷率が低減して、電圧Ｖｏが基準電圧ｖｆより低くなると、増幅器５１は、電圧Ｖｏに対応する定電流を生成する。この定電流は、基準電圧ｖｆに対応する定電流よりも小さいので、コンデンサＣｔを充放電する周期が長くなり、それに伴って発振周波数が低減する。
【００６０】
次に、スイッチング電源装置に入力される交流電源１が２００Ｖ系であるか１００Ｖ系であるかによって２種類の周波数低減ゲイン特性を切り替えたときの制御回路８の動作について説明する。
【００６１】
図９は制御回路の負荷率に対する電源動作周波数の特性を示す図である。
この制御回路８によれば、周波数低減ゲイン設定部４０において、１００Ｖ系の周波数低減ゲイン特性において周波数低減を開始するＦＢ端子の電圧Ｖｆｂを２００Ｖ系の場合よりも高電圧側に移動するようゲイン特性の傾きおよび最低周波数を調整した。これにより、電圧Ｖｆｂが低減していくときに、電源動作周波数は、２００Ｖ系の場合よりも早く低減開始するようになる。その結果、１００Ｖ系より２００Ｖ系の方が、ＦＢ端子の電圧Ｖｆｂの低減が早まるという上述の特性をキャンセルして、負荷率に対する電源動作周波数の特性は、図９に示したように、スイッチング電源装置に２００Ｖ系の交流電源１を使用しても１００Ｖ系の交流電源１を使用してもほぼ同じ特性となる。したがって、スイッチング電源装置を軽負荷率で運転する場合、電源動作周波数が可聴領域まで低下するタイミングを、交流入力電圧の違いに関係なく同じにすることができる。このことは、使用電源電圧の大きさに応じて個別に防振のための調整をする必要がないことを意味する。
【００６２】
なお、上記の実施の形態では、周波数低減ゲインを可変する方法として、直列接続された２つの抵抗の一方を短絡または開放するようにしたが、並列接続された２つの抵抗の一方をスイッチで接続または開放する構成にしてもよい。
【００６３】
また、上記の実施の形態では、負荷率に対する電源動作周波数の特性に関し、低圧系の特性を高圧系の特性に合わせる形で低圧系側の周波数低減ゲインを調整したが、高圧系の特性を低圧系の特性に合わせるよう高圧系側の周波数低減ゲインを調整してもよい。
【符号の説明】
【００６４】
１ 交流電源
２ａ，２ｂ 巻線
３ コンデンサ
４ ダイオードブリッジ
５ コンデンサ
６ ダイオード
７ 電流制限抵抗
８ 制御回路
９ サーミスタ
１０ コンデンサ
１１ 抵抗
１２ センス抵抗
１３ コンデンサ
１４ ダイオード
１５ 補助巻線
１６ スイッチング素子
１７ 一次巻線
１８ 二次巻線
１９ ダイオード
２０ コンデンサ
２１ フォトカプラ
２１ａ 発光ダイオード
２１ｂ フォトトランジスタ
２２ シャントレギュレータ
２３，２４ 抵抗
２５ 出力端子
２６ 負荷
３０ 入力電圧検出部
３１，３２ ヒステリシスコンパレータ
３３ インバータ
３４ Ｄ型フリップフロップ回路
３５，３６ 基準電圧源
４０ 周波数低減ゲイン設定部
４１，４２ スイッチ
５０ 可変周波数発振部
５１ 増幅器
５２ トランジスタ
５３，５４ 比較器
５５ ＲＳ型フリップフロップ
６０ 駆動回路
【技術分野】
【０００１】
本発明はフライバック式のスイッチング電源装置の制御回路およびスイッチング電源装置に関し、特に交流入力の電圧が相違しても負荷率に対する電源動作周波数の特性が変わらないようにしたスイッチング電源装置の制御回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、商用の交流電圧を任意の電圧の直流電圧に変換して出力することができ、部品点数が少なく、広い入力電圧範囲に対しても対応可能である。出力電圧が商用電源とは絶縁されている方式として、フライバック式のものが知られている。このフライバック式のスイッチング電源装置は、交流入力電圧を直流電圧に変換する入力回路と、トランスと、スイッチング素子と、トランスの二次側の電圧を直流電圧（出力電圧）に変換する出力回路と、スイッチング素子をオン・オフ制御する制御回路とを備えている。この制御回路は、出力回路の出力電圧を基にトランスの一次巻線に直列に接続されたスイッチング素子のオン幅を制御することで、出力電圧が一定になるように制御している。
【０００３】
この制御回路は、また、スイッチング電源装置の負荷状態を検出し、高負荷状態の場合には、固定の高周波でスイッチ素子のオン・オフを制御している。しかし、軽負荷状態になった場合には、スイッチ素子のスイッチング周波数を低減してスイッチング損失を低減する制御が一般に行われている（たとえば、特許文献１，２参照）。
【０００４】
特許文献１に記載の発明は、フライバック式のスイッチング電源装置ではないが、出力電圧を検出し、高負荷状態で出力電圧が低下しているときは、高いスイッチング周波数を維持している。一方、軽負荷状態により出力電圧が高くなっていくと、出力電圧が高くなるに従ってスイッチング周波数を下げていき、これによって、軽負荷の効率を改善するようにしている。
【０００５】
また、特許文献２に記載の発明も、同様に、出力回路の電圧を検出してフィードバックされた電圧が所定値以上であると、発振器の周期を決めるコンデンサが一定のバイアス電流で充電され、発振器は、一定の発振周波数で発振する。フィードバックされた電圧が所定値以下の領域では、コンデンサに充電されるバイアス電流値が減少し、スレッシュレベルを超えるまでの充電時間が長くなるため、スイッチング周波数が低減していく。
【０００６】
このように、スイッチング電源装置では、負荷率に対する発振周波数の低減特性を有している。このようなスイッチング電源装置をワールドワイド対応の仕様にする場合、交流入力には、１００Ｖ系および２００Ｖ系の商用電源が接続されることになる。このとき、スイッチング電源装置は、入力される交流入力電圧が広範囲に対応するよう設計されており、構成要素および各種設定値は同じに設計されている。
【０００７】
図１０は交流入力電圧が相違するときの負荷率に対する電源動作周波数低減特性を示す図である。
この図１０に示す特性図は、横軸が負荷率、縦軸が電源動作周波数であり、交流入力電圧Ｖｉｎの値が１００Ｖ系の場合（交流１１５Ｖ）および２００Ｖ系の場合（交流２３０Ｖ）における負荷率に対する電源動作周波数（スイッチング周波数）低減特性を示している。
【０００８】
この特性図によれば、交流入力電圧Ｖｉｎの値が１００Ｖ系および２００Ｖ系のいずれの場合も、ある負荷率より高い状態では、電源動作周波数は一定であり、ある負荷率より軽負荷になると、電源動作周波数は低減する特性になっている。しかしながら、電源動作周波数が低減を開始するポイントは、１００Ｖ系では、４７％の負荷率であるのに対し、２００Ｖ系では、６４％の負荷率となっている。これは、電源動作周波数および負荷率の条件が同じであれば、交流入力電圧が高いほどトランスに蓄積されるエネルギの増加率が高くなり、その分、スイッチング素子のオン幅を狭めるようにフィードバックがより強くかかり、その結果として電源動作周波数の低減が早まるからである。
【０００９】
スイッチング電源装置は、軽負荷になるほど電源動作周波数が低減していき、最終的には、電源動作周波数が可聴領域に入ってしまう。可聴領域のスイッチング周波数では、トランスのコアがその可聴領域の周波数で振動することになるので、トランスから異音を発するような音鳴り現象が発生する。そのため、電源動作周波数が可聴領域まで低下した場合に、何らかの防振対策が必要になる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１５５２８１号公報
【特許文献２】特開２００４−４０８５６号公報（段落〔００２５〕，図１１）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、交流入力電圧が１００Ｖ系の場合と２００Ｖ系の場合とでは、負荷率に対する電源動作周波数低減特性がそれぞれ異なった特性を示し、軽負荷時に電源動作周波数が可聴領域に入るタイミングが異なる。そのため、スイッチング電源装置は、装置構成がワールドワイドの仕様に対応していながら、防振対策に関しては、使用電源電圧の大きさに応じて個別に防振のための調整をしなければならないという問題点があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、交流入力電圧の大きさに応じた防振対策が不要なスイッチング電源装置の制御回路およびスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、上記の課題を解決するために、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御するフライバック式のスイッチング電源装置の制御回路が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を備えている。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部を備えている。
【００１４】
また、本発明では、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたフライバック式のスイッチング電源装置が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を有している。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替え、交流入力電圧が高圧系および低圧系のいずれにおいても負荷率に対するスイッチング周波数の特性が変化しないように制御する周波数低減ゲイン設定部を有している。制御回路は、さらに、周波数低減ゲイン設定部の出力電圧によりスイッチング素子のスイッチング周波数を決定する可変周波数発振部を有している。
【００１５】
このようなスイッチング電源装置の制御回路およびスイッチング電源装置によれば、周波数低減ゲイン設定部が高圧系用の周波数低減ゲイン特性と低圧系用の周波数低減ゲイン特性とを有し、これらを交流入力電圧に応じて切り替えるようにした。これにより、高圧系で動作しているときと低圧系で動作しているときで異なる特性を示していた負荷率に対する周波数の特性をほぼ同じにすることができる。このため、周波数が可聴領域まで低減したときに生じる音鳴りの対策を共用化することができる。
【発明の効果】
【００１６】
上記構成のスイッチング電源装置の制御回路およびスイッチング電源装置は、２種類の周波数低減ゲイン特性を有し、交流入力電圧に応じて切り替えるようにして、負荷率に対する周波数の特性が変わらないようにした。これにより、周波数が可聴領域まで低減したときに音鳴りが生じることがあるが、その音鳴りの対策を交流入力電圧ごとにする必要がないという利点がある。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係る制御回路を内蔵したスイッチング電源装置の回路構成を示す図である。
【図２】電源動作周波数可変機能に関する部分を示した制御回路のブロック図である。
【図３】入力電圧検出部の構成例を示す回路図である。
【図４】入力電圧検出部の動作説明図である。
【図５】周波数低減ゲイン設定部の構成例を示す回路図である。
【図６】周波数低減ゲイン設定部のゲイン特性を示す図である。
【図７】周波数低減ゲイン設定部を構成する各種要素の数値例を示す図である。
【図８】可変周波数発振部の構成例を示す回路図である。
【図９】制御回路の負荷率に対する電源動作周波数の特性を示す図である。
【図１０】交流入力電圧が相違するときの負荷率に対する電源動作周波数低減特性を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は本実施の形態に係る制御回路を内蔵したスイッチング電源装置の回路構成を示す図である。
【００１９】
スイッチング電源装置は、商用の交流電源１に接続して使用される。交流電源１の各端子は、それぞれトランスを構成する巻線２ａ，２ｂの一端に接続され、巻線２ａ，２ｂの他端は、コンデンサ３の両端子に接続される。この巻線２ａ，２ｂおよびコンデンサ３は、入力フィルタを構成し、電源動作周波数のような高い周波数の電流の通過を抑制する機能を有している。
【００２０】
コンデンサ３の両端子は、ダイオードブリッジ４の交流入力端子に接続され、ダイオードブリッジ４の正極端子は、コンデンサ５の正極端子に接続され、ダイオードブリッジ４の負極端子は、接地されている。また、コンデンサ３の一方の端子には、ダイオード６のアノード端子が接続され、ダイオード６のカソード端子は、電流制限抵抗７を介して制御回路８のＶＨ端子に接続されている。
【００２１】
制御回路８は、集積回路により構成され、過熱ラッチ保護用のＬＡＴ端子、フィードバック制御用のＦＢ端子、電流検出用のＩＳ端子、ＧＮＤ端子、内部電源生成用のＶＣＣ端子、スイッチング信号出力用のＯＵＴ端子などを備えている。
【００２２】
制御回路８のＬＡＴ端子は、サーミスタ９の一端に接続され、サーミスタ９の他端は、接地されている。制御回路８のＦＢ端子は、出力電圧に相当する信号を入力するよう接続されている。制御回路８のＩＳ端子は、コンデンサ１０および抵抗１１の共通接続点に接続され、コンデンサ１０の他端は接地され、抵抗１１の他端は、センス抵抗１２に接続されている。コンデンサ１０および抵抗１１は、センス抵抗１２によって検出された信号のノイズフィルタを構成している。制御回路８のＶＣＣ端子は、コンデンサ１３の正極端子およびダイオード１４のカソード端子に接続され、コンデンサ１３の負極端子は、接地されている。ダイオード１４のアノード端子は、トランスＴの補助巻線１５の一端に接続され、補助巻線１５の他端は、接地されている。コンデンサ１３、ダイオード１４および補助巻線１５は、補助巻線１５に生起された交流電圧を直流電圧に変換する回路を構成し、制御回路８の電源回路を構成している。制御回路８のＯＵＴ端子は、スイッチング素子１６の制御端子に接続されている。スイッチング素子１６は、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。このＭＯＳＦＥＴのゲート端子は、制御回路８のＯＵＴ端子に接続され、ソース端子は、センス抵抗１２を介して接地され、ドレイン端子は、トランスＴの一次巻線１７の一端に接続されている。トランスＴの一次巻線１７の他端は、コンデンサ５の正極端子に接続されている。
【００２３】
トランスＴは、二次巻線１８を有し、その一端は、ダイオード１９のアノード端子に接続されている。ダイオード１９のカソード端子は、コンデンサ２０の正極端子に接続され、コンデンサ２０の負極端子は、二次巻線１８の他端に接続され、かつ接地されている。二次巻線１８、ダイオード１９およびコンデンサ２０は、二次巻線１８に生起された交流電圧を直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。
【００２４】
コンデンサ２０の正極端子は、フォトカプラ２１の発光ダイオード２１ａのアノード端子に接続され、発光ダイオード２１ａのカソード端子は、シャントレギュレータ２２のカソード端子に接続され、シャントレギュレータ２２のアノード端子は接地されている。このシャントレギュレータ２２は、コンデンサ２０の正極端子と負極端子との間に直列接続された抵抗２３，２４の接続点に接続されていて、抵抗２３，２４により分圧された出力電圧（コンデンサ２０の両端電圧）が、図示されない基準電圧と比較される。フォトカプラ２１のフォトトランジスタ２１ｂは、そのコレクタ端子が制御回路８のＦＢ端子に接続され、エミッタ端子が接地されている。コンデンサ２０の正極端子は、また、このスイッチング電源装置の出力端子２５に接続され、その出力端子２５は、負荷２６に接続されている。
【００２５】
以上の構成のスイッチング電源装置において、交流電源１の交流入力電圧は、入力フィルタを構成するトランス２ａ，２ｂおよびコンデンサ３を介してダイオードブリッジ４に供給され、ダイオードブリッジ４にて全波整流され、コンデンサ５にて平滑される。この交流入力電圧を整流平滑した直流電圧は、トランスＴの一次巻線１７に供給される。また、交流入力電圧をダイオード６で半波整流した脈流電圧は、電流制限抵抗７を介して制御回路８のＶＨ端子に供給される。
【００２６】
制御回路８は、ＶＨ端子に脈流電圧を受けて起動し、スイッチング素子１６のオン・オフ制御を開始する。スイッチング素子１６がオンされると、電流がトランスＴの一次巻線１７、スイッチング素子１６およびセンス抵抗１２を介してグランドに流れ、トランスＴのコアにエネルギが蓄えられる。このとき、トランスＴの二次巻線１８は、入出力の位相が一次巻線１７と逆にされているので、二次側の電圧は、ダイオード１９で逆バイアスされ、二次側に電流は流れない。
【００２７】
スイッチング素子１６がオフされると、トランスＴの一次側に電流は流れない。しかし、トランスのエネルギを二次側から開放しようとして、ダイオード１９の順方向に電流が流れ、その電流は、コンデンサ２０および負荷２６に流れる。
【００２８】
以上のようにスイッチング素子１６のオン・オフが繰り返されることで、交流入力電圧のエネルギがトランスＴに蓄えられ、蓄えられたエネルギが二次側のコンデンサ２０に伝達されるとともに、出力端子２５から負荷２６に供給される。同様に、トランスＴに蓄えられたエネルギの一部は、トランスＴの補助巻線１５からも取り出され、ダイオード１４を介してコンデンサ１３に充電され、そのコンデンサ１３の電圧は、制御回路８のＶＣＣ端子に制御回路８の電源電圧として供給される。
【００２９】
スイッチング電源装置の出力電圧は、シャントレギュレータ２２によって検出され、フォトカプラ２１を介して制御回路８のＦＢ端子にフィードバックされ、制御回路８は、出力電圧が一定になるようＰＷＭ（Pulse Width Modulation）制御を行う。
【００３０】
シャントレギュレータ２２は、出力電圧を抵抗２３，２４で分圧した電圧と内部の基準電圧とを比較し、出力電圧の変化に応じてフォトカプラ２１の発光ダイオード２１ａに流す電流を制御する。高負荷で出力電圧が低下すると、フォトカプラ２１の発光ダイオード２１ａを流れる電流が低下し、発光量が低下する。フォトカプラ２１のフォトトランジスタ２１ｂは、受光量が減ることでオン抵抗が高くなり、制御回路８のＦＢ端子の電圧が高くなる。制御回路８は、そのＦＢ端子の電圧が高くなることを受けて、スイッチング素子１６のオン幅を広げ、出力電圧を上げるよう制御する。逆に、軽負荷状態になって出力電圧が上昇すると、フォトカプラ２１の発光ダイオード２１ａを流れる電流が増加し、発光量が増加する。フォトカプラ２１のフォトトランジスタ２１ｂは、受光量が増加することでオン抵抗が低くなり、制御回路８のＦＢ端子の電圧が低下する。制御回路８は、そのＦＢ端子の電圧の低下を受けて、スイッチング素子１６のオン幅を狭め、出力電圧を下げるように制御する。このようにして、出力電圧をシャントレギュレータ２２が監視し、それをフォトカプラ２１が制御回路８にフィードバックすることで、制御回路８は、出力電圧が一定になるようＰＷＭ制御を行う。
【００３１】
ここで、上述のように、電源動作周波数および負荷率の条件が同じであれば、交流入力電圧が高いほどスイッチング素子のオン期間にトランスに蓄積されるエネルギの増加率が高くなり、その分、スイッチング素子のオン幅を狭めるようにフィードバックがより強くかかるため、１００Ｖ系より２００Ｖ系の方が、ＦＢ端子の電圧の低減が早まる。
【００３２】
制御回路８は、また、フォトカプラ２１によってフィードバックされたＦＢ端子の電圧を基に負荷２６の負荷率を判断し（上記のように負荷率が高いほどＦＢ端子の電圧が高くなり、負荷率が低いほどＦＢ端子の電圧が低くなる。）、その負荷率に応じて電源動作周波数を可変する機能も有している。以下、これについて説明する。
【００３３】
図２は電源動作周波数可変機能に関する部分を示した制御回路のブロック図である。
制御回路８は、入力電圧検出部３０、周波数低減ゲイン設定部４０、可変周波数発振部５０および駆動回路６０を備えている。入力電圧検出部３０は、ＶＨ端子に入力された脈流電圧から交流電源１の電圧が１００Ｖ系であるか２００Ｖ系であるかを検出する。周波数低減ゲイン設定部４０は、入力電圧検出部３０による検出結果に応じて周波数低減ゲイン特性を切り替え、ＦＢ端子に入力された電圧から負荷率を判断して周波数低減ゲインを設定する。可変周波数発振部５０は、周波数低減ゲイン設定部４０にて設定された周波数低減ゲイン特性に従って電源動作周波数の三角波を生成する。駆動回路６０は、可変周波数発振部５０にて生成された電源動作周波数の三角波とＦＢ端子に入力された電圧とを比較してスイッチング素子１６をＰＷＭ制御するＰＷＭ信号を生成・増幅し、スイッチング素子１６を駆動する。
【００３４】
以下、制御回路８の入力電圧検出部３０、周波数低減ゲイン設定部４０および可変周波数発振部５０の具体的な構成および動作について、図面を参照しながらそれらの詳細を順次説明する。
【００３５】
図３は入力電圧検出部の構成例を示す回路図、図４は入力電圧検出部の動作説明図である。
入力電圧検出部３０は、２つのヒステリシスコンパレータ３１，３２と、インバータ３３と、Ｄ型フリップフロップ回路３４とを備えている。制御回路８のＶＨ端子には、ヒステリシスコンパレータ３１，３２の非反転入力端子が接続されている。ヒステリシスコンパレータ３１の出力は、インバータ３３の入力に接続され、インバータ３３の出力は、Ｄ型フリップフロップ回路３４のクロック入力端子ＣＬＫに接続されている。ヒステリシスコンパレータ３２の出力は、Ｄ型フリップフロップ回路３４のデータ入力端子Ｄに接続されている。なお、実際はＶＨ端子とヒステリシスコンパレータ３１，３２の非反転入力端子とは直接接続されず、図示しない分圧回路を介して接続されている。すなわち、ＶＨ端子の電圧を分圧して低電圧にした電圧が、ヒステリシスコンパレータ３１，３２の非反転入力端子に入力されている。電圧の関係が理解しやすいように、以下の説明ではＶＨ端子の電圧を直接入力しているとして説明とするが（これは、関連の回路素子が高耐圧のものであれば正しい説明となっている。）、実際は上記のように分圧されていて、関連の基準電圧の値も分圧された電圧に対応するものになっている。
【００３６】
ヒステリシスコンパレータ３１およびインバータ３３は、クロック生成回路を構成し、ヒステリシスコンパレータ３２は、高入力電圧検出回路を構成している。また、ヒステリシスコンパレータ３１，３２は、それらの反転入力端子に比較のための閾値を設定する基準電圧源３５，３６が接続されているが、基準電圧源３５，３６は、ヒステリシス特性を設定するためにそれぞれ２つの値を有している。すなわち、図４に示したように、ヒステリシスコンパレータ３１の基準電圧源３５は、閾値ＶＴ１Ｈ，ＶＴ１Ｌの値を有し、ヒステリシスコンパレータ３２の基準電圧源３６は、閾値ＶＴ２Ｈ，ＶＴ２Ｌの値を有している。閾値ＶＴ１Ｈ，ＶＴ１Ｌは、１００Ｖ系の半波波形のピーク値より小さい値であって、ＶＴ１Ｈ＞ＶＴ１Ｌを満足する値に設定されている。一方、閾値ＶＴ２Ｈは、１００Ｖ系の半波波形のピーク値より大きく、２００Ｖ系の半波波形のピーク値より小さい値に設定され、かつ、閾値ＶＴ２Ｌは、ＶＴ１Ｌ＞ＶＴ２Ｌを満足する値に設定されている。
【００３７】
ここで、電源として２００Ｖ系の交流電源１が接続され、ＶＨ端子にその半波整流された電圧波形が入力されているとした場合（図４の左半分の波形）の動作について説明する。まず、半波整流された電圧波形が入力されるまで、ヒステリシスコンパレータ３１，３２は、それらの非反転入力端子がゼロ近傍の値なので、それぞれの出力がロー（Ｌ）レベル、Ｌレベルを受けるインバータ３３の出力がハイ（Ｈ）レベルになっている。２００Ｖ系の半波整流された電圧波形が入力されると、まず、ヒステリシスコンパレータ３１は、半波整流された電圧が閾値ＶＴ１Ｈ以上になると出力がＨレベルとなり、インバータ３３の出力はこれを受けてＬレベルになる。続いて、ヒステリシスコンパレータ３２は、半波整流された電圧が閾値ＶＴ２Ｈ以上になると出力がＨレベルになる。その後、ヒステリシスコンパレータ３１は半波整流された電圧が閾値ＶＴ１Ｌ以下になると出力がＬレベルとなり、インバータ３３の出力はこれを受けてＨレベルになる。このとき、Ｄ型フリップフロップ回路３４は、クロック入力端子ＣＬＫの立ち上がりエッジでデータ入力端子Ｄに入力されているデータ、すなわち、Ｈレベルのデータを入力し、その値を保持し、出力端子Ｑより出力する。この出力端子Ｑの出力信号は、周波数低減ゲイン設定部４０へスイッチ信号ＳＷとして入力される。この出力端子Ｑの出力信号の値は、この入力電圧検出部３０が２００Ｖ系の半波整流された電圧波形を検出している限り、変化しない。
【００３８】
一方、電源として１００Ｖ系の交流電源１が接続されている場合（図４の右半分の波形）、ヒステリシスコンパレータ３１は、半波整流された電圧が閾値ＶＴ１Ｈ以上で出力がＨレベルとなり、閾値ＶＴ１Ｌ以下で出力がＬレベルになり、これに応じてインバータ３３の出力は、ＬレベルおよびＨレベルになる信号を出力する。高入力電圧検出回路のヒステリシスコンパレータ３２は、その非反転入力端子に閾値ＶＴ２Ｈ以上の電圧が印加されることがないので、その出力は、Ｌレベルのままである。したがって、Ｄ型フリップフロップ回路３４は、クロック入力端子ＣＬＫの立ち上がりエッジで入力するデータ入力端子ＤのデータがＬレベルのままであるので、その値、すなわちＬレベルの信号が出力端子Ｑより出力される。この出力端子Ｑの出力信号の値は、この入力電圧検出部３０が１００Ｖ系の半波整流された電圧波形を検出している限り、変化しない。
【００３９】
以上のように、この入力電圧検出部３０は、交流電源１電圧が１００Ｖ系であるか２００Ｖ系であるかを検出し、１００Ｖ系である場合には、Ｌレベルの信号を、２００Ｖ系である場合には、Ｈレベルの信号をスイッチ信号ＳＷとして出力する。
【００４０】
図５は周波数低減ゲイン設定部の構成例を示す回路図、図６は周波数低減ゲイン設定部のゲイン特性を示す図、図７は周波数低減ゲイン設定部を構成する各種要素の数値例を示す図である。
【００４１】
周波数低減ゲイン設定部４０は、増幅器（演算増幅器）ｆｂａｍｐを有し、その反転入力端子には、制御回路８のＦＢ端子が接続されている。接地電位と電源電圧ＶＤＤとの間には、直列接続された抵抗Ｒ１’，Ｒ１，Ｒ２，Ｒ２’が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、増幅器ｆｂａｍｐの非反転入力端子に接続され、さらに、抵抗Ｒ３を介して増幅器ｆｂａｍｐの出力端子ｆｂａｍｐ＿ｏｕｔに接続されている。また、抵抗Ｒ１’および抵抗Ｒ２’には、それぞれスイッチ４１，４２が並列に接続されている。これらスイッチ４１，４２は、半導体スイッチによって構成され、その制御端子は、入力電圧検出部３０のスイッチ信号ＳＷを受けるよう構成されている。すなわち、スイッチ４１，４２は、入力電圧検出部３０からＨレベルのスイッチ信号ＳＷ（ＳＷ＝ＯＮ）を受けると閉成（導通）し、Ｌレベルのスイッチ信号ＳＷ（ＳＷ＝ＯＦＦ）を受けると開成（遮断）する。なお、電源電圧ＶＤＤは、制御回路８のＶＣＣ端子に入力された電圧を定電圧化したものである。
【００４２】
この周波数低減ゲイン設定部４０は、ＦＢ端子電圧が周波数低減開始電圧より低下したときに出力電圧がリニアに低下していく周波数低減ゲイン特性を２種類有し、スイッチ信号ＳＷによりどちらの周波数低減ゲイン特性を使用するかを選択して設定する。
【００４３】
次に、２種類の周波数低減ゲイン特性について説明するが、説明を簡単にするために、スイッチ４１，４２が閉成して抵抗Ｒ１’，Ｒ２’が短絡している状態、つまり、２００Ｖ系用の周波数低減ゲイン特性について説明する。ここでは、図５に示したように、抵抗Ｒ１を流れる電流をｉ１、抵抗Ｒ２を流れる電流をｉ２、抵抗Ｒ３を流れる電流をｉ３、増幅器ｆｂａｍｐの非反転入力端子の電圧をＶｆｂ、出力端子ｆｂａｍｐ＿ｏｕｔの電圧をＶｏとする。すると、電流ｉ１，ｉ２，ｉ３は、次のように表すことができる。なお、増幅器ｆｂａｍｐの非反転入力端子の電圧は、増幅器ｆｂａｍｐの２つの入力端子の仮想短絡により、増幅器ｆｂａｍｐの反転入力端子に入力されているＦＢ端子の電圧Ｖｆｂに等しくなっている。
ｉ１＝ｉ２＋ｉ３・・・（１）
ｉ１＝Ｖｆｂ／Ｒ１・・・（２）
ｉ２＝（ＶＤＤ−Ｖｆｂ）／Ｒ２・・・（３）
ｉ３＝（Ｖｏ−Ｖｆｂ）／Ｒ３・・・（４）
（１）式に（２）〜（４）式を代入して整理すると、Ｖｏは、
Ｖｏ＝（Ｒ３／Ｒ１＋Ｒ３／Ｒ２＋１）・Ｖｆｂ−（Ｒ３／Ｒ２）・ＶＤＤ・・・（５）
となる。抵抗値および電源電圧は変化しないので，それらの項目を定数に置き換えると、（５）式は、
Ｖｏ＝ｋ・Ｖｆｂ−ｍ・・・（６）
で表すことができる。但し、
ｋ＝Ｒ３／Ｒ１＋Ｒ３／Ｒ２＋１
ｍ＝（Ｒ３／Ｒ２）・ＶＤＤ
である。
【００４４】
ここで、周波数低減ゲイン特性は、ＦＢ端子電圧があるポイントから周波数の低減を開始してあるポイントを通るという傾き特性を有し、この傾き特性は、（６）の一次式によって表され、ｋの値によって決められる。また、周波数の低減を開始するポイントのＦＢ端子電圧Ｖｆｂ１は、たとえば、Ｖｏ＝ＶＤＤ／２のときであり、周波数が最も低下する最低周波数のときのＦＢ端子電圧Ｖｆｂ２は、Ｖｏ＝０のときである。なお、ＦＢ端子電圧は、負荷率が高くなると高い値を示すので、実質的に負荷率と同義と考えることができる。但し、上述のように、１００Ｖ系と２００Ｖ系では負荷率とＦＢ端子電圧との対応関係は異なる。
【００４５】
この周波数低減ゲイン特性は、図６に示したように、２００Ｖ系においては、ＦＢ端子電圧がＶｆｂ１（２００Ｖ）より低下したときに出力電圧Ｖｏが（たとえば）ＶＤＤ／２から０まで変化する特性になっている。
【００４６】
一方、１００Ｖ系の場合は、周波数の低減を開始するポイントを２００Ｖ系の場合のＦＢ端子電圧Ｖｆｂ１（２００Ｖ）よりも高いＦＢ端子電圧Ｖｆｂ１（１００Ｖ）にして、２００Ｖ系の場合よりも早く周波数低減をする特性にしている。この１００Ｖ系の周波数低減ゲイン特性は、２００Ｖ系の特性よりも、傾きが緩く、なおかつ、最低周波数のときのＦＢ端子電圧Ｖｆｂ２（１００Ｖ）を２００Ｖ系のＦＢ端子電圧Ｖｆｂ２（２００Ｖ）と一致させるとよい。これらの条件は、１００Ｖ系で抵抗Ｒ１，Ｒ２の値をそれぞれ高くすることによって達成することができる。そのため、この周波数低減ゲイン設定部４０では、抵抗Ｒ１，Ｒ２にそれぞれ抵抗Ｒ１’，Ｒ２’を直列に接続し、１００Ｖ系の場合に、抵抗Ｒ１’，Ｒ２’に並列に接続されたスイッチ４１，４２を開成して抵抗Ｒ１，Ｒ２の値をそれぞれＲ１＋Ｒ１’，Ｒ２＋Ｒ２’に高くするようにしている。
【００４７】
このときの各種要素の具体的な数値例を図７に示す。なお、ここでは、電源電圧ＶＤＤは５Ｖ、周波数低減開始時のＦＢ端子電圧Ｖｆｂ１は、Ｖｏ＝ＶＤＤ／２のとき、最低周波数時のＦＢ端子電圧Ｖｆｂ２は、Ｖｏ＝０のときとしている。この数値例によれば、交流電源１が１００Ｖ系のときの周波数低減開始のＦＢ端子電圧Ｖｆｂ（１００Ｖ）を２００Ｖ系のときの周波数低減開始のＦＢ端子電圧Ｖｆｂ（２００Ｖ）より高く設定されている。また、最低周波数のときのＦＢ端子電圧Ｖｆｂ２は、２００Ｖ系および１００Ｖ系ともにほぼ同じ値になっている。
【００４８】
図８は可変周波数発振部の構成例を示す回路図である。なお、以下において、トランジスタＰＭ１〜ＰＭ４はＰチャネルＭＯＳＦＥＴであり、トランジスタＮＭ１〜ＮＭ３はＮチャネルＭＯＳＦＥＴである。
【００４９】
可変周波数発振部５０は、増幅器（演算増幅器）５１を有している。増幅器５１の第１の非反転入力端子は、周波数低減ゲイン設定部４０の出力端子ｆｂａｍｐ＿ｏｕｔが接続されてその電圧Ｖｏが印加されている。第２の非反転入力端子は、基準電圧ｖｆを出力する基準電源に接続されている。増幅器５１の出力は、ｎｐｎトランジスタ５２のベース端子に接続され、トランジスタ５２のエミッタ端子は、増幅器５１の反転入力端子と抵抗Ｒ４の一端とに接続されている。抵抗Ｒ４の他端は、接地されている。トランジスタ５２のコレクタ端子は、トランジスタＰＭ１のドレイン端子およびゲート端子に接続され、トランジスタＰＭ１のソース端子は、電源ＶＤＤに接続されている。
【００５０】
トランジスタＰＭ１のゲート端子は、トランジスタＰＭ２のゲート端子に接続され、トランジスタＰＭ２のソース端子は、電源ＶＤＤに接続されている。トランジスタＰＭ１のゲート端子は、また、トランジスタＰＭ３のゲート端子に接続され、トランジスタＰＭ３のソース端子は、電源ＶＤＤに接続されている。したがって、トランジスタＰＭ１およびトランジスタＰＭ２は、第１のカレントミラー回路を構成し、トランジスタＰＭ１およびトランジスタＰＭ３は、第２のカレントミラー回路を構成している。
【００５１】
トランジスタＰＭ３のドレイン端子は、トランジスタＮＭ１のドレイン端子およびゲート端子に接続され、トランジスタＮＭ１のソース端子は、接地されている。トランジスタＮＭ１のゲート端子は、トランジスタＮＭ２のゲート端子に接続され、トランジスタＮＭ２のソース端子は、接地されている。したがって、トランジスタＮＭ１およびトランジスタＮＭ２は、第３のカレントミラー回路を構成している。
【００５２】
トランジスタＰＭ２のドレイン端子は、トランジスタＰＭ４のソース端子に接続され、トランジスタＰＭ４のバックゲート端子は、電源ＶＤＤに接続されている。トランジスタＰＭ４のドレイン端子は、トランジスタＮＭ３のドレイン端子に接続され、トランジスタＰＭ４のゲート端子は、トランジスタＮＭ３のゲート端子に接続されている。トランジスタＮＭ３のソース端子は、トランジスタＮＭ２のドレイン端子に接続され、トランジスタＮＭ３のバックゲート端子は、接地されている。ここで、トランジスタＰＭ４は、第１のカレントミラー回路の電流をオン・オフするスイッチを構成し、トランジスタＮＭ３は、第３のカレントミラー回路の電流をオン・オフするスイッチを構成している。
【００５３】
トランジスタＰＭ４およびトランジスタＮＭ３のドレイン端子は、コンデンサＣｔの一端に接続され、そのコンデンサＣｔの他端は、接地されている。コンデンサＣｔの一端は、比較器５３の非反転入力端子および比較器５４の反転入力端子に接続されている。比較器５３の反転入力端子は、基準電圧ＶｔｈＨを出力する基準電圧源に接続され、比較器５４の非反転入力端子は、基準電圧ＶｔｈＬを出力する基準電圧源に接続されている。基準電圧ＶｔｈＨおよび基準電圧ＶｔｈＬは、ＶｔｈＨ＞ＶｔｈＬの関係を有している。これにより、基準電圧ＶｔｈＨは、コンデンサＣｔが充電されるときの上限閾値電圧を設定し、基準電圧ＶｔｈＬは、コンデンサＣｔが放電されるときの下限閾値電圧を設定している。
【００５４】
比較器５３の出力端子は、ＲＳ型フリップフロップ５５のリセット入力端子Ｒに接続され、比較器５４の出力端子は、ＲＳ型フリップフロップ５５のセット入力端子Ｓに接続されている。ＲＳ型フリップフロップ５５の反転出力端子ＱＢは、トランジスタＰＭ４およびトランジスタＮＭ３のゲート端子に接続されている。また、コンデンサＣｔの一端がこの可変周波数発振部５０の出力端子に接続されている。可変周波数発振部５０の出力端子は、次段の駆動回路６０の入力端子に接続される。
【００５５】
可変周波数発振部５０は、周波数低減ゲイン設定部４０から負荷率に応じて変化する電圧Ｖｏを受けてそれを電流に変換し、その電流の大きさに応じた周期のパルス信号を出力する構成を有している。
【００５６】
増幅器５１は、その第１および第２非反転入力端子に入力される電圧Ｖｏおよび基準電圧ｖｆのうち、値の小さい方の電圧と反転入力端子に入力される電圧との差を増幅するものであり、その反転入力端子は入力電圧の小さい方の非反転入力端子と仮想短絡する。これにより、抵抗Ｒ４に小さい方の反転入力端子の電圧を抵抗Ｒ４の抵抗値で除した値の定電流を流す。この定電流は、トランジスタＰＭ１およびトランジスタＰＭ２からなる第１のカレントミラー回路によって折り返され、スイッチを成すトランジスタＰＭ４を介してコンデンサＣｔに充電される充電電流ｉｃとなる。トランジスタ５２によって作られた定電流は、また、トランジスタＰＭ１およびトランジスタＰＭ３からなる第２のカレントミラー回路によって折り返されて、トランジスタＮＭ１およびトランジスタＮＭ２からなる第３のカレントミラー回路に伝達される。第３のカレントミラー回路によって折り返された定電流は、コンデンサＣｔからスイッチを成すトランジスタＮＭ３を介して放電される放電電流ｉｄとなる。
【００５７】
コンデンサＣｔの電圧は、比較器５３，５４によって基準電圧ＶｔｈＨ，ＶｔｈＬと比較され、基準電圧ＶｔｈＨより高くなるとＲＳ型フリップフロップ５５をリセットし、基準電圧ＶｔｈＬより低くなるとＲＳ型フリップフロップ５５をセットする。このＲＳ型フリップフロップ５５は、その反転出力端子ＱＢから出力されるパルス信号によってトランジスタＰＭ４およびトランジスタＮＭ３をオン・オフ制御し、コンデンサＣｔの充放電を繰り返し、コンデンサＣｔの一端より三角波を出力する。
【００５８】
ここで、スイッチング電源装置が負荷率の高い状態で運転しているとき、周波数低減ゲイン設定部４０から供給される電圧Ｖｏは、基準電圧ｖｆより高くなっている。電圧Ｖｏが基準電圧ｖｆより高いとき、増幅器５１は、基準電圧ｖｆに対応する定電流を生成する。この定電流は、トランジスタＰＭ４およびトランジスタＮＭ３が排他的にオン・オフ制御されることにより、充電電流ｉｃまたは放電電流ｉｄとなり、コンデンサＣｔは、定電流で充放電されてその端子電圧は、三角波の電圧となる。この三角波の電圧は、比較器５３，５４にて基準電圧ＶｔｈＨ，ＶｔｈＬと比較されて２値信号となり、ＲＳ型フリップフロップ５５のセット・リセットを行う。このときの三角波の周期は最も短く、可変周波数発振部５０は、最高周波数で発振していることになる。この発振周波数は、可聴領域の周波数よりも遙かに高い、たとえば、６５ｋＨｚの固定周波数である。
【００５９】
次に、負荷率が低減して、電圧Ｖｏが基準電圧ｖｆより低くなると、増幅器５１は、電圧Ｖｏに対応する定電流を生成する。この定電流は、基準電圧ｖｆに対応する定電流よりも小さいので、コンデンサＣｔを充放電する周期が長くなり、それに伴って発振周波数が低減する。
【００６０】
次に、スイッチング電源装置に入力される交流電源１が２００Ｖ系であるか１００Ｖ系であるかによって２種類の周波数低減ゲイン特性を切り替えたときの制御回路８の動作について説明する。
【００６１】
図９は制御回路の負荷率に対する電源動作周波数の特性を示す図である。
この制御回路８によれば、周波数低減ゲイン設定部４０において、１００Ｖ系の周波数低減ゲイン特性において周波数低減を開始するＦＢ端子の電圧Ｖｆｂを２００Ｖ系の場合よりも高電圧側に移動するようゲイン特性の傾きおよび最低周波数を調整した。これにより、電圧Ｖｆｂが低減していくときに、電源動作周波数は、２００Ｖ系の場合よりも早く低減開始するようになる。その結果、１００Ｖ系より２００Ｖ系の方が、ＦＢ端子の電圧Ｖｆｂの低減が早まるという上述の特性をキャンセルして、負荷率に対する電源動作周波数の特性は、図９に示したように、スイッチング電源装置に２００Ｖ系の交流電源１を使用しても１００Ｖ系の交流電源１を使用してもほぼ同じ特性となる。したがって、スイッチング電源装置を軽負荷率で運転する場合、電源動作周波数が可聴領域まで低下するタイミングを、交流入力電圧の違いに関係なく同じにすることができる。このことは、使用電源電圧の大きさに応じて個別に防振のための調整をする必要がないことを意味する。
【００６２】
なお、上記の実施の形態では、周波数低減ゲインを可変する方法として、直列接続された２つの抵抗の一方を短絡または開放するようにしたが、並列接続された２つの抵抗の一方をスイッチで接続または開放する構成にしてもよい。
【００６３】
また、上記の実施の形態では、負荷率に対する電源動作周波数の特性に関し、低圧系の特性を高圧系の特性に合わせる形で低圧系側の周波数低減ゲインを調整したが、高圧系の特性を低圧系の特性に合わせるよう高圧系側の周波数低減ゲインを調整してもよい。
【符号の説明】
【００６４】
１ 交流電源
２ａ，２ｂ 巻線
３ コンデンサ
４ ダイオードブリッジ
５ コンデンサ
６ ダイオード
７ 電流制限抵抗
８ 制御回路
９ サーミスタ
１０ コンデンサ
１１ 抵抗
１２ センス抵抗
１３ コンデンサ
１４ ダイオード
１５ 補助巻線
１６ スイッチング素子
１７ 一次巻線
１８ 二次巻線
１９ ダイオード
２０ コンデンサ
２１ フォトカプラ
２１ａ 発光ダイオード
２１ｂ フォトトランジスタ
２２ シャントレギュレータ
２３，２４ 抵抗
２５ 出力端子
２６ 負荷
３０ 入力電圧検出部
３１，３２ ヒステリシスコンパレータ
３３ インバータ
３４ Ｄ型フリップフロップ回路
３５，３６ 基準電圧源
４０ 周波数低減ゲイン設定部
４１，４２ スイッチ
５０ 可変周波数発振部
５１ 増幅器
５２ トランジスタ
５３，５４ 比較器
５５ ＲＳ型フリップフロップ
６０ 駆動回路
【特許請求の範囲】
【請求項１】
交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御するスイッチング電源装置の制御回路において、
前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、
前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部と、
を備えていることを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記周波数低減ゲイン設定部は、前記低圧系のときに切り替えられる前記低減ゲイン特性の低減開始ポイントを、前記高圧系のときの低減開始ポイントよりも高負荷率側に設定して、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるにようにしたことを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項３】
前記周波数低減ゲイン設定部は、第１の入力端子に前記負荷に出力する電圧に対応したフィードバック信号を入力する増幅器と、接地電位と電源電圧との間に直列に接続された第１の抵抗、第２の抵抗、第３の抵抗および第４の抵抗と、一端が前記増幅器の出力に接続され、他端が前記増幅器の第２の入力端子および前記第２の抵抗と前記第３の抵抗との接続点に接続された第５の抵抗と、前記第１の抵抗および第４の抵抗に並列に接続された第１および第２のスイッチとを備え、前記増幅器の第２の入力端子に前記第２の抵抗と前記第３の抵抗との接続点を接続し、前記入力電圧検出部が前記低圧系を検出したとき、前記第１および第２のスイッチを開成し、前記高圧系を検出したとき、前記第１および第２のスイッチを閉成するようにしたことを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項４】
前記増幅器の出力電圧により前記スイッチング周波数を決定する可変周波数発振部を備えていることを特徴とする請求項３記載のスイッチング電源装置の制御回路。
【請求項５】
前記入力電圧検出部は、前記低圧系の電圧のピークと前記高圧系の電圧のピークとの間の値の閾値を有し、該閾値と前記交流入力電圧とを比較する比較器と、前記交流入力電圧の半周期に前記交流入力電圧が前記閾値より高いことを前記比較器が検出したか否かを示す信号を保持する回路とを備え、保持された信号を前記周波数低減ゲイン設定部における低減ゲイン特性の切り替えに使用していることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項６】
交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたスイッチング電源装置において、
前記制御回路は、
前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、
前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替え、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるように制御する周波数低減ゲイン設定部と、
前記周波数低減ゲイン設定部の出力電圧により前記スイッチング周波数を決定する可変周波数発振部と、
を有していることを特徴とするスイッチング電源装置。
【請求項１】
交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御するスイッチング電源装置の制御回路において、
前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、
前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部と、
を備えていることを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記周波数低減ゲイン設定部は、前記低圧系のときに切り替えられる前記低減ゲイン特性の低減開始ポイントを、前記高圧系のときの低減開始ポイントよりも高負荷率側に設定して、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるにようにしたことを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項３】
前記周波数低減ゲイン設定部は、第１の入力端子に前記負荷に出力する電圧に対応したフィードバック信号を入力する増幅器と、接地電位と電源電圧との間に直列に接続された第１の抵抗、第２の抵抗、第３の抵抗および第４の抵抗と、一端が前記増幅器の出力に接続され、他端が前記増幅器の第２の入力端子および前記第２の抵抗と前記第３の抵抗との接続点に接続された第５の抵抗と、前記第１の抵抗および第４の抵抗に並列に接続された第１および第２のスイッチとを備え、前記増幅器の第２の入力端子に前記第２の抵抗と前記第３の抵抗との接続点を接続し、前記入力電圧検出部が前記低圧系を検出したとき、前記第１および第２のスイッチを開成し、前記高圧系を検出したとき、前記第１および第２のスイッチを閉成するようにしたことを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項４】
前記増幅器の出力電圧により前記スイッチング周波数を決定する可変周波数発振部を備えていることを特徴とする請求項３記載のスイッチング電源装置の制御回路。
【請求項５】
前記入力電圧検出部は、前記低圧系の電圧のピークと前記高圧系の電圧のピークとの間の値の閾値を有し、該閾値と前記交流入力電圧とを比較する比較器と、前記交流入力電圧の半周期に前記交流入力電圧が前記閾値より高いことを前記比較器が検出したか否かを示す信号を保持する回路とを備え、保持された信号を前記周波数低減ゲイン設定部における低減ゲイン特性の切り替えに使用していることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項６】
交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたスイッチング電源装置において、
前記制御回路は、
前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、
前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替え、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるように制御する周波数低減ゲイン設定部と、
前記周波数低減ゲイン設定部の出力電圧により前記スイッチング周波数を決定する可変周波数発振部と、
を有していることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−６２９３０（Ｐ２０１３−６２９３０Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９９１７５（Ｐ２０１１−１９９１７５）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]