スイッチング電源装置
【課題】主スイッチング素子とクランプ素子のオン・オフのタイミング設定を容易に適正化することができ、電源効率も容易に向上させることが可能なアクティブクランプ方式のスイッチング電源装置を提供する。
【解決手段】トランス１４に発生する電圧を制限するクランプ素子２８とクランプコンデンサ３０を有する。一次巻線１４ａの直流入力電源１２側の一端にアノード端子が接続された補助ダイオード４０と、補助ダイオード４０のカソード端子と一次巻線１４ａの他端との間に接続された補助コンデンサ４２とを備える。補助ダイオード４０のカソード端子の電位と一次巻線１４ａの直流入力電源１２側の電位とを比較し、クランプ素子２８をオンさせるクランプ素子オン回路４４を備える。インバータ動作制御回路２０からのオフタイミング信号に基づき、クランプ素子オフ信号を出力するクランプ素子オフ信号発生回路４６と、クランプ素子オフ回路４８とを備える。
【解決手段】トランス１４に発生する電圧を制限するクランプ素子２８とクランプコンデンサ３０を有する。一次巻線１４ａの直流入力電源１２側の一端にアノード端子が接続された補助ダイオード４０と、補助ダイオード４０のカソード端子と一次巻線１４ａの他端との間に接続された補助コンデンサ４２とを備える。補助ダイオード４０のカソード端子の電位と一次巻線１４ａの直流入力電源１２側の電位とを比較し、クランプ素子２８をオンさせるクランプ素子オン回路４４を備える。インバータ動作制御回路２０からのオフタイミング信号に基づき、クランプ素子オフ信号を出力するクランプ素子オフ信号発生回路４６と、クランプ素子オフ回路４８とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの一次巻線にクランプ素子とクランプコンデンサの直列回路で成るクランプ回路が設けられたアクティブクランプ方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、主スイッチング素子がオフの期間に、トランスの巻線と並列に設けたコンデンサを導通させることによってトランス巻線両端の共振電圧のピーク値を制限し、主スイッチング素子等に加わる電圧ストレスを緩和するアクティブクランプ方式のスイッチング電源装置がある。
【０００３】
従来、この種のスイッチング電源装置として、特許文献１に開示されているように、主スイッチング素子及びトランスで構成されたインバータ回路と、クランプコンデンサ及びクランプ素子（第二のスイッチング素子）で成るクランプ回路を備え、さらに、主スイッチング素子及びクランプ素子を制御するためのタイミング検出手段及び制御回路部を備えた電圧共振型スイッチング電源がある。この制御回路部は、スイッチングの１周期を設定するタイマ回路、第一及び第二のフリップフロップ回路、第一及び第二の遅延回路、、及びアンプを備え、外部のタイミング検出手段から所定の信号を受け、主スイッチング素子及びクランプ素子を駆動するための駆動パルスを個々に発生させ、アンプを介して各素子の駆動端子に向けて出力する。
【０００４】
具体的には、クランプ素子がオフしてから主スイッチング素子がオンするまでの遅延時間（ｄｅｌａｙ１）が第一の遅延回路で一定値として規定され、主スイッチング素子が自身のドレイン・ソース端子間がゼロ電圧になった後でオンするよう制御される。同様に、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が第二の遅延回路で一定値として規定され、クランプ素子が自身のドレイン・ソース端子間がゼロ電位になった後でオンするよう制御される。そして、この制御により、主スイッチング素子及びクランプ素子のスイッチング損失を低減することができる。
【０００５】
また、特許文献２に開示されているように、主スイッチング素子（Ｍ１）及びトランスで構成されたインバータ回路と、クランプコンデンサ及びクランプ素子（Ｍ２）で成るクランプ回路（アクティブクランプ回路）を備え、さらに、主スイッチング素子の印加電圧が最小となるタイミングを検出するタイミング検出手段（最小値検出回路）と、当該検出手段の検出結果に基づいて主スイッチング素子のオンのタイミングを定める制御手段とを備えたスイッチング電源回路がある。
【０００６】
具体的には、クランプ素子がオフしてから主スイッチング素子がオンするまでの遅延時間ｔｓ（特許文献１のｄｅｌａｙ１に相当）がタイミング検出手段によって自動調整され、主スイッチング素子が自身のドレイン・ソース端子間が最小電圧になった時にオンするよう制御される。また、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間ｔｒ（特許文献１のｄｅｌａｙ２に相当）が制御回路によって一定値に規定され、クランプ素子が、自身のドレイン・ソース端子間がゼロ電圧になった時にオンするよう制御されている。そして、この制御により、特許文献１の電圧共振型スイッチング電源と同様に、主スイッチング素子及びクランプ素子のスイッチング損失を低減することができる。
【０００７】
なお、図面に、クランプ素子の駆動パルスである矩形クランプ制御信号ＡＳが、回路絶縁用のトランス回路を介して、クランプ素子のゲート・ソース間に入力される構成が示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３２４７９号公報
【特許文献２】特開２０００−９２８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１の電圧共振型スイッチング電源の場合、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が予め一定値に固定されているため、電源回路を構成する電子部品の個体差や温度による特性の変動などの影響で、クランプ素子に大きなスイッチング損失が生じたり、特定の電子部品に過大な電気ストレスが加わったりする等の問題があった。以下、この問題について図９に基づいて説明する。
【００１０】
図９は、特許文献１の図面に示された回路図から主要な素子を抜粋した回路図であり、各素子には特許文献１の図面で付されている符号と同様の符号を付してある。また、説明の便宜のため、Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子Ｑ２のソース端子からドレイン端子の向きに存在する寄生ダイオードＤ２を明記した。
【００１１】
まず、主スイッチング素子Ｑ１がオン、クランプ素子Ｑ２がオフしている状態から、主スイッチング素子Ｑ１がオフしたときの理想的な動作を、図９（ａ）に基づいて説明する。上述したように、クランプ素子Ｑ２は、主スイッチング素子がオフした後、自身のドレイン・ソース端子間がゼロ電圧になった後でオンすることが理想である。
【００１２】
主スイッチング素子Ｑ１がオフすると、図９（ａ）に示すように、トランスの一次巻線ｎ１から、トランスに蓄積された励磁エネルギーを放出するための電流ｉａが流れ、共振用コンデンサＣ１を充電する。共振用コンデンサＣ１の両端電圧である主スイッチング素子Ｑ１のドレイン・ソース端子間電圧Ｖｄｓ１が上昇し、電圧Ｖｄｓ１が入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値を越えると、寄生ダイオードＤ２が導通し、クランプ素子Ｑ２のドレイン・ソース端子間が、寄生ダイオードＤ２のオン電圧となり、ほぼゼロ電圧で一定となる。そして、このゼロ電圧が維持されているタイミングでクランプ素子Ｑ２がオンすると、クランプ素子Ｑ２にスイッチング損失が発生することなく、寄生ダイオードＤ２を流れていた電流ｉｂの経路をクランプ素子Ｑ２に円滑に切り替えることができる。従って、制御回路部に、適当な遅延時間（ｄｅｌａｙ２）を事前に設定しておけば、このような理想的な動作を行うことができる。
【００１３】
主スイッチング素子Ｑ１がオフしてから寄生ダイオードＤ２がオンするまでの時間は、電圧Ｖｄｓ１が入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値を越えるまでの時間にほぼ等しい。そして、電圧Ｖｄｓ１の上昇速度は、主スイッチング素子Ｑ１がオンの期間にトランスの励磁インダクタンスと共振インダクタＬ１に蓄えられた蓄積エネルギーと、各インダクタンスと共振コンデンサＣ１の共振特性によって決まる。
【００１４】
しかし、励磁インダクタンス、共振インダクタＬ１及び共振コンデンサＣ１の特性は、素子ごとに個体差があり、ある程度のばらつきが存在する。また、電源装置の使用中に負荷に供給する出力電流が変化すると、共振インダクタＬ１に蓄えられるエネルギーも大きく変動する。一般に、トランスの励磁インダクタンスが大きい方向にばらつき、共振インダクタＬ１が小さい方向にばらつき、且つ、出力電流が比較的小さい状態で使用されているとき、電圧Ｖｄｓ１の上昇速度が遅くなる。一方、それらが反対の方向にばらつけば、電圧Ｖｄｓ１の上昇速度が速くなる。従って、遅延時間（ｄｅｌａｙ２）を、上記のばらつきの範囲を通して理想動作を行うことができるように設定することは容易ではく、現実には様々な不具合が生じる。
【００１５】
上記の要因によって電圧Ｖｄｓ１の電圧上昇速度が遅くなる方向に変動したときに発生する不具合動作を、図９（ｂ）に基づいて説明する。主スイッチング素子Ｑ１がオフすると、図９（ｂ）に示すように、トランスの一次巻線ｎ１から、蓄積エネルギーを放出するための電流ｉａが流れ、共振用コンデンサＣ１を充電する。共振用コンデンサＣ１の両端電圧である主スイッチング素子Ｑ１のドレイン・ソース端子間電圧Ｖｄｓ１はゆっくり上昇するため、事前に設定されている遅延時間（ｄｅｌａｙ２）の経過後、入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値に達する前にクランプ素子Ｑ２がオンする。すると、入力コンデンサＣｉｎとクランプコンデンサＣ２に蓄えられていた電荷が、電圧の低い共振コンデンサＣ１に移動し、急峻な電流ｉｃが流れる。この電流ｉｃを制限するものは、配線パターンの配線抵抗や各コンデンサＣ１，Ｃ２が有する寄生抵抗だけなので、瞬間的に大きな電流になる。従って、電流ｉｃが流れる経路に配置された素子等が、非常に大きな電流ストレスや電力ストレスを受けてしまうという不具合が生じる。
【００１６】
共振インダクタＬ１や共振コンデンサＣ１は、部品点数の削減などのため、トランスの漏れインダクタンスや主スイッチング素子Ｑ１の寄生コンデンサで代用される場合も少なくない。しかし、一般に、漏れインダクタンスや寄生コンデンサは、個別部品として設けた共振インダクタＬ１や共振コンデンサＣ１よりもばらつきが大きいので、電圧Ｖｄｓ１の上昇速度の変化が顕著になり、上記の電流ｉｃによる不具合が発生しやすくなる。
【００１７】
また、遅延時間（ｄｅｌａｙ２）を予め十分長めに設定し、電圧Ｖｄｓ１の上昇速度が遅くなっても上記の不具合が生じないようにする設定方法も考えられる。しかし、遅延時間（ｄｅｌａｙ２）を予め長めに設定にしておいて、電圧Ｖｄｓ１の上昇速度が速くなる方向に変化すると、クランプ素子Ｑ２の寄生ダイオードＤ２が電流ｉｂを流す時間が非常に長くなる。寄生ダイオードＤ２は、通常のダイオードと比較するとオン電圧が高いので、そこで導通損失が増大し、クランプ素子Ｑ２が発熱したり、電源効率が低下するという問題が発生する。
【００１８】
以上説明したように、特許文献１の電圧共振型スイッチング電源は、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が一定値に固定されているので、各素子の特性の個体差や負荷に供給する出力電流の変化によって、特定の素子に電気ストレスが加わったり、電源効率が低下したりするという問題があった。
【００１９】
また、特許文献２のスイッチング電源回路も、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間ｔｒ（特許文献１のｄｅｌａｙ２に相当）が制御回路によって一定値に固定されているので、特許文献１の電圧共振型スイッチング電源と同様の問題が発生する。
【００２０】
さらに、特許文献２に開示されたスイッチング電源回路の構成の場合、クランプ素子の駆動パルスであるクランプ制御信号ＡＳを伝達するため、回路絶縁用のトランス回路に、大型の絶縁トランス（以下、絶縁トランスＴと称す）を使用しなければならないという問題があった。この絶縁トランスＴは、クランプ制御信号ＡＳ、すなわち、クランプ素子をオンさせる期間に継続してハイレベルを示し、クランプ素子をオフさせる期間にローレベルを継続する制御信号を伝送する。例えば、このスイッチング電源回路の主スイッチング素子が、オンデューティが５０％、スイッチング周波数が２００ｋＨｚで動作する場合を考える。絶縁トランスＴの入力巻線のインダクタンスをＬｐ、入力巻線に印加される電圧をＶＴ、電圧ＶＴを印加する時間をｔとすると、絶縁トランスＴの励磁電流ＩＬｐは、式（１）のように表すことができる。
【数１】
【００２１】
次に、絶縁トランスＴの励磁電流ＩＬｐを０.５Ａ以下という実用的な電流値に収めるため、必要なインダクタンスＬｐを求める。ここで、先に想定したスイッチング周波数とスイッチング素子のオンデューティから、時間ｔは、クランプ素子のオン時間に相当する２.５μｓｅｃである。また、トランス回路の制御回路電圧も実用的な値の１０Ｖと想定すると、電圧ＶＴ＝１０Ｖとなる。これらの値を式（１）に代入すれば、必要なインダクタンスＬｐを求めることができる。
【数２】
【００２２】
すなわち、絶縁トランスＴの入力巻線には、５０μＨ以上のインダクタンスＬｐが必要であることが分かる。しかし、５０μＨのインダクタンスＬｐを有した絶縁トランスＴを構成すると、外形が非常に大きなものとなり、スイッチング電源装置の小型化が妨げられる。
【００２３】
一方、絶縁トランスＴの小型化を優先的に考慮し、例えば、１μＨのインダクタンスＬｐを有する絶縁トランスＴを使用すると、式（１）で計算される励磁電流ＩＬｐが２５Ａとなり、励磁電流ＩＬｐが流れる経路に配置された絶縁トランスＴや駆動用の半導体素子等で大きな損失が発生する。また、損失による発熱を抑えるため、絶縁トランスＴや駆動用の半導体素子の外形を大きくして放熱する必要が生じ、かえってスイッチング電源装置が大型化してしまい電源効率も低下する、という問題がある。
【００２４】
以上説明したように、特許文献２の電圧共振型スイッチング電源は、クランプ素子の駆動回路の構成上、駆動パルスであるクランプ制御信号ＡＳを伝達する回路絶縁用のトランス回路を小型で高効率に構成することが困難であるという問題があった。
【００２５】
この発明は、上記背景技術に鑑みて成されたもので、主スイッチング素子とクランプ素子のオン・オフのタイミング設定を容易に適正化することができ、装置全体の電源効率も容易に向上させることが可能なアクティブクランプ方式のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
この発明は、直流入力電源と直列に接続されオン・オフ動作によって入力電圧を断続し断続電圧を発生させる主スイッチング素子と、前記断続電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、前記二次巻線の両端電圧を整流する整流回路と、前記整流回路が出力した整流電圧を平滑して直流の出力電圧を生成し負荷に電力を供給する平滑回路と、Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子及びクランプコンデンサの直列回路の構成を有し、前記一次巻線の両端に接続され、前記主スイッチング素子がオフの期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、前記主スイッチング素子をオン・オフ制御するインバータ動作制御回路と、前記クランプ素子のオン・オフを制御するクランプ動作制御回路とを備えたスイッチング電源装置であって、
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、トランスや光半導体素子等の絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたスイッチング電源装置である。
【００２７】
また、前記インバータ回路、前記整流回路、及び前記平滑回路が、シングルエンディッドフォワード方式に構成され、前記整流回路は、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側素子と整流側素子駆動回路とを備え、前記整流側素子駆動回路は、前記主スイッチング素子がオンからオフに転じたことによる前記トランスの巻線電圧の変化を検知して前記整流側素子をオフさせ、前記クランプ素子オン回路は、前記整流側素子がオフするのと同時又はその後に、前記クランプ素子をオンさせるものである。
【００２８】
また、前記クランプ素子オン回路は、エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、前記第一のトランジスタのベース電流を決定する第一の抵抗とで構成され、前記一次巻線の前記直流入力電源側の一端の電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させることによって、前記クランプ素子がオンするようにしたものである。
【００２９】
さらに、前記クランプ素子オン回路は、エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、アノード端子が前記一次巻線側を向くように配置されたツェナーダイオードと前記第一のトランジスタのベース電流を決定する第一の抵抗とで成る直列回路とで構成され、前記一次巻線の前記直流入力電源側の一端の電位と前記ツェナーダイオードのツェナー電圧とを合計した電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させ、前記クランプ素子がオンするようにしたものでも良い。
【００３０】
また、前記補助ダイオードのカソード端子と前記第一のトランジスタのエミッタ端子との接続点、若しくは前記第一のトランジスタのコレクタ端子と前記クランプ素子のゲート端子との接続点、又はその両方に第二の抵抗が挿入され、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が前記クランプ素子のゲート・ソース端子間に移動することで、前記クランプ素子のゲート・ソース端子間の電圧が上昇する速度が、前記第一の抵抗及び前記第二の抵抗によって規定されるものである。
【００３１】
前記インバータ動作制御回路は、前記クランプ素子をオフさせるタイミングでローレベルからハイレベルに反転する矩形波状のオフタイミング信号を出力し、
また、前記クランプ素子オフ信号発生回路は、コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたＮＰＮ型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、前記クランプ素子オフ回路は、前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタを備え、前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子をオフのゲート・ソース端子間電圧をローレベルに低下させるものである。
【００３２】
また、前記第三のトランジスタがＮＰＮ型トランジスタに置き換えられ、当該ＮＰＮ型のトランジスタは、前記絶縁トランスの前記出力巻線の両端にベース端子とエミッタ端子が各々接続され、前記クランプ素子のゲート・ソース端子間にコレクタ端子とエミッタ端子が接続されたものでも良い。
【００３３】
さらに、前記絶縁トランスの前記出力巻線と前記第三のトランジスタのゲート端子の接続点に、カソード端子を前記第三のトランジスタのゲート端子側に向けた整流ダイオードが挿入され、前記第三のトランジスタのゲート・ソース端子間に放電抵抗が接続されたものである。
【発明の効果】
【００３４】
この発明のスイッチング電源装置は、主スイッチング素子がオフしてクランプ素子がオンするまでの時間が、クランプ素子オン回路の動作によって、主スイッチング素子の両端電圧が上昇する速度の変化に応じて自動的に調整されるので、寄生ダイオードを含むクランプ素子の損失を小さく抑えることができ、また、特定の素子等に急峻なサージ電流が流れて電気ストレスを加えることがないようにすることができる。従って、安全で電源効率の高いスイッチング電源装置を容易に構成することができる。
【００３５】
また、シングルエンディッドフォワード方式のインバータ回路、整流回路及び平滑回路を備えたスイッチング電源装置に適用し、さらに整流回路の整流側素子を同期整流素子化し、当該整流側素子のオフの駆動をトランス二次巻線の電圧変化を検知して行う構成とすれば、クランプ素子オン回路の動作によって、整流側素子がオフするタイミングとクランプ素子がオンするタイミングも同様に自動的に調整される。従って、整流回路に関連した特定の素子にサージ電流が流れて電気ストレスを加えることを容易に回避することができ、安全で電源効率をより向上させたスイッチング電源装置を構成することができる。
【００３６】
さらに、主スイッチング素子とグランド電位が異なるクランプ素子を駆動するための絶縁手段は、ごく短いパルス幅で小エネルギーのクランプ素子オフ信号を伝送するだけなので、例えば、絶縁手段を絶縁トランスで構成すれば、小型で低損失の絶縁手段を安価に実現することができる。
【図面の簡単な説明】
【００３７】
【図１】この発明のスイッチング電源装置の第一の実施形態を示すブロック図である。
【図２】第一の実施形態の具体的な回路構成を示す回路図である。
【図３】第一の実施形態の、主スイッチング素子の両端電圧の上昇速度が遅いときの動作を示すタイムチャートである。
【図４】第一の実施形態の、主スイッチング素子の両端電圧の上昇速度が速いときの動作を示すタイムチャートである。
【図５】第一の実施形態のクランプ素子オン回路の変形例を示す回路図である。
【図６】図５のクランプ素子オン回路を用いたときの動作を示すタイムチャートである。
【図７】この発明のスイッチング電源装置の第二の実施形態を示す回路図である。
【図８】第二の実施形態の動作を説明する概略の回路図である。
【図９】従来の電圧共振型スイッチング電源の理想的な動作を説明する回路図（ａ）と、不具合が生じる動作を説明する回路図（ｂ）である。
【発明を実施するための形態】
【００３８】
以下、この発明のスイッチング電源装置の第一の実施形態について、図面に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、直流の入力電源１２から入力された入力電圧Ｖｉを、直流の出力電圧Ｖｏに変換して出力する直流安定化電源である。
【００３９】
まず、スイッチング電源装置１０の構成を図１のブロック図に基づいて説明する。スイッチング電源装置１０は、直流の入力電源１２の両端に、トランス１４の一次巻線１４ａと主スイッチング素子１６との直列回路であるインバータ回路１８が接続されている。
【００４０】
主スイッチング素子１６は、Ｎ−ｃｈのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す。）であり、ドレイン端子が一次巻線１４ａ側に、ソース端子が入力電源１２のグランド側に各々接続されている。そして、後述するインバータ動作制御回路２０が発生する駆動パルスＶａがケート・ソース端子間に印加され、オン・オフ動作を行う。また、主スイッチング素子１６は、ドレイン・ソース端子間の出力容量である寄生コンデンサ１６ａを備えている。
【００４１】
また、トランス１４は、一次巻線１４ａと磁気結合した二次巻線１４ｂを有している。図１に付したドットは２つの巻線１４ａ，１４ｂの極性を示しており、ここでは、一次巻線１４ａの入力電源１２のプラス側に接続された一端に、ドットが付されている。
【００４２】
二次巻線１４ｂの両端には、二次巻線１４ｂに発生する交流電圧を整流した整流電圧を出力する整流回路２２が接続されている。さらに、整流回路２２の出力端に、整流回路２２が出力する整流電圧を平滑する平滑回路２４が接続されている。そして、平滑回路２４は、その出力端に接続された負荷２６に、直流の出力電圧Ｖｏと出力電流Ｉｏを供給する。
【００４３】
一次巻線１４ａの両端には、クランプ素子２８とクランプコンデンサ３０の直列回路で成るクランプ回路３２が接続されている。クランプ素子２８はＭＯＳＦＥＴであり、ドレイン端子が一次巻線１４ａのドットが付された側の一端に、ソース端子がクランプコンデンサ３０の一端に各々接続されている。そして、後述するクランプ動作制御回路３４によってゲート・ソース端子間の電圧が制御され、オン・オフ動作を行う。また、クランプ素子２８は、ソース端子からドレイン端子の向きに形成された寄生ダイオード２８ａを備えている。
【００４４】
インバータ動作制御回路２０は、駆動パルス発生回路３６とオフタイミング調整回路３８で構成されている。駆動パルス発生回路３６は、平滑回路２４から所定の出力電圧Ｖｏを出力するため、所定の回路部分から出力電圧Ｖｏに相当する出力電圧信号Ｖｏ１を抽出し、所定のスイッチング周波数でパルス幅変調を行うことによって主スイッチング素子１６をオン・オフさせるタイミング及び時比率を決定し、主スイッチング素子１６駆動用の駆動パルスＶａを生成して出力する。
【００４５】
また、オフタイミング調整回路３８は、駆動パルス発生回路３６が決定した主スイッチング素子１６のオンのタイミングを基準にして、クランプ素子２８をオフさせるタイミングを決定し、そのタイミングを示すオフタイミング信号Ｖｂを生成して出力する。オフタイミング信号Ｖｂは、ここでは、当該タイミングでローレベルからハイレベルに反転する矩形波電圧である。
【００４６】
クランプ動作制御回路３４は、一次巻線１４ａのドットが付された側の一端にアノード端子が接続された補助ダイオード４０と、補助ダイオード４０のカソード端子と一次巻線１４ａの他端との間に接続された補助コンデンサ４２を備え、さらに、クランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８を備えている。
【００４７】
クランプ素子オン回路４４は、補助ダイオード４０のカソード端子の電位と、一次巻線１４ａのドットが付された側の一端の電位以上の所定の電位とを比較し、補助ダイオード４０のカソード端子の電位の方が高いとき、補助コンデンサ４２及びクランプコンデンサ３０に蓄積された電荷をクランプ素子２８のゲート・ソース端子間に移動させ、当該ゲート・ソース端子間の電圧を所定の速度で上昇させることで、クランプ素子２８をオンさせるまでの時間を調整する働きをする。
【００４８】
クランプ素子オフ信号発生回路４６は、インバータ動作制御回路２０のオフタイミング調整回路３８から出力されたオフタイミング信号Ｖｂに基づき、オフタイミング信号Ｖｂと絶縁されたクランプ素子オフ信号Ｖｃを出力する働きをする。
【００４９】
クランプ素子オフ回路４８は、クランプ素子オフ信号Ｖｃに基づき、所定のタイミングでクランプ素子２８のゲート・ソース端子間電圧をローレベルに低下させる働きをする。
【００５０】
図１では、クランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８を機能ブロックとして現しているが、例えば、図２に示すような具体的な回路で構成することができる。以下、図２に示す各部の構成を個別に説明する。
【００５１】
クランプ素子オン回路４４は、エミッタ端子が補助ダイオード４０のカソード端子に接続され、コレクタ端子がクランプ素子２８のゲート端子に接続されたＰＮＰ型の第一のトランジスタ５０と、一端が第一のトランジスタ５０のベース端子に接続され、他端が一次巻線１４ａのドットが付された側の一端に接続された第一の抵抗５２で構成されている。従って、第一のトランジスタ５０は、補助ダイオード４０のカソード端子の電位が一次巻線１４ａのドットが付された側の一端の電位よりも高くなると、第一の抵抗５２に第一のトランジスタ５０のベース電流が流れ、補助コンデンサ４２及びクランプコンデンサ３０に蓄積された電荷が、第一のトランジスタ５０を介して、クランプ素子２８のゲート・ソース端子間に移動する。そして、その移動した電荷が当該ゲート・ソース間電圧を所定の速度で上昇させ、ゲート閾値を超えた時にクランプ素子２８をオンさせる動作を行う。詳しくは、後の動作説明の中で述べる。
【００５２】
クランプ素子オフ信号発生回路４６は、抵抗５４ａとコンデンサ５４ｂの直列回路で構成した微分回路５４と、微分回路５４の出力である抵抗５４ａの両端にベース・エミッタ端子間が接続されたＮＰＮ型の第二のトランジスタ５６とを備えている。さらに、制御回路に直流電圧Ｖｃｃを供給する直流電源５８と、入力巻線６０ａ及び出力巻線６０ｂを有する絶縁トランス６０が設けられ、入力巻線６０ａが直流電源５８と第二のトランジスタ５６のコレクタ端子との間に接続され、出力巻線６０ｂが後段のクランプ素子オフ回路４８に接続されている。従って、微分回路５４は、オフタイミング調整回路３８から送られたオフタイミング信号Ｖｂを受け、オフタイミング信号Ｖｂがローレベルからハイレベルに反転するタイミングで短い時間幅のハイレベル電圧を出力し、第二のトランジスタ５６をオンさせる。そして、第二のトランジスタ５６がオン・オフすることによって、入力巻線６０ａに直流電圧Ｖｃｃが断続的に印加され、出力巻線６０ｂに断続電圧であるクランプ素子オフ信号Ｖｃを発生させる動作を行う。詳しくは、後の動作説明の中で述べる。
【００５３】
クランプ素子オフ回路４８は、ゲート端子が出力巻線６０ｂのドットが付された一端に接続され、ソース端子がクランプ素子２８のソース端子に接続され、ドレイン端子がクランプ素子２８のゲート端子に接続されたＭＯＳＦＥＴである第三のトランジスタ６２で構成されている。従って、第三のトランジスタ６２は、クランプ素子オフ信号Ｖｃがハイレベルになったときにオンし、クランプ素子２８のゲート・ソース端子間電圧を低下させ、クランプ素子２８をオフさせる動作を行う。
【００５４】
次に、図２に示すスイッチング電源装置１０の動作を、図３、図４のタイムチャートに基づいて説明する。図３は、トランス１４の励磁インダクタンスや漏れインダクタンス、主スイッチング素子１６の寄生コンデンサ１６ａ、さらに出力電流Ｉｏの関係で、主スイッチング素子がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が、比較的遅いときの動作を示している。以下、スイッチングの一周期を期間ａ〜ｄに分けて、期間ごとの動作を説明する。
【００５５】
期間ａでは、インバータ動作制御回路２０の制御により、駆動パルスＶａがハイレベルを示し、オフタイミング信号Ｖｂもハイレベルを示している。駆動パルスＶａがハイレベルを示しているので、主スイッチング素子１６はオンし、そのドレイン・ソース端子間の電圧Ｖ１６がほぼゼロ電圧になっている。また、電圧Ｖ１６がゼロ電圧であるため、補助コンデンサ４２の両端の電圧Ｖ４２は、補助ダイオード４０を介して入力電源１２からの充電を受けて、入力電圧Ｖｉとほぼ等しい電圧になっている。従って、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、ほぼ入力電圧Ｖｉに等しいので、クランプ素子オン回路４４の第一の抵抗５２に第一のトランジスタ５０のベース電流が流れず、クランプ素子２８のゲート・ソース端子間に流れ込む電流Ｉ２８は発生していない。
【００５６】
また、オフタイミング信号Ｖｂはハイレベルを示しているが、クランプ素子オフ信号発生回路４６の微分回路５４によって電圧が遮断され、第二のトランジスタ５６のベース・エミッタ端子間電圧はローレベルとなっている。従って、クランプ素子オフ信号Ｖｃはローレベルを示し、第三のトランジスタ６２がオフしている。
【００５７】
ここで、クランプ素子２８は、ゲート・ソース端子間が第三のトランジスタ６２によって短絡された状態ではないものの、第一のトランジスタ５０からの充電電流Ｉ２８が供給されないので、期間ｄでオフになったままその状態を継続する。
【００５８】
期間ｂになると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が比較的遅い速度で上昇する。電圧Ｖ１６が上昇すると、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、入力電圧Ｖｉを超え、クランプ素子オン回路４４の第一の抵抗５２に電圧降下が発生し、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が、第一のトランジスタ５０のベース端子から流れ出る。そして、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流をクランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。すなわち、第一のトランジスタ５０は、第一の抵抗５２に流れるベース電流で規定されるコレクタ電流を電流Ｉ２８として流すことによって、所定電圧Ｖ３０に充電されたクランプコンデンサ３０と入力電圧Ｖｉに充電された補助コンデンサ４２の蓄積電荷を移動させ、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８を所定の速度で上昇させる動作を行う。なお、この実施形態では、補助コンデンサ４２の容量がクランプコンデンサ３０に比べて非常に小さな値に設定してあるので、電荷の移動と共に補助コンデンサ４２の電圧Ｖ４２が低下している。従って、電流Ｉ２８は、しばらくの間増加し、途中でピークを迎え、その後減少する波形、すなわち、図３のような波形となる。
【００５９】
第一のトランジスタ５０から流れる電流Ｉ２８によってクランプ素子２８のゲート・ソース端子間電圧が上昇するが、期間ｂでは、未だクランプ素子２８のゲート閾値Ｖｔｈに達しない。そして、クランプ素子２８がオンする前に、寄生ダイオード２８ａがオンする。すなわち、寄生ダイオード２８ａは、主スイッチング素子１６の電圧Ｖ１６が入力電圧Ｖｉとクランプコンデンサ３０の電圧Ｖ３０合計値を超えた時点で導通し、クランプコンデンサ３０が一次巻線１４ａの両端に並列接続された状態となる。そして、クランプコンデンサ３０が、一次巻線１４ａから放出される励磁電流（リセット電流）を吸収することによって一次巻線１４ａの電圧上昇を制限し、電圧Ｖ１６がほぼ一定の値に制限される。
【００６０】
また、期間ｂになると、オフタイミング信号Ｖｂがローレベルに反転するが、クランプ素子オフ信号発生回路４６の第二のトランジスタ５６のベース・エミッタ端子間電圧にハイレベルの電圧は発生しないので、クランプ素子オフ信号Ｖｃはローレベルとなり、第三のトランジスタ６２はオフを継続する。
【００６１】
従って、期間ｂでは、クランプ素子２８のゲート・ソース端子間に第一のトランジスタ５０からの充電電流Ｉ２８の供給を受けて電圧Ｖ２８が上昇するが、クランプ素子２８はオンするに至らず、所定のタイミングで寄生ダイオード２８ａが導通することで、主スイッチング素子１６の電圧Ｖ１６を一定電圧（Ｖｉ＋Ｖ３０）に制限する。
【００６２】
期間ｃになると、クランプ素子２８のゲート・ソース端子間の電圧Ｖ２８がゲート閾値の電圧Ｖｔｈに達し、クランプ素子２８がオンする。このとき、駆動パルスＶａとオフタイミング信号Ｖｂは、期間ｂと同じローレベルを維持している。クランプ素子２８がオンすると、トランス１４の一次巻線１４ａからクランプコンデンサ３０に流れていた励磁電流の経路が、寄生ダイオード２８ａからクランプ素子２８に切り替わる。当該励磁電流は、当初はクランプ素子２８のソース端子からドレイン端子の向きに流れるが、期間ｃの途中でドレイン端子からソース端子の向きに流れが変わる。従って、励磁電流の向きが変わる前にクランプ素子２８をオンさせることにより、クランプコンデンサ３０に励磁電流を連続的に流し続けることが可能になり、クランプコンデンサ３０によるクランプ動作を継続することができる。また、励磁電流の経路が寄生ダイオード２８ａからクランプ素子２８に切り替わることによって、比較的オン電圧が高い寄生ダイオード２８ａで生じていた導通損失が低減され、また、クランプ素子２８のオン電圧は、オン抵抗が十分低いＭＯＳＦＥＴに発生するオン電圧となるため、クランプ素子２８の導通損失も小さく抑えられる。また、クランプ素子２８は、寄生ダイオード２８ａが導通してドレイン・ソース端子間の電圧がゼロ電圧のときにオンするため、スイッチング損失もほとんど発生しない。従って、クランプ回路３２全体の損失は非常に小さい。また、寄生ダイオード２８ａが導通する前にクランプ素子２８がオンしないように電流Ｉ２８を設定することによって、図９（ｂ）を用いて説明した従来の問題を回避することができる。
【００６３】
一方、補助コンデンサ４２の電圧Ｖ４２は、期間ｃにおいても低下を続ける。そして、主スイッチング素子１６の電圧Ｖ１６がクランプコンデンサ３０の電圧Ｖ３０と入力電圧Ｖｉとを足し合わせた電圧（Ｖ３０＋Ｖｉ）に等しくなり、且つ、ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）とクランプ素子２８のゲート端子の電圧Ｖ２８とが等しくなるまで、補助コンデンサ４２の電圧Ｖ４２が低下する（このとき、クランプ素子２８のゲート端子の電圧Ｖ２８が上昇する）と、第一のトランジスタ５０による電流Ｉ２８の供給が停止し、それによって、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８の上昇が止まり、同時に補助コンデンサ４２の電圧Ｖ４２の低下も止まる（このとき、補助コンデンサ４２の電圧Ｖ４２とクランプ素子２８のゲート・ソース端子間の電圧Ｖ２８を足し合わせた値が、クランプコンデンサ３０の電圧Ｖ３０に等しくなる）。
【００６４】
電圧Ｖ２８のピーク値（上昇が停止して一定になったときの電圧）は、補助コンデンサ４２の容量を大きくするほど、高くすることができる。従って、補助コンデンサ４２の容量は、期間ｃの間、電圧Ｖ２８がクランプ素子２８のゲート閾値Ｖｔｈを超える電圧になるように大きな容量にしておく必要がある。そして、この条件を満たす範囲で、補助コンデンサ４２の容量を極力小さく設定し、電圧Ｖ２８のピーク値によるクランプ素子２８のゲート・ソース端子間への電圧ストレスを軽減したり、第一のトランジスタ５０の導通損失を低減したりすることが好ましい。
【００６５】
期間ｄになると、駆動パルスＶａはローレベルを継続し、オフタイミング信号Ｖｂがハイレベルに反転する。オフタイミング信号Ｖｂがハイレベルに反転するタイミングは、オフタイミング調整回路３８が決定する。すなわち、期間ｄは、クランプ素子２８がオフしてから主スイッチング素子１６がオンするまでの遅延時間である。
【００６６】
期間ｄでは、駆動パルスＶａがローレベルを示しているので、主スイッチング素子１６はオフしている。一方、オフタイミング信号Ｖｂはハイレベルに反転するので、クランプ素子オフ信号発生回路４６の微分回路５４が出力する微分電圧によって第二のトランジスタ５６のベース・エミッタ端子間電圧が短い期間Ｔhだけハイレベルになり、第二のトランジスタ５６がオンしてコレクタ電流Ｉ５６が流れる。さらに、第二のトランジスタ５６がオンする期間Ｔｈの間、トランス６０の出力巻線６０ｂのクランプ素子オフ信号Ｖｃがハイレベルになり、第三のトランジスタ６２がオンする。そして、第三のトランジスタ６２がオンすると、Ｖ２８が急峻に低下し、クランプ素子２８がオフする。このとき、主スイッチング素子１６はオフを継続しているので、クランプ素子オン回路４４は、第一のトランジスタ５０を介して電流Ｉ５８を供給することができないため、クランプ素子オフ信号Ｖｃがローレベルに転じて第三のトランジスタ６２がオフした後も、クランプ素子２８はオフの状態を継続する。
【００６７】
クランプ素子２８がオフすると、クランプコンデンサ３０が一次巻線１４ａから切り離される形になり、クランプ素子２８のドレイン端子からソース端子の向きに流れていた励磁電流が主スイッチング素子１６の寄生コンデンサ１６ａに流れ、電圧Ｖ１６が低下する。そして、電圧Ｖ１６が十分に低下した時点で駆動パルスＶａがハイレベルに反転して主スイッチング素子１６がオンし、期間ｄが終了する。
【００６８】
主スイッチング素子１６は、電圧Ｖ１６が十分に低下した時にオンするため、スイッチング損失を十分に小さくできる。また、期間ｄの間に電圧Ｖ１６が低下すると同時に補助コンデンサ４２も補助ダイオード４０を介して充電され、期間ｄが終了するときには、電圧Ｖ４２が入力電圧Ｖｉに達している。
【００６９】
以上説明したように、スイッチング電源装置１０は、主スイッチング素子１６がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が比較的遅いときでも、図３に示すように、低損失で理想的な動作を行うことができる。
【００７０】
上記の動作を行うスイッチング電源装置１０において、例えば、負荷２６に流れる出力電流Ｉｏが増加すると、主スイッチング素子１６がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が比較的速くなる。そのときの動作について、図４のタイムチャートに基づいて説明する。なお、期間ａ，ｃ，ｄは、上述した図３における動作と同様であるので、ここでは、特に期間ｂについて説明する。
【００７１】
期間ａが経過して期間ｂに入ると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が比較的速い速度で上昇する。電圧Ｖ１６が上昇すると、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、入力電圧Ｖｉを超え、クランプ素子オン回路４４の第一の抵抗５２に電圧降下が発生し、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が、第一のトランジスタ５０のベース端子から流れ出る。このベース電流は、電圧Ｖ１６の上昇速度が遅い図３のときよりも大きくなる。そして、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流を、クランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。すなわち、第一のトランジスタ５０は、第一の抵抗５２に流れるベース電流で規定されるコレクタ電流を電流Ｉ２８として流すことによって、所定の電圧Ｖ３０に充電されたクランプコンデンサ３０と入力電圧Ｖｉに充電された補助コンデンサ４２の蓄積電荷を移動させ、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８を、図３のときよりも速い速度で上昇させる動作を行う。
【００７２】
一方、主スイッチング素子１６の電圧Ｖ１６の上昇速度が速いため、電圧Ｖ１６が入力電圧Ｖｉとクランプコンデンサ３０の電圧Ｖ３０の合計値を超えるまでの時間が短くなり、クランプ素子２８の寄生ダイオード２８ａが導通するタイミングも早くなる。しかし、上記のように、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８も短時間で上昇するので、寄生ダイオード２８ａが導通した後、短時間のうちに、電圧Ｖ２８がクランプ素子２８のゲート閾値Ｖｔｈに達し、クランプ素子２８をオンさせることができる。
【００７３】
以上説明したように、スイッチング電源装置１０は、図４のように主スイッチング素子の電圧Ｖ１６の上昇速度が速くなり、トランス１４の励磁電流が寄生ダイオード２８ａを流れ始めるまでの時間が早くなっても、クランプ素子２８がオンするまでの時間も自動的に早くなるので、低損失な動作を行うことができる。例えば、従来の特許文献１又は２のスイッチング電源装置のように、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまで遅延時間（特許文献１又は２におけるｄｅｌａｙ２又はｔｒに相当する）を固定する構成の場合、図９（ｂ）で説明した問題を回避するため、一般的に、当該遅延時間の設定は、主スイッチング素子１６の電圧Ｖ１６の上昇速度が遅いときの「図３における期間ｂ」に固定される。すると、出力電流Ｉｏが増える等して電圧Ｖ１６の上昇速度が速くなったとき、トランス１４の励磁電流を寄生ダイオード２８ａに流す期間が非常に長くなり、クランプ回路３２の導通損失が大きくなってしまう。しかし、この実施形態のスイッチング電源装置１０は、図４に示すように、自動的に期間ｂが短くなる動作が行われるので、このような問題が生じない。
【００７４】
また、上記のクランプ素子オフ信号発生回路４６の動作により、絶縁トランス６０を非常に小さな外形に構成することが可能である。絶縁トランス６０は、上記のように、短い期間Ｔｈの間だけハイレベルになるクランプ素子オフ信号Ｖｃを通過させる能力を備えていればよい。そして、この期間Ｔｈは、クランプ素子２８のゲート・ソース端子間の寄生容量や第三のトランジスタのスイッチング能力等に鑑みて設定され、２０〜２００ｎｓｅｃ程度が好ましい。
【００７５】
例えば、絶縁トランス６０の入力巻線６０ａのインダクタンスＬｐを実用的な１μＨとする。そして、入力巻線６０ａに印加される電圧Ｖｃｃを１０Ｖ（式（１）の電圧ＶＴに相当する）、電圧Ｖｃｃを印加する時間Ｔｈを５０ｎｓｅｃ（式（１）の時間ｔに相当する）とすると、式（３）のように、入力巻線６０ａに流れる励磁電流のピーク値ＩＬｐが０.５Ａと計算される。
【数３】
【００７６】
１μＨ以上インダクタンスを備え、且つピーク値が０.５Ａ以上の励磁電流ＩＬｐを流すことができる飽和特性を有した絶縁トランス６０であれば、十分小型に構成することが可能である。また、スイッチング電源装置１０が、２００ｋＨｚ程度の一般的なスイッチング周波数で動作するとすれば、式（４）のように、励磁電流ＩＬｐの実効値が２８.９ｍＡと計算される。
【数４】
【００７７】
従って、入力巻線６０ａの巻線抵抗に生じる損失は非常に小さくなり、小型の絶縁トランス６０でも十分に放熱することができる。また、この励磁電流ＩＬｐを含む電流Ｉ５６を流す第二のトランジスタ５６に加わる電気的ストレスも非常に小さいので、小型で安価なトランジスタ部品を選択することができる。
【００７８】
次に、この実施形態のクランプ素子オン回路４４の変形例であるクランプ素子オン回路７０について、図５、図６に基づいて説明する。クランプ素子オン回路７０は、クランプ素子オン回路４４と同様に、エミッタ端子が補助ダイオード４０のカソード端子に接続され、コレクタ端子がクランプ素子２８のゲート端子に接続されたＰＮＰ型の第一のトランジスタ５０と、一端が第一のトランジスタ５０のベース端子に接続された第一の抵抗５２を備え、さらに、図５に示すように、第一の抵抗５２と一次巻線１４ａのドットが付された側の一端との間に、カソード端子が第一の抵抗５２側に配置されたツェナーダイオード７２が挿入される。従って、第一のトランジスタ５０は、補助ダイオード４０のカソード端子の電位が、一次巻線１４ａのドットが付された側の一端の電位にツェナーダイオード７２のツェナー電圧Ｖ７２を加算した電位よりも高くなったとき、第一の抵抗５２に第一のトランジスタ５０のベース電流が流れる。
【００７９】
スイッチング電源装置１０は、クランプ素子オン回路４４をクランプ素子オン回路７０に置き換えることによって、上述した図３の期間ｂに示す動作が、図６の期間ｂ１，ｂ２に示す動作に変化する。以下、クランプ素子オン回路７０を備えたスイッチング電源装置１０の期間ｂ１，ｂ２の動作について、図６に基づいて説明する。
【００８０】
期間ｂ１になると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が上昇する。電圧Ｖ１６が上昇しても、期間ｂ１の間は、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達しないため、第一の抵抗５２に電圧降下が発生せず、第一のトランジスタ５０にベース電流が流れない。従って、第一のトランジスタ５０にコレクタ電流Ｉ２８が流れず、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８が上昇しない。
【００８１】
期間ｂ２は、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が、入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達した時、すなわち、主スイッチング素子１６のドレイン・ソース端子間電圧Ｖ１６がツェナー電圧Ｖ７２に達した時から始まる。なお、期間ｂ２に入っても、駆動パルスＶａがローレベル、オフタイミング信号Ｖｂもローレベルを継続する。
【００８２】
補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が、入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達すると、第一の抵抗５２に電圧降下が発生し、第一のトランジスタ５０のベース端子から、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が流れ始め、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流をクランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。そして、クランプ素子２８の電圧Ｖ２８が上昇を開始し、同時に補助コンデンサ４２の電圧Ｖ４２が低下を開始する。以降の動作は、上述した図３の期間ｂの動作と同様である。
【００８３】
このように、先に説明したクランプ素子オン回路４４の場合は、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまで遅延時間（期間ｂ）を、第一の抵抗５２の抵抗値を調整することによって行うことができたが、このクランプ素子オン回路７０では、それに加え、ツェナーダイオード７２のツェナー電圧Ｖ７２を選択的に変更することによっても調整できるので、当該遅延時間（期間ｂ１＋ｂ２）の設定の自由度が高くなり、設定精度も向上させることができる。
【００８４】
次に、この発明のスイッチング電源装置の第二の実施形態について、図７、図８に基づいて説明する。ここで、第一の実施形態のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置８０は、インバータ回路１８、整流回路２２及び平滑回路２４が、シングルエンディッドフォワード方式に構成されている。そして、第一の実施形態のスイッチング電源装置１０が備えていたクランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８が、各回路の変形例であるクランプ素子オン回路８２、クランプ素子オフ信号発生回路８４及びクランプ素子オフ回路８６に置き換えられている。以下、スイッチング電源装置１０と異なる構成について、個別に説明する。
【００８５】
整流回路２２は、ＭＯＳＦＥＴである整流側素子８６と、整流側素子８６の駆動回路である駆動抵抗８８と、ダイオードである転流側素子９０で構成されている。整流側素子８６は、ドレイン端子がトランス１４の二次巻線１４ｂのドットが付されていない一端に接続され、ゲート端子が、駆動抵抗８８を介して二次巻線のドットが付された一端に接続されている。転流側素子９０は、アノード端子が整流側素子８６のソース端子に接続され、カソード端子が二次巻線１４ｂのドットが付された一端に接続されている。また、整流側素子８６は、ソース端子からドレイン端子の向きに寄生ダイオード８６ａを備えている。
【００８６】
平滑回路２４は、整流回路２２の出力である転流側素子９０の両端に接続されたインダクタ９２とコンデンサ９４のＬＣフィルタ回路で構成され、コンデンサ９４の両端に出力電圧Ｖｏを発生させる。
【００８７】
従って、インバータ回路１８の主スイッチング素子１６がオン・オフすると、駆動抵抗８８を介して二次巻線１４ｂの電圧の変化により整流側素子８８が主スイッチング素子１６と同位相でオン・オフする。一方、転流側素子９０は、主スイッチング素子１６がオン・オフすると、そのオン・オフによる二次巻線１４ｂの電圧の変化によって、主スイッチング素子１６と逆位相でオン・オフする。そして、転流側素子９０の両端に発生する整流電圧を平滑する平滑回路２４が後段に接続され、シングルエンディッドフォワード方式のコンバータ回路が構成されている。
【００８８】
クランプ素子オン回路８２は、クランプ素子オン回路４４の構成に加え、補助ダイオード４０のカソード端子と第一のトランジスタ５０のエミッタ端子の接続点に、第二の抵抗９６とダイオード９８の直列回路が挿入されている。第二の抵抗９６は、第一のトランジスタ５０のコレクタ電流を微調整するための抵抗である。また、ダイオード９８は、第一のトランジスタ５０のベース・エミッタ端子間の保護用として設けた素子である。これは、一般的なＰＮＰトランジスタは、エミッタ・ベース間の定格電圧ＶＥＢＯが約−５Ｖから−７Ｖと低いため、これを超える電圧が印加されるおそれがある場合に保護用として設けられる素子である。従って、ダイオード９８は、必要に応じて削除してもよい。
【００８９】
クランプ素子オフ信号発生回路８４は、クランプ素子オフ信号発生回路４６の構成に加え、絶縁トランス６０の入力巻線６０ａの両端に、カソード端子が入力巻線６０ａのドットが付された側に向けてダイオード１００が接続されている。ダイオード１００は、絶縁トランス６０が励磁エネルギーを放出するリセット動作時に動作するダイオードで、入力巻線６０ａ，出力巻線６０ｂに負方向（ドットと逆の方向）に高電圧が発生するのを抑制し、且つ、絶縁トランス６０の偏磁を防止するためリセット動作が円滑に行われよう補助する働きをする。従って、ダイオード１００は必要に応じて削除してもよい。
【００９０】
クランプ素子オフ回路８６は、クランプ素子オフ回路４８の構成に加え、出力巻線６０ｂのドットが付された一端と第三のトランジスタ６２のゲート端子との接続点に挿入され、出力巻線６０ｂに正方向（ドットの方向）に発生するクランプ素子オフ信号Ｖｃの電圧を整流する整流ダイオード１０２と、第三のトランジスタ６２のゲート・ソース端子間に接続され、当該ゲート・ソース端子間の寄生容量の電荷を放電する放電抵抗１０４が設けられている。クランプ素子オフ信号Ｖｃがハイレベルを示す期間Ｔｈに入ると、第三のトランジスタ６２がオンするが、期間Ｔｈが経過すると、クランプ素子オフ信号Ｖｃがローレベルに低下する。しかし、整流ダイオード１０２の存在によって、第三のトランジスタ６２のゲート・ソース端子間電圧が保持される。そして、放電抵抗１０４によって当該電圧が低下してゲート閾値に達するまでの所定の期間は、第三のトランジスタ６２がオンを継続する。従って、クランプ素子オフ信号Ｖｃがローレベルに低下した後の所定の期間、クランプ素子２８がノイズなどの影響によって誤ってオンする不具合を防止することができる。
【００９１】
スイッチング電源装置８０は、先に述べたスイッチング電源装置１０と同様に、図３、図４のタイムチャートに示すような動作を行う。しかし、ここでは、クランプ素子２８がオンするタイミングと、整流側素子８６がオフするタイミングとの関係が問題になる。
【００９２】
理想的には、主スイッチング素子１６がオフした後、整流素子８６がオフするのと同時又はその後でクランプ素子がオンすることが好ましい。整流素子８６がオフする前にクランプ素子がオンすると様々な不具合が生じる。以下、この不具合が生じる動作について、図８に基づいて説明する。
【００９３】
主スイッチング素子１６がオン、クランプ素子２８がオフ、整流素子８６がオンしている状態（図３の期間ａに相当する）から、まず、主スイッチング素子１６がオフする。すると、主スイッチング素子１６の電圧Ｖ１６が上昇し、クランプ素子オン回路８２の働きにより、所定の遅延時間（期間ｂ）の後、クランプ素子２８がオンする。一方、主スイッチング素子１６がオフすると、二次巻線１４ｂの正方向（ドットの向き）に発生していた電圧が低下し、駆動抵抗８８の働きにより、整流側素子８６のゲート・ソース端子間電圧Ｖ８６が低下し、ゲート閾値電圧に達した時点で、整流側素子８６がオフする。
【００９４】
ここで、クランプ素子２８が、整流側素子８６がオフする前にオンすると、クランプコンデンサ３０の両端が、トランス１４及び整流回路２２を介して低インピーダンスに短絡される状態になる。そして、クランプコンデンサ３０に蓄積されていた電荷が、トランス１４、整流側素子８６、転流側素子９０、トランス１４、クランプ素子２８の経路で放電され、急峻な電流ｉｄが流れる。この電流ｉｄを制限するものは、配線パターンの配線抵抗、トランス１４やクランプコンデンサ３０が有する寄生抵抗だけなので、瞬間的に大きな電流となる。従って、電流ｉｄが流れる経路にある素子等が、非常に大きな電流ストレスや電力ストレスを受けてしまうという不具合が生じる。また、クランプコンデンサ３０が放電されてしまうことによる損失の増大や、クランプコンデンサ３０の電圧Ｖ３０が低下してしまうことで、トランスが正常にリセットされずに偏磁してしまうと言った不具合も発生する。
【００９５】
しかし、スイッチング電源装置８０では、このような不具合を容易に回避することができる。すなわち、クランプ素子オン回路８２によって、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまでの遅延時間(期間ｂ)が精度よく設定され、整流側素子８６がオフすると同時又はその後でないと、クランプ素子２８がオンしないように制御される。しかも、主スイッチング素子１６の電圧Ｖ１６や二次巻線１４ｂの電圧の上昇速度が変化すると、遅延時間（期間ｂ）が自動的に補正され、常に良好なタイミングでオン又はオフが行われる。特に、クランプ素子オン回路８２は、遅延時間（期間ｂ）を、第一の抵抗５２及び第二の抵抗９６の抵抗値を変更することによって容易に調整することができるので、その設定がしやすく、設定精度も高い。また、図５に示したクランプ素子オン回路７０のツェナーダイオード７２を付加して、さらに設定精度を向上させてもよい。
【００９６】
第二の抵抗９６は、第一のトランジスタ５０のコレクタ端子とクランプ素子２８のゲート端子との接続点に挿入してもよく、エミッタ端子側に挿入された場合と同様の作用効果を得ることができる。また、第二の抵抗９６が第一のトランジスタ５０のエミッタ端子側に挿入されると、第一のトランジスタ５０の動作に対して負帰還特性を生じさせ、当該動作の安定度を向上させることもできる。さらに、第二の抵抗９６を設けることによって、第一のトランジスタ５０に集中していた電力損失の一部を第二の抵抗９６にも負担させることになり、第一のトランジスタ５０への発熱の集中を防止することもできる。
【００９７】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、上記実施形態では、アクティブクランプ用の電圧共振素子は、トランスの漏れインダクタンスと主スイッチング素子の寄生コンデンサで構成しているが、それに相当する個別部品であるインダクタやコンデンサを付加してもよい。また、クランプ素子や整流側素子のドレイン・ソース端子間の寄生ダイオードは比較的オン電圧が高いので、当該寄生ダイオードと同一の向きに、低オン電圧の高速スイッチング用ダイオードを並列接続してもよい。
【００９８】
また、第三のトランジスタ６２は、ＮＰＮ型トランジスタで構成してもよく、絶縁トランスと直列に偏磁防止用のカップリングのコンデンサを付加する等すれば、クランプ素子オフ信号発生回路とクランプ素子オフ回路を比較的安価に構成することができる。また、クランプ素子はＭＯＳＦＥＴが最適であるが、双方向にオン電流が通過可能な他の素子と、その両端に、ＭＯＳＦＥＴの寄生ダイオードに相当するダイオードを組み合わせることによって構成してもよい。
【００９９】
さらに、シングルエンディッドフォワード方式の整流回路に設けた整流側素子駆動回路は、主スイッチング素子がオンからオフに転じたことをトランスの巻線電圧の変化によって検知して整流側素子をオフさせる構成であれば、駆動抵抗と直列にスピードアップ用のコンデンサを挿入した駆動回路や、トランスの第三の巻線を利用した駆動回路など、様々に変形することができる。また、転流側素子をダイオードからＭＯＳＦＥＴに置き換え、整流回路の損失をさらに低減する構成にしてもよい。
【符号の説明】
【０１００】
１０，８０ スイッチング電源装置
１４ トランス
１４ａ 一次巻線
１４ｂ 二次巻線
１６ 主スイッチング素子
１６ａ 寄生コンデンサ
１８ インバータ回路
２０ インバータ動作制御回路
２２ 整流回路
２４ 平滑回路
２８ クランプ素子
２８ａ 寄生ダイオード
３０ クランプコンデンサ
３２ クランプ回路
３４ クランプ動作制御回路
４０ 補助ダイオード
４２ 補助コンデンサ
４４，７０，８２ クランプ素子オン回路
４６，８４ クランプ素子オフ信号発生回路
４８，８６ クランプ素子オフ回路
Ｖａ 駆動パルス
Ｖｂ オフタイミング信号
Ｖｃ クランプ素子オフ信号
【技術分野】
【０００１】
この発明は、トランスの一次巻線にクランプ素子とクランプコンデンサの直列回路で成るクランプ回路が設けられたアクティブクランプ方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、主スイッチング素子がオフの期間に、トランスの巻線と並列に設けたコンデンサを導通させることによってトランス巻線両端の共振電圧のピーク値を制限し、主スイッチング素子等に加わる電圧ストレスを緩和するアクティブクランプ方式のスイッチング電源装置がある。
【０００３】
従来、この種のスイッチング電源装置として、特許文献１に開示されているように、主スイッチング素子及びトランスで構成されたインバータ回路と、クランプコンデンサ及びクランプ素子（第二のスイッチング素子）で成るクランプ回路を備え、さらに、主スイッチング素子及びクランプ素子を制御するためのタイミング検出手段及び制御回路部を備えた電圧共振型スイッチング電源がある。この制御回路部は、スイッチングの１周期を設定するタイマ回路、第一及び第二のフリップフロップ回路、第一及び第二の遅延回路、、及びアンプを備え、外部のタイミング検出手段から所定の信号を受け、主スイッチング素子及びクランプ素子を駆動するための駆動パルスを個々に発生させ、アンプを介して各素子の駆動端子に向けて出力する。
【０００４】
具体的には、クランプ素子がオフしてから主スイッチング素子がオンするまでの遅延時間（ｄｅｌａｙ１）が第一の遅延回路で一定値として規定され、主スイッチング素子が自身のドレイン・ソース端子間がゼロ電圧になった後でオンするよう制御される。同様に、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が第二の遅延回路で一定値として規定され、クランプ素子が自身のドレイン・ソース端子間がゼロ電位になった後でオンするよう制御される。そして、この制御により、主スイッチング素子及びクランプ素子のスイッチング損失を低減することができる。
【０００５】
また、特許文献２に開示されているように、主スイッチング素子（Ｍ１）及びトランスで構成されたインバータ回路と、クランプコンデンサ及びクランプ素子（Ｍ２）で成るクランプ回路（アクティブクランプ回路）を備え、さらに、主スイッチング素子の印加電圧が最小となるタイミングを検出するタイミング検出手段（最小値検出回路）と、当該検出手段の検出結果に基づいて主スイッチング素子のオンのタイミングを定める制御手段とを備えたスイッチング電源回路がある。
【０００６】
具体的には、クランプ素子がオフしてから主スイッチング素子がオンするまでの遅延時間ｔｓ（特許文献１のｄｅｌａｙ１に相当）がタイミング検出手段によって自動調整され、主スイッチング素子が自身のドレイン・ソース端子間が最小電圧になった時にオンするよう制御される。また、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間ｔｒ（特許文献１のｄｅｌａｙ２に相当）が制御回路によって一定値に規定され、クランプ素子が、自身のドレイン・ソース端子間がゼロ電圧になった時にオンするよう制御されている。そして、この制御により、特許文献１の電圧共振型スイッチング電源と同様に、主スイッチング素子及びクランプ素子のスイッチング損失を低減することができる。
【０００７】
なお、図面に、クランプ素子の駆動パルスである矩形クランプ制御信号ＡＳが、回路絶縁用のトランス回路を介して、クランプ素子のゲート・ソース間に入力される構成が示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３２４７９号公報
【特許文献２】特開２０００−９２８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１の電圧共振型スイッチング電源の場合、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が予め一定値に固定されているため、電源回路を構成する電子部品の個体差や温度による特性の変動などの影響で、クランプ素子に大きなスイッチング損失が生じたり、特定の電子部品に過大な電気ストレスが加わったりする等の問題があった。以下、この問題について図９に基づいて説明する。
【００１０】
図９は、特許文献１の図面に示された回路図から主要な素子を抜粋した回路図であり、各素子には特許文献１の図面で付されている符号と同様の符号を付してある。また、説明の便宜のため、Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子Ｑ２のソース端子からドレイン端子の向きに存在する寄生ダイオードＤ２を明記した。
【００１１】
まず、主スイッチング素子Ｑ１がオン、クランプ素子Ｑ２がオフしている状態から、主スイッチング素子Ｑ１がオフしたときの理想的な動作を、図９（ａ）に基づいて説明する。上述したように、クランプ素子Ｑ２は、主スイッチング素子がオフした後、自身のドレイン・ソース端子間がゼロ電圧になった後でオンすることが理想である。
【００１２】
主スイッチング素子Ｑ１がオフすると、図９（ａ）に示すように、トランスの一次巻線ｎ１から、トランスに蓄積された励磁エネルギーを放出するための電流ｉａが流れ、共振用コンデンサＣ１を充電する。共振用コンデンサＣ１の両端電圧である主スイッチング素子Ｑ１のドレイン・ソース端子間電圧Ｖｄｓ１が上昇し、電圧Ｖｄｓ１が入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値を越えると、寄生ダイオードＤ２が導通し、クランプ素子Ｑ２のドレイン・ソース端子間が、寄生ダイオードＤ２のオン電圧となり、ほぼゼロ電圧で一定となる。そして、このゼロ電圧が維持されているタイミングでクランプ素子Ｑ２がオンすると、クランプ素子Ｑ２にスイッチング損失が発生することなく、寄生ダイオードＤ２を流れていた電流ｉｂの経路をクランプ素子Ｑ２に円滑に切り替えることができる。従って、制御回路部に、適当な遅延時間（ｄｅｌａｙ２）を事前に設定しておけば、このような理想的な動作を行うことができる。
【００１３】
主スイッチング素子Ｑ１がオフしてから寄生ダイオードＤ２がオンするまでの時間は、電圧Ｖｄｓ１が入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値を越えるまでの時間にほぼ等しい。そして、電圧Ｖｄｓ１の上昇速度は、主スイッチング素子Ｑ１がオンの期間にトランスの励磁インダクタンスと共振インダクタＬ１に蓄えられた蓄積エネルギーと、各インダクタンスと共振コンデンサＣ１の共振特性によって決まる。
【００１４】
しかし、励磁インダクタンス、共振インダクタＬ１及び共振コンデンサＣ１の特性は、素子ごとに個体差があり、ある程度のばらつきが存在する。また、電源装置の使用中に負荷に供給する出力電流が変化すると、共振インダクタＬ１に蓄えられるエネルギーも大きく変動する。一般に、トランスの励磁インダクタンスが大きい方向にばらつき、共振インダクタＬ１が小さい方向にばらつき、且つ、出力電流が比較的小さい状態で使用されているとき、電圧Ｖｄｓ１の上昇速度が遅くなる。一方、それらが反対の方向にばらつけば、電圧Ｖｄｓ１の上昇速度が速くなる。従って、遅延時間（ｄｅｌａｙ２）を、上記のばらつきの範囲を通して理想動作を行うことができるように設定することは容易ではく、現実には様々な不具合が生じる。
【００１５】
上記の要因によって電圧Ｖｄｓ１の電圧上昇速度が遅くなる方向に変動したときに発生する不具合動作を、図９（ｂ）に基づいて説明する。主スイッチング素子Ｑ１がオフすると、図９（ｂ）に示すように、トランスの一次巻線ｎ１から、蓄積エネルギーを放出するための電流ｉａが流れ、共振用コンデンサＣ１を充電する。共振用コンデンサＣ１の両端電圧である主スイッチング素子Ｑ１のドレイン・ソース端子間電圧Ｖｄｓ１はゆっくり上昇するため、事前に設定されている遅延時間（ｄｅｌａｙ２）の経過後、入力電圧ＶｉとクランプコンデンサＣ２の電圧の合計値に達する前にクランプ素子Ｑ２がオンする。すると、入力コンデンサＣｉｎとクランプコンデンサＣ２に蓄えられていた電荷が、電圧の低い共振コンデンサＣ１に移動し、急峻な電流ｉｃが流れる。この電流ｉｃを制限するものは、配線パターンの配線抵抗や各コンデンサＣ１，Ｃ２が有する寄生抵抗だけなので、瞬間的に大きな電流になる。従って、電流ｉｃが流れる経路に配置された素子等が、非常に大きな電流ストレスや電力ストレスを受けてしまうという不具合が生じる。
【００１６】
共振インダクタＬ１や共振コンデンサＣ１は、部品点数の削減などのため、トランスの漏れインダクタンスや主スイッチング素子Ｑ１の寄生コンデンサで代用される場合も少なくない。しかし、一般に、漏れインダクタンスや寄生コンデンサは、個別部品として設けた共振インダクタＬ１や共振コンデンサＣ１よりもばらつきが大きいので、電圧Ｖｄｓ１の上昇速度の変化が顕著になり、上記の電流ｉｃによる不具合が発生しやすくなる。
【００１７】
また、遅延時間（ｄｅｌａｙ２）を予め十分長めに設定し、電圧Ｖｄｓ１の上昇速度が遅くなっても上記の不具合が生じないようにする設定方法も考えられる。しかし、遅延時間（ｄｅｌａｙ２）を予め長めに設定にしておいて、電圧Ｖｄｓ１の上昇速度が速くなる方向に変化すると、クランプ素子Ｑ２の寄生ダイオードＤ２が電流ｉｂを流す時間が非常に長くなる。寄生ダイオードＤ２は、通常のダイオードと比較するとオン電圧が高いので、そこで導通損失が増大し、クランプ素子Ｑ２が発熱したり、電源効率が低下するという問題が発生する。
【００１８】
以上説明したように、特許文献１の電圧共振型スイッチング電源は、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間（ｄｅｌａｙ２）が一定値に固定されているので、各素子の特性の個体差や負荷に供給する出力電流の変化によって、特定の素子に電気ストレスが加わったり、電源効率が低下したりするという問題があった。
【００１９】
また、特許文献２のスイッチング電源回路も、主スイッチング素子がオフしてからクランプ素子がオンするまでの遅延時間ｔｒ（特許文献１のｄｅｌａｙ２に相当）が制御回路によって一定値に固定されているので、特許文献１の電圧共振型スイッチング電源と同様の問題が発生する。
【００２０】
さらに、特許文献２に開示されたスイッチング電源回路の構成の場合、クランプ素子の駆動パルスであるクランプ制御信号ＡＳを伝達するため、回路絶縁用のトランス回路に、大型の絶縁トランス（以下、絶縁トランスＴと称す）を使用しなければならないという問題があった。この絶縁トランスＴは、クランプ制御信号ＡＳ、すなわち、クランプ素子をオンさせる期間に継続してハイレベルを示し、クランプ素子をオフさせる期間にローレベルを継続する制御信号を伝送する。例えば、このスイッチング電源回路の主スイッチング素子が、オンデューティが５０％、スイッチング周波数が２００ｋＨｚで動作する場合を考える。絶縁トランスＴの入力巻線のインダクタンスをＬｐ、入力巻線に印加される電圧をＶＴ、電圧ＶＴを印加する時間をｔとすると、絶縁トランスＴの励磁電流ＩＬｐは、式（１）のように表すことができる。
【数１】
【００２１】
次に、絶縁トランスＴの励磁電流ＩＬｐを０.５Ａ以下という実用的な電流値に収めるため、必要なインダクタンスＬｐを求める。ここで、先に想定したスイッチング周波数とスイッチング素子のオンデューティから、時間ｔは、クランプ素子のオン時間に相当する２.５μｓｅｃである。また、トランス回路の制御回路電圧も実用的な値の１０Ｖと想定すると、電圧ＶＴ＝１０Ｖとなる。これらの値を式（１）に代入すれば、必要なインダクタンスＬｐを求めることができる。
【数２】
【００２２】
すなわち、絶縁トランスＴの入力巻線には、５０μＨ以上のインダクタンスＬｐが必要であることが分かる。しかし、５０μＨのインダクタンスＬｐを有した絶縁トランスＴを構成すると、外形が非常に大きなものとなり、スイッチング電源装置の小型化が妨げられる。
【００２３】
一方、絶縁トランスＴの小型化を優先的に考慮し、例えば、１μＨのインダクタンスＬｐを有する絶縁トランスＴを使用すると、式（１）で計算される励磁電流ＩＬｐが２５Ａとなり、励磁電流ＩＬｐが流れる経路に配置された絶縁トランスＴや駆動用の半導体素子等で大きな損失が発生する。また、損失による発熱を抑えるため、絶縁トランスＴや駆動用の半導体素子の外形を大きくして放熱する必要が生じ、かえってスイッチング電源装置が大型化してしまい電源効率も低下する、という問題がある。
【００２４】
以上説明したように、特許文献２の電圧共振型スイッチング電源は、クランプ素子の駆動回路の構成上、駆動パルスであるクランプ制御信号ＡＳを伝達する回路絶縁用のトランス回路を小型で高効率に構成することが困難であるという問題があった。
【００２５】
この発明は、上記背景技術に鑑みて成されたもので、主スイッチング素子とクランプ素子のオン・オフのタイミング設定を容易に適正化することができ、装置全体の電源効率も容易に向上させることが可能なアクティブクランプ方式のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
この発明は、直流入力電源と直列に接続されオン・オフ動作によって入力電圧を断続し断続電圧を発生させる主スイッチング素子と、前記断続電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、前記二次巻線の両端電圧を整流する整流回路と、前記整流回路が出力した整流電圧を平滑して直流の出力電圧を生成し負荷に電力を供給する平滑回路と、Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子及びクランプコンデンサの直列回路の構成を有し、前記一次巻線の両端に接続され、前記主スイッチング素子がオフの期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、前記主スイッチング素子をオン・オフ制御するインバータ動作制御回路と、前記クランプ素子のオン・オフを制御するクランプ動作制御回路とを備えたスイッチング電源装置であって、
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、トランスや光半導体素子等の絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたスイッチング電源装置である。
【００２７】
また、前記インバータ回路、前記整流回路、及び前記平滑回路が、シングルエンディッドフォワード方式に構成され、前記整流回路は、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側素子と整流側素子駆動回路とを備え、前記整流側素子駆動回路は、前記主スイッチング素子がオンからオフに転じたことによる前記トランスの巻線電圧の変化を検知して前記整流側素子をオフさせ、前記クランプ素子オン回路は、前記整流側素子がオフするのと同時又はその後に、前記クランプ素子をオンさせるものである。
【００２８】
また、前記クランプ素子オン回路は、エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、前記第一のトランジスタのベース電流を決定する第一の抵抗とで構成され、前記一次巻線の前記直流入力電源側の一端の電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させることによって、前記クランプ素子がオンするようにしたものである。
【００２９】
さらに、前記クランプ素子オン回路は、エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、アノード端子が前記一次巻線側を向くように配置されたツェナーダイオードと前記第一のトランジスタのベース電流を決定する第一の抵抗とで成る直列回路とで構成され、前記一次巻線の前記直流入力電源側の一端の電位と前記ツェナーダイオードのツェナー電圧とを合計した電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させ、前記クランプ素子がオンするようにしたものでも良い。
【００３０】
また、前記補助ダイオードのカソード端子と前記第一のトランジスタのエミッタ端子との接続点、若しくは前記第一のトランジスタのコレクタ端子と前記クランプ素子のゲート端子との接続点、又はその両方に第二の抵抗が挿入され、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が前記クランプ素子のゲート・ソース端子間に移動することで、前記クランプ素子のゲート・ソース端子間の電圧が上昇する速度が、前記第一の抵抗及び前記第二の抵抗によって規定されるものである。
【００３１】
前記インバータ動作制御回路は、前記クランプ素子をオフさせるタイミングでローレベルからハイレベルに反転する矩形波状のオフタイミング信号を出力し、
また、前記クランプ素子オフ信号発生回路は、コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたＮＰＮ型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、前記クランプ素子オフ回路は、前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタを備え、前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子をオフのゲート・ソース端子間電圧をローレベルに低下させるものである。
【００３２】
また、前記第三のトランジスタがＮＰＮ型トランジスタに置き換えられ、当該ＮＰＮ型のトランジスタは、前記絶縁トランスの前記出力巻線の両端にベース端子とエミッタ端子が各々接続され、前記クランプ素子のゲート・ソース端子間にコレクタ端子とエミッタ端子が接続されたものでも良い。
【００３３】
さらに、前記絶縁トランスの前記出力巻線と前記第三のトランジスタのゲート端子の接続点に、カソード端子を前記第三のトランジスタのゲート端子側に向けた整流ダイオードが挿入され、前記第三のトランジスタのゲート・ソース端子間に放電抵抗が接続されたものである。
【発明の効果】
【００３４】
この発明のスイッチング電源装置は、主スイッチング素子がオフしてクランプ素子がオンするまでの時間が、クランプ素子オン回路の動作によって、主スイッチング素子の両端電圧が上昇する速度の変化に応じて自動的に調整されるので、寄生ダイオードを含むクランプ素子の損失を小さく抑えることができ、また、特定の素子等に急峻なサージ電流が流れて電気ストレスを加えることがないようにすることができる。従って、安全で電源効率の高いスイッチング電源装置を容易に構成することができる。
【００３５】
また、シングルエンディッドフォワード方式のインバータ回路、整流回路及び平滑回路を備えたスイッチング電源装置に適用し、さらに整流回路の整流側素子を同期整流素子化し、当該整流側素子のオフの駆動をトランス二次巻線の電圧変化を検知して行う構成とすれば、クランプ素子オン回路の動作によって、整流側素子がオフするタイミングとクランプ素子がオンするタイミングも同様に自動的に調整される。従って、整流回路に関連した特定の素子にサージ電流が流れて電気ストレスを加えることを容易に回避することができ、安全で電源効率をより向上させたスイッチング電源装置を構成することができる。
【００３６】
さらに、主スイッチング素子とグランド電位が異なるクランプ素子を駆動するための絶縁手段は、ごく短いパルス幅で小エネルギーのクランプ素子オフ信号を伝送するだけなので、例えば、絶縁手段を絶縁トランスで構成すれば、小型で低損失の絶縁手段を安価に実現することができる。
【図面の簡単な説明】
【００３７】
【図１】この発明のスイッチング電源装置の第一の実施形態を示すブロック図である。
【図２】第一の実施形態の具体的な回路構成を示す回路図である。
【図３】第一の実施形態の、主スイッチング素子の両端電圧の上昇速度が遅いときの動作を示すタイムチャートである。
【図４】第一の実施形態の、主スイッチング素子の両端電圧の上昇速度が速いときの動作を示すタイムチャートである。
【図５】第一の実施形態のクランプ素子オン回路の変形例を示す回路図である。
【図６】図５のクランプ素子オン回路を用いたときの動作を示すタイムチャートである。
【図７】この発明のスイッチング電源装置の第二の実施形態を示す回路図である。
【図８】第二の実施形態の動作を説明する概略の回路図である。
【図９】従来の電圧共振型スイッチング電源の理想的な動作を説明する回路図（ａ）と、不具合が生じる動作を説明する回路図（ｂ）である。
【発明を実施するための形態】
【００３８】
以下、この発明のスイッチング電源装置の第一の実施形態について、図面に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、直流の入力電源１２から入力された入力電圧Ｖｉを、直流の出力電圧Ｖｏに変換して出力する直流安定化電源である。
【００３９】
まず、スイッチング電源装置１０の構成を図１のブロック図に基づいて説明する。スイッチング電源装置１０は、直流の入力電源１２の両端に、トランス１４の一次巻線１４ａと主スイッチング素子１６との直列回路であるインバータ回路１８が接続されている。
【００４０】
主スイッチング素子１６は、Ｎ−ｃｈのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す。）であり、ドレイン端子が一次巻線１４ａ側に、ソース端子が入力電源１２のグランド側に各々接続されている。そして、後述するインバータ動作制御回路２０が発生する駆動パルスＶａがケート・ソース端子間に印加され、オン・オフ動作を行う。また、主スイッチング素子１６は、ドレイン・ソース端子間の出力容量である寄生コンデンサ１６ａを備えている。
【００４１】
また、トランス１４は、一次巻線１４ａと磁気結合した二次巻線１４ｂを有している。図１に付したドットは２つの巻線１４ａ，１４ｂの極性を示しており、ここでは、一次巻線１４ａの入力電源１２のプラス側に接続された一端に、ドットが付されている。
【００４２】
二次巻線１４ｂの両端には、二次巻線１４ｂに発生する交流電圧を整流した整流電圧を出力する整流回路２２が接続されている。さらに、整流回路２２の出力端に、整流回路２２が出力する整流電圧を平滑する平滑回路２４が接続されている。そして、平滑回路２４は、その出力端に接続された負荷２６に、直流の出力電圧Ｖｏと出力電流Ｉｏを供給する。
【００４３】
一次巻線１４ａの両端には、クランプ素子２８とクランプコンデンサ３０の直列回路で成るクランプ回路３２が接続されている。クランプ素子２８はＭＯＳＦＥＴであり、ドレイン端子が一次巻線１４ａのドットが付された側の一端に、ソース端子がクランプコンデンサ３０の一端に各々接続されている。そして、後述するクランプ動作制御回路３４によってゲート・ソース端子間の電圧が制御され、オン・オフ動作を行う。また、クランプ素子２８は、ソース端子からドレイン端子の向きに形成された寄生ダイオード２８ａを備えている。
【００４４】
インバータ動作制御回路２０は、駆動パルス発生回路３６とオフタイミング調整回路３８で構成されている。駆動パルス発生回路３６は、平滑回路２４から所定の出力電圧Ｖｏを出力するため、所定の回路部分から出力電圧Ｖｏに相当する出力電圧信号Ｖｏ１を抽出し、所定のスイッチング周波数でパルス幅変調を行うことによって主スイッチング素子１６をオン・オフさせるタイミング及び時比率を決定し、主スイッチング素子１６駆動用の駆動パルスＶａを生成して出力する。
【００４５】
また、オフタイミング調整回路３８は、駆動パルス発生回路３６が決定した主スイッチング素子１６のオンのタイミングを基準にして、クランプ素子２８をオフさせるタイミングを決定し、そのタイミングを示すオフタイミング信号Ｖｂを生成して出力する。オフタイミング信号Ｖｂは、ここでは、当該タイミングでローレベルからハイレベルに反転する矩形波電圧である。
【００４６】
クランプ動作制御回路３４は、一次巻線１４ａのドットが付された側の一端にアノード端子が接続された補助ダイオード４０と、補助ダイオード４０のカソード端子と一次巻線１４ａの他端との間に接続された補助コンデンサ４２を備え、さらに、クランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８を備えている。
【００４７】
クランプ素子オン回路４４は、補助ダイオード４０のカソード端子の電位と、一次巻線１４ａのドットが付された側の一端の電位以上の所定の電位とを比較し、補助ダイオード４０のカソード端子の電位の方が高いとき、補助コンデンサ４２及びクランプコンデンサ３０に蓄積された電荷をクランプ素子２８のゲート・ソース端子間に移動させ、当該ゲート・ソース端子間の電圧を所定の速度で上昇させることで、クランプ素子２８をオンさせるまでの時間を調整する働きをする。
【００４８】
クランプ素子オフ信号発生回路４６は、インバータ動作制御回路２０のオフタイミング調整回路３８から出力されたオフタイミング信号Ｖｂに基づき、オフタイミング信号Ｖｂと絶縁されたクランプ素子オフ信号Ｖｃを出力する働きをする。
【００４９】
クランプ素子オフ回路４８は、クランプ素子オフ信号Ｖｃに基づき、所定のタイミングでクランプ素子２８のゲート・ソース端子間電圧をローレベルに低下させる働きをする。
【００５０】
図１では、クランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８を機能ブロックとして現しているが、例えば、図２に示すような具体的な回路で構成することができる。以下、図２に示す各部の構成を個別に説明する。
【００５１】
クランプ素子オン回路４４は、エミッタ端子が補助ダイオード４０のカソード端子に接続され、コレクタ端子がクランプ素子２８のゲート端子に接続されたＰＮＰ型の第一のトランジスタ５０と、一端が第一のトランジスタ５０のベース端子に接続され、他端が一次巻線１４ａのドットが付された側の一端に接続された第一の抵抗５２で構成されている。従って、第一のトランジスタ５０は、補助ダイオード４０のカソード端子の電位が一次巻線１４ａのドットが付された側の一端の電位よりも高くなると、第一の抵抗５２に第一のトランジスタ５０のベース電流が流れ、補助コンデンサ４２及びクランプコンデンサ３０に蓄積された電荷が、第一のトランジスタ５０を介して、クランプ素子２８のゲート・ソース端子間に移動する。そして、その移動した電荷が当該ゲート・ソース間電圧を所定の速度で上昇させ、ゲート閾値を超えた時にクランプ素子２８をオンさせる動作を行う。詳しくは、後の動作説明の中で述べる。
【００５２】
クランプ素子オフ信号発生回路４６は、抵抗５４ａとコンデンサ５４ｂの直列回路で構成した微分回路５４と、微分回路５４の出力である抵抗５４ａの両端にベース・エミッタ端子間が接続されたＮＰＮ型の第二のトランジスタ５６とを備えている。さらに、制御回路に直流電圧Ｖｃｃを供給する直流電源５８と、入力巻線６０ａ及び出力巻線６０ｂを有する絶縁トランス６０が設けられ、入力巻線６０ａが直流電源５８と第二のトランジスタ５６のコレクタ端子との間に接続され、出力巻線６０ｂが後段のクランプ素子オフ回路４８に接続されている。従って、微分回路５４は、オフタイミング調整回路３８から送られたオフタイミング信号Ｖｂを受け、オフタイミング信号Ｖｂがローレベルからハイレベルに反転するタイミングで短い時間幅のハイレベル電圧を出力し、第二のトランジスタ５６をオンさせる。そして、第二のトランジスタ５６がオン・オフすることによって、入力巻線６０ａに直流電圧Ｖｃｃが断続的に印加され、出力巻線６０ｂに断続電圧であるクランプ素子オフ信号Ｖｃを発生させる動作を行う。詳しくは、後の動作説明の中で述べる。
【００５３】
クランプ素子オフ回路４８は、ゲート端子が出力巻線６０ｂのドットが付された一端に接続され、ソース端子がクランプ素子２８のソース端子に接続され、ドレイン端子がクランプ素子２８のゲート端子に接続されたＭＯＳＦＥＴである第三のトランジスタ６２で構成されている。従って、第三のトランジスタ６２は、クランプ素子オフ信号Ｖｃがハイレベルになったときにオンし、クランプ素子２８のゲート・ソース端子間電圧を低下させ、クランプ素子２８をオフさせる動作を行う。
【００５４】
次に、図２に示すスイッチング電源装置１０の動作を、図３、図４のタイムチャートに基づいて説明する。図３は、トランス１４の励磁インダクタンスや漏れインダクタンス、主スイッチング素子１６の寄生コンデンサ１６ａ、さらに出力電流Ｉｏの関係で、主スイッチング素子がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が、比較的遅いときの動作を示している。以下、スイッチングの一周期を期間ａ〜ｄに分けて、期間ごとの動作を説明する。
【００５５】
期間ａでは、インバータ動作制御回路２０の制御により、駆動パルスＶａがハイレベルを示し、オフタイミング信号Ｖｂもハイレベルを示している。駆動パルスＶａがハイレベルを示しているので、主スイッチング素子１６はオンし、そのドレイン・ソース端子間の電圧Ｖ１６がほぼゼロ電圧になっている。また、電圧Ｖ１６がゼロ電圧であるため、補助コンデンサ４２の両端の電圧Ｖ４２は、補助ダイオード４０を介して入力電源１２からの充電を受けて、入力電圧Ｖｉとほぼ等しい電圧になっている。従って、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、ほぼ入力電圧Ｖｉに等しいので、クランプ素子オン回路４４の第一の抵抗５２に第一のトランジスタ５０のベース電流が流れず、クランプ素子２８のゲート・ソース端子間に流れ込む電流Ｉ２８は発生していない。
【００５６】
また、オフタイミング信号Ｖｂはハイレベルを示しているが、クランプ素子オフ信号発生回路４６の微分回路５４によって電圧が遮断され、第二のトランジスタ５６のベース・エミッタ端子間電圧はローレベルとなっている。従って、クランプ素子オフ信号Ｖｃはローレベルを示し、第三のトランジスタ６２がオフしている。
【００５７】
ここで、クランプ素子２８は、ゲート・ソース端子間が第三のトランジスタ６２によって短絡された状態ではないものの、第一のトランジスタ５０からの充電電流Ｉ２８が供給されないので、期間ｄでオフになったままその状態を継続する。
【００５８】
期間ｂになると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が比較的遅い速度で上昇する。電圧Ｖ１６が上昇すると、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、入力電圧Ｖｉを超え、クランプ素子オン回路４４の第一の抵抗５２に電圧降下が発生し、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が、第一のトランジスタ５０のベース端子から流れ出る。そして、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流をクランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。すなわち、第一のトランジスタ５０は、第一の抵抗５２に流れるベース電流で規定されるコレクタ電流を電流Ｉ２８として流すことによって、所定電圧Ｖ３０に充電されたクランプコンデンサ３０と入力電圧Ｖｉに充電された補助コンデンサ４２の蓄積電荷を移動させ、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８を所定の速度で上昇させる動作を行う。なお、この実施形態では、補助コンデンサ４２の容量がクランプコンデンサ３０に比べて非常に小さな値に設定してあるので、電荷の移動と共に補助コンデンサ４２の電圧Ｖ４２が低下している。従って、電流Ｉ２８は、しばらくの間増加し、途中でピークを迎え、その後減少する波形、すなわち、図３のような波形となる。
【００５９】
第一のトランジスタ５０から流れる電流Ｉ２８によってクランプ素子２８のゲート・ソース端子間電圧が上昇するが、期間ｂでは、未だクランプ素子２８のゲート閾値Ｖｔｈに達しない。そして、クランプ素子２８がオンする前に、寄生ダイオード２８ａがオンする。すなわち、寄生ダイオード２８ａは、主スイッチング素子１６の電圧Ｖ１６が入力電圧Ｖｉとクランプコンデンサ３０の電圧Ｖ３０合計値を超えた時点で導通し、クランプコンデンサ３０が一次巻線１４ａの両端に並列接続された状態となる。そして、クランプコンデンサ３０が、一次巻線１４ａから放出される励磁電流（リセット電流）を吸収することによって一次巻線１４ａの電圧上昇を制限し、電圧Ｖ１６がほぼ一定の値に制限される。
【００６０】
また、期間ｂになると、オフタイミング信号Ｖｂがローレベルに反転するが、クランプ素子オフ信号発生回路４６の第二のトランジスタ５６のベース・エミッタ端子間電圧にハイレベルの電圧は発生しないので、クランプ素子オフ信号Ｖｃはローレベルとなり、第三のトランジスタ６２はオフを継続する。
【００６１】
従って、期間ｂでは、クランプ素子２８のゲート・ソース端子間に第一のトランジスタ５０からの充電電流Ｉ２８の供給を受けて電圧Ｖ２８が上昇するが、クランプ素子２８はオンするに至らず、所定のタイミングで寄生ダイオード２８ａが導通することで、主スイッチング素子１６の電圧Ｖ１６を一定電圧（Ｖｉ＋Ｖ３０）に制限する。
【００６２】
期間ｃになると、クランプ素子２８のゲート・ソース端子間の電圧Ｖ２８がゲート閾値の電圧Ｖｔｈに達し、クランプ素子２８がオンする。このとき、駆動パルスＶａとオフタイミング信号Ｖｂは、期間ｂと同じローレベルを維持している。クランプ素子２８がオンすると、トランス１４の一次巻線１４ａからクランプコンデンサ３０に流れていた励磁電流の経路が、寄生ダイオード２８ａからクランプ素子２８に切り替わる。当該励磁電流は、当初はクランプ素子２８のソース端子からドレイン端子の向きに流れるが、期間ｃの途中でドレイン端子からソース端子の向きに流れが変わる。従って、励磁電流の向きが変わる前にクランプ素子２８をオンさせることにより、クランプコンデンサ３０に励磁電流を連続的に流し続けることが可能になり、クランプコンデンサ３０によるクランプ動作を継続することができる。また、励磁電流の経路が寄生ダイオード２８ａからクランプ素子２８に切り替わることによって、比較的オン電圧が高い寄生ダイオード２８ａで生じていた導通損失が低減され、また、クランプ素子２８のオン電圧は、オン抵抗が十分低いＭＯＳＦＥＴに発生するオン電圧となるため、クランプ素子２８の導通損失も小さく抑えられる。また、クランプ素子２８は、寄生ダイオード２８ａが導通してドレイン・ソース端子間の電圧がゼロ電圧のときにオンするため、スイッチング損失もほとんど発生しない。従って、クランプ回路３２全体の損失は非常に小さい。また、寄生ダイオード２８ａが導通する前にクランプ素子２８がオンしないように電流Ｉ２８を設定することによって、図９（ｂ）を用いて説明した従来の問題を回避することができる。
【００６３】
一方、補助コンデンサ４２の電圧Ｖ４２は、期間ｃにおいても低下を続ける。そして、主スイッチング素子１６の電圧Ｖ１６がクランプコンデンサ３０の電圧Ｖ３０と入力電圧Ｖｉとを足し合わせた電圧（Ｖ３０＋Ｖｉ）に等しくなり、且つ、ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）とクランプ素子２８のゲート端子の電圧Ｖ２８とが等しくなるまで、補助コンデンサ４２の電圧Ｖ４２が低下する（このとき、クランプ素子２８のゲート端子の電圧Ｖ２８が上昇する）と、第一のトランジスタ５０による電流Ｉ２８の供給が停止し、それによって、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８の上昇が止まり、同時に補助コンデンサ４２の電圧Ｖ４２の低下も止まる（このとき、補助コンデンサ４２の電圧Ｖ４２とクランプ素子２８のゲート・ソース端子間の電圧Ｖ２８を足し合わせた値が、クランプコンデンサ３０の電圧Ｖ３０に等しくなる）。
【００６４】
電圧Ｖ２８のピーク値（上昇が停止して一定になったときの電圧）は、補助コンデンサ４２の容量を大きくするほど、高くすることができる。従って、補助コンデンサ４２の容量は、期間ｃの間、電圧Ｖ２８がクランプ素子２８のゲート閾値Ｖｔｈを超える電圧になるように大きな容量にしておく必要がある。そして、この条件を満たす範囲で、補助コンデンサ４２の容量を極力小さく設定し、電圧Ｖ２８のピーク値によるクランプ素子２８のゲート・ソース端子間への電圧ストレスを軽減したり、第一のトランジスタ５０の導通損失を低減したりすることが好ましい。
【００６５】
期間ｄになると、駆動パルスＶａはローレベルを継続し、オフタイミング信号Ｖｂがハイレベルに反転する。オフタイミング信号Ｖｂがハイレベルに反転するタイミングは、オフタイミング調整回路３８が決定する。すなわち、期間ｄは、クランプ素子２８がオフしてから主スイッチング素子１６がオンするまでの遅延時間である。
【００６６】
期間ｄでは、駆動パルスＶａがローレベルを示しているので、主スイッチング素子１６はオフしている。一方、オフタイミング信号Ｖｂはハイレベルに反転するので、クランプ素子オフ信号発生回路４６の微分回路５４が出力する微分電圧によって第二のトランジスタ５６のベース・エミッタ端子間電圧が短い期間Ｔhだけハイレベルになり、第二のトランジスタ５６がオンしてコレクタ電流Ｉ５６が流れる。さらに、第二のトランジスタ５６がオンする期間Ｔｈの間、トランス６０の出力巻線６０ｂのクランプ素子オフ信号Ｖｃがハイレベルになり、第三のトランジスタ６２がオンする。そして、第三のトランジスタ６２がオンすると、Ｖ２８が急峻に低下し、クランプ素子２８がオフする。このとき、主スイッチング素子１６はオフを継続しているので、クランプ素子オン回路４４は、第一のトランジスタ５０を介して電流Ｉ５８を供給することができないため、クランプ素子オフ信号Ｖｃがローレベルに転じて第三のトランジスタ６２がオフした後も、クランプ素子２８はオフの状態を継続する。
【００６７】
クランプ素子２８がオフすると、クランプコンデンサ３０が一次巻線１４ａから切り離される形になり、クランプ素子２８のドレイン端子からソース端子の向きに流れていた励磁電流が主スイッチング素子１６の寄生コンデンサ１６ａに流れ、電圧Ｖ１６が低下する。そして、電圧Ｖ１６が十分に低下した時点で駆動パルスＶａがハイレベルに反転して主スイッチング素子１６がオンし、期間ｄが終了する。
【００６８】
主スイッチング素子１６は、電圧Ｖ１６が十分に低下した時にオンするため、スイッチング損失を十分に小さくできる。また、期間ｄの間に電圧Ｖ１６が低下すると同時に補助コンデンサ４２も補助ダイオード４０を介して充電され、期間ｄが終了するときには、電圧Ｖ４２が入力電圧Ｖｉに達している。
【００６９】
以上説明したように、スイッチング電源装置１０は、主スイッチング素子１６がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が比較的遅いときでも、図３に示すように、低損失で理想的な動作を行うことができる。
【００７０】
上記の動作を行うスイッチング電源装置１０において、例えば、負荷２６に流れる出力電流Ｉｏが増加すると、主スイッチング素子１６がオフしたときのドレイン・ソース端子間電圧Ｖ１６の上昇速度が比較的速くなる。そのときの動作について、図４のタイムチャートに基づいて説明する。なお、期間ａ，ｃ，ｄは、上述した図３における動作と同様であるので、ここでは、特に期間ｂについて説明する。
【００７１】
期間ａが経過して期間ｂに入ると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が比較的速い速度で上昇する。電圧Ｖ１６が上昇すると、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）は、入力電圧Ｖｉを超え、クランプ素子オン回路４４の第一の抵抗５２に電圧降下が発生し、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が、第一のトランジスタ５０のベース端子から流れ出る。このベース電流は、電圧Ｖ１６の上昇速度が遅い図３のときよりも大きくなる。そして、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流を、クランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。すなわち、第一のトランジスタ５０は、第一の抵抗５２に流れるベース電流で規定されるコレクタ電流を電流Ｉ２８として流すことによって、所定の電圧Ｖ３０に充電されたクランプコンデンサ３０と入力電圧Ｖｉに充電された補助コンデンサ４２の蓄積電荷を移動させ、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８を、図３のときよりも速い速度で上昇させる動作を行う。
【００７２】
一方、主スイッチング素子１６の電圧Ｖ１６の上昇速度が速いため、電圧Ｖ１６が入力電圧Ｖｉとクランプコンデンサ３０の電圧Ｖ３０の合計値を超えるまでの時間が短くなり、クランプ素子２８の寄生ダイオード２８ａが導通するタイミングも早くなる。しかし、上記のように、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８も短時間で上昇するので、寄生ダイオード２８ａが導通した後、短時間のうちに、電圧Ｖ２８がクランプ素子２８のゲート閾値Ｖｔｈに達し、クランプ素子２８をオンさせることができる。
【００７３】
以上説明したように、スイッチング電源装置１０は、図４のように主スイッチング素子の電圧Ｖ１６の上昇速度が速くなり、トランス１４の励磁電流が寄生ダイオード２８ａを流れ始めるまでの時間が早くなっても、クランプ素子２８がオンするまでの時間も自動的に早くなるので、低損失な動作を行うことができる。例えば、従来の特許文献１又は２のスイッチング電源装置のように、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまで遅延時間（特許文献１又は２におけるｄｅｌａｙ２又はｔｒに相当する）を固定する構成の場合、図９（ｂ）で説明した問題を回避するため、一般的に、当該遅延時間の設定は、主スイッチング素子１６の電圧Ｖ１６の上昇速度が遅いときの「図３における期間ｂ」に固定される。すると、出力電流Ｉｏが増える等して電圧Ｖ１６の上昇速度が速くなったとき、トランス１４の励磁電流を寄生ダイオード２８ａに流す期間が非常に長くなり、クランプ回路３２の導通損失が大きくなってしまう。しかし、この実施形態のスイッチング電源装置１０は、図４に示すように、自動的に期間ｂが短くなる動作が行われるので、このような問題が生じない。
【００７４】
また、上記のクランプ素子オフ信号発生回路４６の動作により、絶縁トランス６０を非常に小さな外形に構成することが可能である。絶縁トランス６０は、上記のように、短い期間Ｔｈの間だけハイレベルになるクランプ素子オフ信号Ｖｃを通過させる能力を備えていればよい。そして、この期間Ｔｈは、クランプ素子２８のゲート・ソース端子間の寄生容量や第三のトランジスタのスイッチング能力等に鑑みて設定され、２０〜２００ｎｓｅｃ程度が好ましい。
【００７５】
例えば、絶縁トランス６０の入力巻線６０ａのインダクタンスＬｐを実用的な１μＨとする。そして、入力巻線６０ａに印加される電圧Ｖｃｃを１０Ｖ（式（１）の電圧ＶＴに相当する）、電圧Ｖｃｃを印加する時間Ｔｈを５０ｎｓｅｃ（式（１）の時間ｔに相当する）とすると、式（３）のように、入力巻線６０ａに流れる励磁電流のピーク値ＩＬｐが０.５Ａと計算される。
【数３】
【００７６】
１μＨ以上インダクタンスを備え、且つピーク値が０.５Ａ以上の励磁電流ＩＬｐを流すことができる飽和特性を有した絶縁トランス６０であれば、十分小型に構成することが可能である。また、スイッチング電源装置１０が、２００ｋＨｚ程度の一般的なスイッチング周波数で動作するとすれば、式（４）のように、励磁電流ＩＬｐの実効値が２８.９ｍＡと計算される。
【数４】
【００７７】
従って、入力巻線６０ａの巻線抵抗に生じる損失は非常に小さくなり、小型の絶縁トランス６０でも十分に放熱することができる。また、この励磁電流ＩＬｐを含む電流Ｉ５６を流す第二のトランジスタ５６に加わる電気的ストレスも非常に小さいので、小型で安価なトランジスタ部品を選択することができる。
【００７８】
次に、この実施形態のクランプ素子オン回路４４の変形例であるクランプ素子オン回路７０について、図５、図６に基づいて説明する。クランプ素子オン回路７０は、クランプ素子オン回路４４と同様に、エミッタ端子が補助ダイオード４０のカソード端子に接続され、コレクタ端子がクランプ素子２８のゲート端子に接続されたＰＮＰ型の第一のトランジスタ５０と、一端が第一のトランジスタ５０のベース端子に接続された第一の抵抗５２を備え、さらに、図５に示すように、第一の抵抗５２と一次巻線１４ａのドットが付された側の一端との間に、カソード端子が第一の抵抗５２側に配置されたツェナーダイオード７２が挿入される。従って、第一のトランジスタ５０は、補助ダイオード４０のカソード端子の電位が、一次巻線１４ａのドットが付された側の一端の電位にツェナーダイオード７２のツェナー電圧Ｖ７２を加算した電位よりも高くなったとき、第一の抵抗５２に第一のトランジスタ５０のベース電流が流れる。
【００７９】
スイッチング電源装置１０は、クランプ素子オン回路４４をクランプ素子オン回路７０に置き換えることによって、上述した図３の期間ｂに示す動作が、図６の期間ｂ１，ｂ２に示す動作に変化する。以下、クランプ素子オン回路７０を備えたスイッチング電源装置１０の期間ｂ１，ｂ２の動作について、図６に基づいて説明する。
【００８０】
期間ｂ１になると、駆動パルスＶａがローレベルに反転し、ほぼ同時にオフタイミング信号Ｖｂもローレベルに反転する。駆動パルスＶａがローレベルに反転するので、主スイッチング素子１６はオフに転じ、そのドレイン・ソース端子間の電圧Ｖ１６が上昇する。電圧Ｖ１６が上昇しても、期間ｂ１の間は、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達しないため、第一の抵抗５２に電圧降下が発生せず、第一のトランジスタ５０にベース電流が流れない。従って、第一のトランジスタ５０にコレクタ電流Ｉ２８が流れず、クランプ素子２８のゲート・ソース端子間電圧Ｖ２８が上昇しない。
【００８１】
期間ｂ２は、補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が、入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達した時、すなわち、主スイッチング素子１６のドレイン・ソース端子間電圧Ｖ１６がツェナー電圧Ｖ７２に達した時から始まる。なお、期間ｂ２に入っても、駆動パルスＶａがローレベル、オフタイミング信号Ｖｂもローレベルを継続する。
【００８２】
補助ダイオード４０のカソード端子の電位（Ｖ４２＋Ｖ１６）が、入力電圧Ｖｉにツェナー電圧Ｖ７２を加算した電位に達すると、第一の抵抗５２に電圧降下が発生し、第一のトランジスタ５０のベース端子から、第一の抵抗５２の電圧降下分を当該抵抗値で除算して求まるベース電流が流れ始め、第一のトランジスタ５０は、当該ベース電流に電流増幅率を積算して求まるコレクタ電流をクランプ素子２８のゲート・ソース端子間に電流Ｉ２８として流し込む。そして、クランプ素子２８の電圧Ｖ２８が上昇を開始し、同時に補助コンデンサ４２の電圧Ｖ４２が低下を開始する。以降の動作は、上述した図３の期間ｂの動作と同様である。
【００８３】
このように、先に説明したクランプ素子オン回路４４の場合は、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまで遅延時間（期間ｂ）を、第一の抵抗５２の抵抗値を調整することによって行うことができたが、このクランプ素子オン回路７０では、それに加え、ツェナーダイオード７２のツェナー電圧Ｖ７２を選択的に変更することによっても調整できるので、当該遅延時間（期間ｂ１＋ｂ２）の設定の自由度が高くなり、設定精度も向上させることができる。
【００８４】
次に、この発明のスイッチング電源装置の第二の実施形態について、図７、図８に基づいて説明する。ここで、第一の実施形態のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置８０は、インバータ回路１８、整流回路２２及び平滑回路２４が、シングルエンディッドフォワード方式に構成されている。そして、第一の実施形態のスイッチング電源装置１０が備えていたクランプ素子オン回路４４、クランプ素子オフ信号発生回路４６及びクランプ素子オフ回路４８が、各回路の変形例であるクランプ素子オン回路８２、クランプ素子オフ信号発生回路８４及びクランプ素子オフ回路８６に置き換えられている。以下、スイッチング電源装置１０と異なる構成について、個別に説明する。
【００８５】
整流回路２２は、ＭＯＳＦＥＴである整流側素子８６と、整流側素子８６の駆動回路である駆動抵抗８８と、ダイオードである転流側素子９０で構成されている。整流側素子８６は、ドレイン端子がトランス１４の二次巻線１４ｂのドットが付されていない一端に接続され、ゲート端子が、駆動抵抗８８を介して二次巻線のドットが付された一端に接続されている。転流側素子９０は、アノード端子が整流側素子８６のソース端子に接続され、カソード端子が二次巻線１４ｂのドットが付された一端に接続されている。また、整流側素子８６は、ソース端子からドレイン端子の向きに寄生ダイオード８６ａを備えている。
【００８６】
平滑回路２４は、整流回路２２の出力である転流側素子９０の両端に接続されたインダクタ９２とコンデンサ９４のＬＣフィルタ回路で構成され、コンデンサ９４の両端に出力電圧Ｖｏを発生させる。
【００８７】
従って、インバータ回路１８の主スイッチング素子１６がオン・オフすると、駆動抵抗８８を介して二次巻線１４ｂの電圧の変化により整流側素子８８が主スイッチング素子１６と同位相でオン・オフする。一方、転流側素子９０は、主スイッチング素子１６がオン・オフすると、そのオン・オフによる二次巻線１４ｂの電圧の変化によって、主スイッチング素子１６と逆位相でオン・オフする。そして、転流側素子９０の両端に発生する整流電圧を平滑する平滑回路２４が後段に接続され、シングルエンディッドフォワード方式のコンバータ回路が構成されている。
【００８８】
クランプ素子オン回路８２は、クランプ素子オン回路４４の構成に加え、補助ダイオード４０のカソード端子と第一のトランジスタ５０のエミッタ端子の接続点に、第二の抵抗９６とダイオード９８の直列回路が挿入されている。第二の抵抗９６は、第一のトランジスタ５０のコレクタ電流を微調整するための抵抗である。また、ダイオード９８は、第一のトランジスタ５０のベース・エミッタ端子間の保護用として設けた素子である。これは、一般的なＰＮＰトランジスタは、エミッタ・ベース間の定格電圧ＶＥＢＯが約−５Ｖから−７Ｖと低いため、これを超える電圧が印加されるおそれがある場合に保護用として設けられる素子である。従って、ダイオード９８は、必要に応じて削除してもよい。
【００８９】
クランプ素子オフ信号発生回路８４は、クランプ素子オフ信号発生回路４６の構成に加え、絶縁トランス６０の入力巻線６０ａの両端に、カソード端子が入力巻線６０ａのドットが付された側に向けてダイオード１００が接続されている。ダイオード１００は、絶縁トランス６０が励磁エネルギーを放出するリセット動作時に動作するダイオードで、入力巻線６０ａ，出力巻線６０ｂに負方向（ドットと逆の方向）に高電圧が発生するのを抑制し、且つ、絶縁トランス６０の偏磁を防止するためリセット動作が円滑に行われよう補助する働きをする。従って、ダイオード１００は必要に応じて削除してもよい。
【００９０】
クランプ素子オフ回路８６は、クランプ素子オフ回路４８の構成に加え、出力巻線６０ｂのドットが付された一端と第三のトランジスタ６２のゲート端子との接続点に挿入され、出力巻線６０ｂに正方向（ドットの方向）に発生するクランプ素子オフ信号Ｖｃの電圧を整流する整流ダイオード１０２と、第三のトランジスタ６２のゲート・ソース端子間に接続され、当該ゲート・ソース端子間の寄生容量の電荷を放電する放電抵抗１０４が設けられている。クランプ素子オフ信号Ｖｃがハイレベルを示す期間Ｔｈに入ると、第三のトランジスタ６２がオンするが、期間Ｔｈが経過すると、クランプ素子オフ信号Ｖｃがローレベルに低下する。しかし、整流ダイオード１０２の存在によって、第三のトランジスタ６２のゲート・ソース端子間電圧が保持される。そして、放電抵抗１０４によって当該電圧が低下してゲート閾値に達するまでの所定の期間は、第三のトランジスタ６２がオンを継続する。従って、クランプ素子オフ信号Ｖｃがローレベルに低下した後の所定の期間、クランプ素子２８がノイズなどの影響によって誤ってオンする不具合を防止することができる。
【００９１】
スイッチング電源装置８０は、先に述べたスイッチング電源装置１０と同様に、図３、図４のタイムチャートに示すような動作を行う。しかし、ここでは、クランプ素子２８がオンするタイミングと、整流側素子８６がオフするタイミングとの関係が問題になる。
【００９２】
理想的には、主スイッチング素子１６がオフした後、整流素子８６がオフするのと同時又はその後でクランプ素子がオンすることが好ましい。整流素子８６がオフする前にクランプ素子がオンすると様々な不具合が生じる。以下、この不具合が生じる動作について、図８に基づいて説明する。
【００９３】
主スイッチング素子１６がオン、クランプ素子２８がオフ、整流素子８６がオンしている状態（図３の期間ａに相当する）から、まず、主スイッチング素子１６がオフする。すると、主スイッチング素子１６の電圧Ｖ１６が上昇し、クランプ素子オン回路８２の働きにより、所定の遅延時間（期間ｂ）の後、クランプ素子２８がオンする。一方、主スイッチング素子１６がオフすると、二次巻線１４ｂの正方向（ドットの向き）に発生していた電圧が低下し、駆動抵抗８８の働きにより、整流側素子８６のゲート・ソース端子間電圧Ｖ８６が低下し、ゲート閾値電圧に達した時点で、整流側素子８６がオフする。
【００９４】
ここで、クランプ素子２８が、整流側素子８６がオフする前にオンすると、クランプコンデンサ３０の両端が、トランス１４及び整流回路２２を介して低インピーダンスに短絡される状態になる。そして、クランプコンデンサ３０に蓄積されていた電荷が、トランス１４、整流側素子８６、転流側素子９０、トランス１４、クランプ素子２８の経路で放電され、急峻な電流ｉｄが流れる。この電流ｉｄを制限するものは、配線パターンの配線抵抗、トランス１４やクランプコンデンサ３０が有する寄生抵抗だけなので、瞬間的に大きな電流となる。従って、電流ｉｄが流れる経路にある素子等が、非常に大きな電流ストレスや電力ストレスを受けてしまうという不具合が生じる。また、クランプコンデンサ３０が放電されてしまうことによる損失の増大や、クランプコンデンサ３０の電圧Ｖ３０が低下してしまうことで、トランスが正常にリセットされずに偏磁してしまうと言った不具合も発生する。
【００９５】
しかし、スイッチング電源装置８０では、このような不具合を容易に回避することができる。すなわち、クランプ素子オン回路８２によって、主スイッチング素子１６がオフしてからクランプ素子２８がオンするまでの遅延時間(期間ｂ)が精度よく設定され、整流側素子８６がオフすると同時又はその後でないと、クランプ素子２８がオンしないように制御される。しかも、主スイッチング素子１６の電圧Ｖ１６や二次巻線１４ｂの電圧の上昇速度が変化すると、遅延時間（期間ｂ）が自動的に補正され、常に良好なタイミングでオン又はオフが行われる。特に、クランプ素子オン回路８２は、遅延時間（期間ｂ）を、第一の抵抗５２及び第二の抵抗９６の抵抗値を変更することによって容易に調整することができるので、その設定がしやすく、設定精度も高い。また、図５に示したクランプ素子オン回路７０のツェナーダイオード７２を付加して、さらに設定精度を向上させてもよい。
【００９６】
第二の抵抗９６は、第一のトランジスタ５０のコレクタ端子とクランプ素子２８のゲート端子との接続点に挿入してもよく、エミッタ端子側に挿入された場合と同様の作用効果を得ることができる。また、第二の抵抗９６が第一のトランジスタ５０のエミッタ端子側に挿入されると、第一のトランジスタ５０の動作に対して負帰還特性を生じさせ、当該動作の安定度を向上させることもできる。さらに、第二の抵抗９６を設けることによって、第一のトランジスタ５０に集中していた電力損失の一部を第二の抵抗９６にも負担させることになり、第一のトランジスタ５０への発熱の集中を防止することもできる。
【００９７】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、上記実施形態では、アクティブクランプ用の電圧共振素子は、トランスの漏れインダクタンスと主スイッチング素子の寄生コンデンサで構成しているが、それに相当する個別部品であるインダクタやコンデンサを付加してもよい。また、クランプ素子や整流側素子のドレイン・ソース端子間の寄生ダイオードは比較的オン電圧が高いので、当該寄生ダイオードと同一の向きに、低オン電圧の高速スイッチング用ダイオードを並列接続してもよい。
【００９８】
また、第三のトランジスタ６２は、ＮＰＮ型トランジスタで構成してもよく、絶縁トランスと直列に偏磁防止用のカップリングのコンデンサを付加する等すれば、クランプ素子オフ信号発生回路とクランプ素子オフ回路を比較的安価に構成することができる。また、クランプ素子はＭＯＳＦＥＴが最適であるが、双方向にオン電流が通過可能な他の素子と、その両端に、ＭＯＳＦＥＴの寄生ダイオードに相当するダイオードを組み合わせることによって構成してもよい。
【００９９】
さらに、シングルエンディッドフォワード方式の整流回路に設けた整流側素子駆動回路は、主スイッチング素子がオンからオフに転じたことをトランスの巻線電圧の変化によって検知して整流側素子をオフさせる構成であれば、駆動抵抗と直列にスピードアップ用のコンデンサを挿入した駆動回路や、トランスの第三の巻線を利用した駆動回路など、様々に変形することができる。また、転流側素子をダイオードからＭＯＳＦＥＴに置き換え、整流回路の損失をさらに低減する構成にしてもよい。
【符号の説明】
【０１００】
１０，８０ スイッチング電源装置
１４ トランス
１４ａ 一次巻線
１４ｂ 二次巻線
１６ 主スイッチング素子
１６ａ 寄生コンデンサ
１８ インバータ回路
２０ インバータ動作制御回路
２２ 整流回路
２４ 平滑回路
２８ クランプ素子
２８ａ 寄生ダイオード
３０ クランプコンデンサ
３２ クランプ回路
３４ クランプ動作制御回路
４０ 補助ダイオード
４２ 補助コンデンサ
４４，７０，８２ クランプ素子オン回路
４６，８４ クランプ素子オフ信号発生回路
４８，８６ クランプ素子オフ回路
Ｖａ 駆動パルス
Ｖｂ オフタイミング信号
Ｖｃ クランプ素子オフ信号
【特許請求の範囲】
【請求項１】
直流入力電源と直列に接続されオン・オフ動作によって入力電圧を断続し断続電圧を発生させる主スイッチング素子と、前記断続電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、
前記二次巻線の両端電圧を整流する整流回路と、
前記整流回路が出力した整流電圧を平滑して直流の出力電圧を生成し負荷に電力を供給する平滑回路と、
Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子及びクランプコンデンサの直列回路の構成を有し、前記一次巻線の両端に接続され、前記主スイッチング素子がオフの期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
前記主スイッチング素子をオン・オフ制御するインバータ動作制御回路と、
前記クランプ素子のオン・オフを制御するクランプ動作制御回路とを備えたスイッチング電源装置において、
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたことを特徴とするスイッチング電源装置。
【請求項２】
前記インバータ回路、前記整流回路、及び前記平滑回路が、シングルエンディッドフォワード方式に構成され、
前記整流回路は、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側素子と整流側素子駆動回路とを備え、
前記整流側素子駆動回路は、前記主スイッチング素子がオンからオフに転じたことによる前記トランスの巻線電圧の変化を検知して前記整流側素子をオフさせ、
前記クランプ素子オン回路は、前記整流側素子がオフするのと同時又はその後に、前記クランプ素子をオンさせる請求項１記載のスイッチング電源装置。
【請求項３】
前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、前記第一のトランジスタのベース電流を決定する第一の抵抗とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させることによって、前記クランプ素子がオンする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、アノード端子が前記一次巻線側を向くように配置されたツェナーダイオードと前記第一のトランジスタのベース電流を決定する第一の抵抗とで成る直列回路とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位と前記ツェナーダイオードのツェナー電圧とを合計した電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させ、前記クランプ素子がオンする請求項１又は２記載のスイッチング電源装置。
【請求項５】
前記補助ダイオードのカソード端子と前記第一のトランジスタのエミッタ端子との接続点、若しくは前記第一のトランジスタのコレクタ端子と前記クランプ素子のゲート端子との接続点、又はその両方に第二の抵抗が挿入され、
前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が前記クランプ素子のゲート・ソース端子間に移動することで、前記クランプ素子のゲート・ソース端子間の電圧が上昇する速度が、前記第一の抵抗及び前記第二の抵抗によって規定される請求項３又は４記載のスイッチング電源装置。
【請求項６】
前記インバータ動作制御回路は、前記クランプ素子をオフさせるタイミングでローレベルからハイレベルに反転する矩形波状のオフタイミング信号を出力し、
前記クランプ素子オフ信号発生回路は、
コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたＮＰＮ型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、
前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、
前記クランプ素子オフ回路は、
前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタを備え、
前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させる請求項１乃至５のいずれか記載のスイッチング電源装置。
【請求項７】
前記第三のトランジスタがＮＰＮ型トランジスタに置き換えられ、当該ＮＰＮ型のトランジスタは、前記絶縁トランスの前記出力巻線の両端にベース端子とエミッタ端子が各々接続され、前記クランプ素子のゲート・ソース端子間にコレクタ端子とエミッタ端子が接続された請求項６記載のスイッチング電源装置。
【請求項８】
前記絶縁トランスの前記出力巻線と前記第三のトランジスタのゲート端子の接続点に、カソード端子を前記第三のトランジスタのゲート端子側に向けた整流ダイオードが挿入され、
前記第三のトランジスタのゲート・ソース端子間に放電抵抗が接続された請求項６記載のスイッチング電源装置。
【請求項１】
直流入力電源と直列に接続されオン・オフ動作によって入力電圧を断続し断続電圧を発生させる主スイッチング素子と、前記断続電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、
前記二次巻線の両端電圧を整流する整流回路と、
前記整流回路が出力した整流電圧を平滑して直流の出力電圧を生成し負荷に電力を供給する平滑回路と、
Ｎ−ｃｈのＭＯＳ型ＦＥＴであるクランプ素子及びクランプコンデンサの直列回路の構成を有し、前記一次巻線の両端に接続され、前記主スイッチング素子がオフの期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
前記主スイッチング素子をオン・オフ制御するインバータ動作制御回路と、
前記クランプ素子のオン・オフを制御するクランプ動作制御回路とを備えたスイッチング電源装置において、
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたことを特徴とするスイッチング電源装置。
【請求項２】
前記インバータ回路、前記整流回路、及び前記平滑回路が、シングルエンディッドフォワード方式に構成され、
前記整流回路は、Ｎ−ｃｈのＭＯＳ型ＦＥＴである整流側素子と整流側素子駆動回路とを備え、
前記整流側素子駆動回路は、前記主スイッチング素子がオンからオフに転じたことによる前記トランスの巻線電圧の変化を検知して前記整流側素子をオフさせ、
前記クランプ素子オン回路は、前記整流側素子がオフするのと同時又はその後に、前記クランプ素子をオンさせる請求項１記載のスイッチング電源装置。
【請求項３】
前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、前記第一のトランジスタのベース電流を決定する第一の抵抗とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させることによって、前記クランプ素子がオンする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたＰＮＰ型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、アノード端子が前記一次巻線側を向くように配置されたツェナーダイオードと前記第一のトランジスタのベース電流を決定する第一の抵抗とで成る直列回路とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位と前記ツェナーダイオードのツェナー電圧とを合計した電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させ、前記クランプ素子がオンする請求項１又は２記載のスイッチング電源装置。
【請求項５】
前記補助ダイオードのカソード端子と前記第一のトランジスタのエミッタ端子との接続点、若しくは前記第一のトランジスタのコレクタ端子と前記クランプ素子のゲート端子との接続点、又はその両方に第二の抵抗が挿入され、
前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が前記クランプ素子のゲート・ソース端子間に移動することで、前記クランプ素子のゲート・ソース端子間の電圧が上昇する速度が、前記第一の抵抗及び前記第二の抵抗によって規定される請求項３又は４記載のスイッチング電源装置。
【請求項６】
前記インバータ動作制御回路は、前記クランプ素子をオフさせるタイミングでローレベルからハイレベルに反転する矩形波状のオフタイミング信号を出力し、
前記クランプ素子オフ信号発生回路は、
コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたＮＰＮ型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、
前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、
前記クランプ素子オフ回路は、
前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタを備え、
前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させる請求項１乃至５のいずれか記載のスイッチング電源装置。
【請求項７】
前記第三のトランジスタがＮＰＮ型トランジスタに置き換えられ、当該ＮＰＮ型のトランジスタは、前記絶縁トランスの前記出力巻線の両端にベース端子とエミッタ端子が各々接続され、前記クランプ素子のゲート・ソース端子間にコレクタ端子とエミッタ端子が接続された請求項６記載のスイッチング電源装置。
【請求項８】
前記絶縁トランスの前記出力巻線と前記第三のトランジスタのゲート端子の接続点に、カソード端子を前記第三のトランジスタのゲート端子側に向けた整流ダイオードが挿入され、
前記第三のトランジスタのゲート・ソース端子間に放電抵抗が接続された請求項６記載のスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−４１４１９（Ｐ２０１１−４１４１９Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２００９−１８８２２３（Ｐ２００９−１８８２２３）
【出願日】平成２１年８月１７日（２００９．８．１７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２１年８月１７日（２００９．８．１７）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]