スイッチング電源装置
【課題】本発明は、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することを目的とする。
【解決手段】スイッチング電源装置の同期整流回路が、二次巻線から直流化回路に流れる電流を整流する第１の整流素子と、第１の整流素子と並列に接続される第２の整流素子と、第１の整流素子のオン／オフを制御して二次巻線から直流化回路に流れる電流を第１の整流素子又は第２の整流素子のいずれか一方に流す第２の制御回路とを備え、第２の制御回路は、第１の整流素子がオフしている時に二次巻線から直流化回路に流れる電流を第２の整流素子に流すことによってスイッチング素子がオフしたことを検出し、スイッチング素子がオフしたことを検出した場合、第１の整流素子をオンして電流を第１の整流素子に流し、第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、第１の整流素子をオフして電流を第２の整流素子に流す。
【解決手段】スイッチング電源装置の同期整流回路が、二次巻線から直流化回路に流れる電流を整流する第１の整流素子と、第１の整流素子と並列に接続される第２の整流素子と、第１の整流素子のオン／オフを制御して二次巻線から直流化回路に流れる電流を第１の整流素子又は第２の整流素子のいずれか一方に流す第２の制御回路とを備え、第２の制御回路は、第１の整流素子がオフしている時に二次巻線から直流化回路に流れる電流を第２の整流素子に流すことによってスイッチング素子がオフしたことを検出し、スイッチング素子がオフしたことを検出した場合、第１の整流素子をオンして電流を第１の整流素子に流し、第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、第１の整流素子をオフして電流を第２の整流素子に流す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源電圧を直流電源電圧に変換するスイッチング電源装置に関し、特に、二次側に同期整流回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、様々な電子機器において、スイッチング電源装置が使用されている。スイッチング電源装置は、交流電源（商用電源）に接続された整流回路と、この整流回路からの整流出力を平滑化する平滑コンデンサと、この平滑コンデンサからの直流電圧が供給されるトランスと、平滑コンデンサからの直流電圧がトランスの一次巻線を介して供給されるスイッチング素子とを有している。そして、スイッチング素子のオン／オフ制御により二次巻線に誘起される電圧を整流することで直流電圧出力を得ている。二次巻線に発生する電圧の整流には、電力効率を改善する目的でＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）を用いた同期整流回路が利用されているものがある。例えば、非特許文献１には、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタし、ドレイン―ソース端子間電圧に基づいて同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御する二次側同期整流用ＩＣが開示されている。
【０００３】
図３は、非特許文献１に開示されている二次側同期整流用ＩＣの動作を説明する動作波形図である。図３（ａ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電流（すなわち、ドレイン電流）を示し、図３（ｂ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧を示し、図３（ｃ）は同期整流用ＭＯＳＦＥＴのゲート端子電圧の波形を示している。
【０００４】
一次側のスイッチング素子がオフし、二次巻線に電圧が誘起されると、それに起因する電流がドレイン電流として同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間を流れ始める（図３（ａ））。非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れ始めた時に、先ず同期整流用ＭＯＳＦＥＴのボディダイオード（寄生ダイオード）に電流を流し、それを検出することによって、同期整流用ＭＯＳＦＥＴを駆動（オン）するように構成されている。具体的には、図３（ｂ）に示すように、ボディダイオード（寄生ダイオード）に電流が流れると、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧がマイナス方向に大きくなるため、それを所定の閾値電圧Ｖｔｈ１と比較することで、ドレイン電流が流れ始めたことを検出し、同期整流用ＭＯＳＦＥＴを駆動（オン）する（図３（ｃ））。また、同期整流用ＭＯＳＦＥＴがオンしている間、二次側同期整流用ＩＣは、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタすることによってドレイン電流をモニタし、ドレイン電流が所定の電流値よりも下回った時（すなわち、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧が閾値電圧Ｖｔｈ２を上回った時）に、同期整流用ＭＯＳＦＥＴをオフして、再びボディダイオードに電流を流すように構成している（図３（ｂ））。このように、非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れている期間内で同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御することで、一次側のスイッチング素子と同期整流用ＭＯＳＦＥＴとが同時にオンしないように制御している。すなわち、二次側同期整流用ＩＣは、二次側にエネルギーが伝達されている時（すなわち、ドレイン電流が流れている時）にだけ二次側を整流することで、一次側と同期をとりつつスイッチング損失を改善している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“アプリケーション・ノートＡＮ−１０８７（２次側同期整流用のSmartRectifire コントロールＩＣ「ＩＲ１１６７」の応用設計例）”、Ｒｅｖ．１．１、ｐ．２−６、［online］、２００６年３月、インターナショナル・レクティファイアー・ジャパン株式会社、［２０１０年９月２７日検索］、インターネット（http://www.irf-japan.com/technical-info/appnotes/AN-1087.pdf）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、非特許文献１の二次側同期整流用ＩＣの構成の場合、ドレイン電流が流れ始めてから同期整流用ＭＯＳＦＥＴがオンするまでの間、及び、同期整流用ＭＯＳＦＥＴがオフしてからドレイン電流がゼロになるまでの間は、同期整流用ＭＯＳＦＥＴのボディダイオードを介して電流が流れるため、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間の電圧はボディダイオードの順方向電圧だけ電圧が降下し、その分だけ電力損失が大きくなるという問題がある。
【０００７】
本発明は上記の問題を解決するためになされたものである。すなわち、本発明は、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本願発明のスイッチング電源装置は、一次巻線と、一次巻線の他端に接続され一次巻線に流れる電流をオン／オフするスイッチング素子と、スイッチング素子のオン／オフを制御する第１の制御回路とを有する一次側回路と、二次巻線と、二次巻線に生じる電圧をスイッチング素子のオン／オフに同期して整流する同期整流回路と、同期整流回路によって整流された電圧を平滑化する直流化回路とを有する二次側回路とを備えたスイッチング電源装置であって、同期整流回路は、二次巻線から直流化回路に流れる電流を整流する第１の整流素子と、第１の整流素子と並列に接続され、二次巻線から直流化回路に流れる電流を整流する第２の整流素子と、第１の整流素子のオン／オフを制御することによって二次巻線から直流化回路に流れる電流を第１の整流素子又は第２の整流素子のいずれか一方に流す第２の制御回路とを備え、第２の制御回路は、第１の整流素子がオフしている時に（１）二次巻線から直流化回路に流れる電流を第２の整流素子に流すことによってスイッチング素子がオフしたことを検出し、（２）スイッチング素子がオフしたことを検出した場合、第１の整流素子をオンして二次巻線から直流化回路に流れる電流を第１の整流素子に流し、（３）第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、第１の整流素子をオフして二次巻線から直流化回路に流れる電流を第２の整流素子に流すことを特徴とする。
【０００９】
このような構成により、スイッチング素子がオフしている間に確実に第１の整流素子による整流が行われると共に、第１の整流素子がオンする前、及び、オフした後に、第２の整流素子が二次巻線から直流化回路に流れる電流をバイパスさせるため、同期整流回路による電力損失は低いものとなる。
【００１０】
また、第１の整流素子はＦＥＴ（Field-Effect Transistor）であり、入力端及び出力端は、ＦＥＴのソース端子及びドレイン端子であることが好ましい。ＦＥＴは、オン抵抗が低いため、電力損失は極めて低いものとなる。
【００１１】
また、第２の整流素子はダイオードであり、ダイオードの順方向電圧が、ＦＥＴの寄生ダイオードの順方向電圧よりも低いことが好ましく、この場合において、ダイオードが、ショットキーバリアダイオードであることが好ましい。このような構成により、順方向電圧が低いダイオードによって二次巻線から直流化回路に流れる電流がバイパスされるため、
同期整流回路による電力損失はさらに低いものとなる。
【００１２】
また、第２の制御回路は、ＦＥＴのソース端子とドレイン端子間の電圧を検出することによって、二次巻線から直流化回路に流れる電流を検出することが好ましい。
【発明の効果】
【００１３】
以上のように本発明によれば、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施の形態に係るスイッチング電源装置の動作波形図である。
【図３】従来の二次側同期整流用ＩＣの動作を説明する動作波形図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係るスイッチング電源装置について以下に説明する。
【００１６】
図１は、本発明の実施の形態に係るスイッチング電源装置１の回路図である。本実施形態に係るスイッチング電源装置１は、一次側回路に入力される交流電力をトランス４００によって変換し、二次側回路から一定の直流電力を出力する電源装置である。トランス４００は、一次側巻線１２０、一次側補助巻線１５０、二次側巻線２０５及び二次側補助巻線２１０を有する。スイッチング電源装置１の一次側回路は、ダイオードブリッジ回路１１０、コンデンサ１１５、一次側巻線１２０、ＦＥＴ１２５、抵抗１２６、１２７、制御用ＩＣ１３０、一次側補助巻線１５０、ダイオード１５５、コンデンサ１４５、フォトトランジスタ１４０で構成される。また、スイッチング電源装置１の二次側回路は、二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０、ダイオード２５０によって構成される同期整流回路２００（点線部）と、二次側巻線２０５、コンデンサ２６０、抵抗２７０、発光ダイオード２８０、シャントレギュレータ２８５、抵抗２９０、２９５とによって構成される。発光ダイオード２８０とフォトトランジスタ１４０は、フォトカプラ３００（点線部）を構成し、発光ダイオード２８０から出射された光はフォトトランジスタ１４０で受光され光電変換される。なお、実際の回路においては、ノイズフィルタ等の回路部品をさらに備えているが、図１においては、説明の便宜上、回路を簡易化して示している。
【００１７】
ダイオードブリッジ回路１１０に入力（印加）される商用電源（ＡＣ１００〜２２０Ｖ）は、ダイオードブリッジ回路１１０によって整流され、コンデンサ１１５によって平滑化されてコンデンサ１１５の端子間に一次直流電圧Ｖ１を生成する。なお、コンデンサ１１５の負端子側は、ダイオードブリッジ回路１１０の負端子側と接続され一次側回路のグラウンドレベル（ＧＮＤ１）となっている。そして、一次直流電圧Ｖ１は、トランス４００の一次側巻線１２０の一端及び制御用ＩＣ１３０のＶＨ端子に供給される。
【００１８】
一次側巻線１２０の他端は、ＦＥＴ１２５のドレイン端子に接続される。また、ＦＥＴ１２５のソース端子は、抵抗１２６及び１２７を介して一次側回路のＧＮＤ１（グラウンド）及び制御用ＩＣ１３０のＩＳ端子にそれぞれ接続され、ゲート端子は、制御用ＩＣ１３０のＯＵＴ端子に接続される。
【００１９】
ＦＥＴ１２５は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）であり、ゲート端子に入力される電圧によって、ドレイン端子−ソース端子間に流れる電流が制御される。本実施形態のＦＥＴ１２５は、Ｎ型のＭＯＳＦＥＴであり、ゲート端子に入力される電圧が上昇するとドレイン端子−ソース端子間に電流が流れる（すなわち、オンする）ように構成されている。
【００２０】
制御用ＩＣ１３０は、ＦＥＴ１２５のオン／オフを制御するためのＩＣである。制御用ＩＣ１３０は、内部にクロック（不図示）を有しており、所定の周波数のスイッチングパルスを生成して制御用ＩＣ１３０のＯＵＴ端子より出力する。スイッチングパルスが、ＦＥＴ１２５のゲート端子に入力されると、ＦＥＴ１２５がオンし、一次直流電圧Ｖ１に起因する電流（一次電流）が一次側巻線１２０、ＦＥＴ１２５及び抵抗１２６を通って一次側回路のＧＮＤ１（グラウンド）に流れる。ＦＥＴ１２５がオンしている期間、一次側巻線１２０を流れる電流によって、一次側巻線１２０に磁気エネルギーが蓄えられる。そして、ＦＥＴ１２５がオフすることによって、一次側巻線１２０に蓄えられた磁気エネルギーが、一次側巻線１２０とは逆極性となるように構成された二次側巻線２０５及び二次側補助巻線２１０に伝達される。すなわち、制御用ＩＣ１３０の制御によりＦＥＴ１２５が断続的にオン／オフすることにより、二次側巻線２０５及び二次側補助巻線２１０に断続的な電圧が誘起される。
【００２１】
一次側補助巻線１５０に誘起された電圧は、ダイオード１５５によって整流され、コンデンサ１４５によって平滑化されて、制御用ＩＣ１３０のＶｃｃ端子（電源端子）に印加される。なお、起動時には、一次側補助巻線１５０に電圧が誘起されないため、制御用ＩＣ１３０に内蔵される起動回路（不図示）が、一次直流電圧Ｖ１に起因する電流を制御用ＩＣ１３０のＶＨ端子に供給することによって制御用ＩＣ１３０が起動される。
【００２２】
制御用ＩＣ１３０のＩＳ端子には、抵抗１２７を介してＦＥＴ１２５のソース端子が接続される。ＦＥＴ１２５と抵抗１２６は、いわゆるソースフォロアを構成し、ＦＥＴ１２５のソース端子の電圧は、ＦＥＴ１２５を流れる電流に比例する。制御用ＩＣ１３０は、ＩＳ端子に印加される電圧を監視することにより、過電流を検出している。
【００２３】
制御用ＩＣ１３０のＦＢ端子には、フォトトランジスタ１４０のコレクタが接続され、フォトトランジスタ１４０のエミッタはＧＮＤ１に接続される。フォトトランジスタ１４０は、後述するように、二次直流電圧Ｖ２（ＤＣ出力）の電圧値によって光量が変化する発光ダイオード２８０からの光を受光し、光電変換することによってその受光量に応じた電流を流す。制御用ＩＣ１３０は、フォトトランジスタ１４０を流れる電流から二次直流電圧Ｖ２の電圧値を検出し、二次直流電圧Ｖ２の電圧値が一定となるように（すなわち、発光ダイオード２８０を流れる電流が一定となるように）、ＦＥＴ１２５に供給するスイッチングパルスのデューティー比を変化させる。上述のように、ＦＥＴ１２５のデューティー比（すなわち、オンしている時間）を制御することは、一次側巻線１２０に蓄えられる磁気エネルギーを制御することに他ならないため、これによって二次側巻線２０５に誘起される電圧を制御することが可能となる。以上のように、発光ダイオード２８０とフォトトランジスタ１４０によって、二次直流電圧Ｖ２の電圧値が、電気的に絶縁された一次側回路にフィードバックされることとなる。
【００２４】
二次側巻線２０５の両端に断続的に誘起された電圧は、後述する同期整流回路２００によって整流され、コンデンサ２６０によって平滑化されて、二次直流電圧Ｖ２を生成する。そして、二次直流電圧Ｖ２が、ＤＣ出力として不図示の負荷に供給される。
【００２５】
発光ダイオード２８０、シャントレギュレータ２８５、抵抗２７０、２９０、２９５は、二次直流電圧モニタ回路を構成している。
【００２６】
シャントレギュレータ２８５は、リファレンス端子への印加電圧によって、シャントレギュレータ２８５を流れる電流を制御する素子である。抵抗２９０と２９５は、二次直流電圧Ｖ２と二次側回路のグラウンド（ＧＮＤ２）間に直列に挿入され、シャントレギュレータ２８５のリファレンス端子には、抵抗２９０と２９５の接続点の電圧が印加される。シャントレギュレータ２８５のリファレンス端子の電圧が所定値よりも小さい場合にはシャントレギュレータ２８５に流れる電流は少なくなり、逆にリファレンス端子の電圧が所定値よりも大きい場合にはシャントレギュレータ２８５に流れる電流は大きくなる。このため、抵抗２７０を介して発光ダイオード２８０に流れる電流、すなわち発光ダイオード２８０の発光量がリファレンス端子の電圧によって制御される。本実施形態の場合、シャントレギュレータ２８５のリファレンス端子には、二次直流電圧Ｖ２を抵抗２９０と２９５によって抵抗分圧した電圧が印加されるため、二次直流電圧Ｖ２の電圧値に応じて発光ダイオード２８０の発光量が変化する。そして、発光ダイオード２８０から発光された光は、フォトトランジスタ１４０で受光されて、上述のフィードバック制御がなされることとなる。
【００２７】
二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０及びダイオード２５０は、同期整流回路２００（点線部）を構成している。上述のように、一次側巻線１２０に断続的に電流が流れることにより、二次側補助巻線２１０の両端には断続的な電圧が誘起される。そして、二次側補助巻線２１０に誘起された電圧は、ダイオード２１５によって整流され、コンデンサ２２０によって平滑化されて、同期整流用ＩＣ２３０のＶｃｃ端子（電源端子）に印加される。
【００２８】
同期整流用ＩＣ２３０は、二次側巻線２０５に誘起された電圧を整流するＦＥＴ２４０のオン／オフを制御するＩＣ（集積回路）である。同期整流用ＩＣ２３０のＶＤ端子、ＶＳ端子及びＶＧ端子は、ＦＥＴ２４０のドレイン端子、ソース端子及びゲート端子にそれぞれ接続されており、同期整流用ＩＣ２３０は、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタしながら、ＶＧ端子のオン／オフ（すなわち、ＦＥＴ２４０のオン／オフ）を制御する。なお、一般的に、ＦＥＴは、ドレイン―ソース端子間にボディダイオード（寄生ダイオード）を有するため、図１中、ＦＥＴ２４０のボディダイオード２４０ｂと、トランジスタ２４０ａとを分けて示している。本実施形態においては、ボディダイオード２４０ｂとは別に、ＦＥＴ２４０のドレイン―ソース端子間にダイオード２５０が並列接続されている。ダイオード２５０は、例えば、ショットキーバリアダイオードであり、後述するように整流損失を低く抑えるため、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）を有するダイオードで構成されている。
【００２９】
以下、同期整流用ＩＣ２３０を含む同期整流回路２００の動作について、図２を参照しながら詳細に説明する。図２は、本発明の実施の形態に係るスイッチング電源装置１の動作波形図である。図２（ａ）〜（ｅ）は、ＦＥＴ１２５のドレイン―ソース端子間電圧、ＦＥＴ１２５のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電圧、ＦＥＴ２４０のゲート端子電圧をそれぞれ示している。また、ＦＥＴ２４０のドレイン―ソース端子間電圧波形のα１で示される部分を拡大してα２に示し、β１で示される部分を拡大してβ２に示している。
【００３０】
図２（ａ）に示すように、制御用ＩＣ１３０のＯＵＴ端子より出力されるスイッチングパルスがＦＥＴ１２５のゲート端子に入力されることにより、ＦＥＴ１２５は断続的にオン／オフされる。ＦＥＴ１２５がオンすると、ＦＥＴ１２５のドレイン―ソース端子間電圧が略ゼロとなり、のこぎり波状のドレイン電流が流れ（すなわち、一次側巻線１２０に電流が流れ）、一次側巻線１２０に磁気エネルギーが蓄えられる（図２（ｂ））。そして、ＦＥＴ１２５がオフすると、一次側巻線１２０に蓄えられた磁気エネルギーが、二次側巻線２０５及び二次側補助巻線２１０に伝達され、二次側巻線２０５及び二次側補助巻線２１０の両端に電圧が誘起される。そして、図２（ｃ）に示すように、二次側巻線２０５に誘起された電圧に起因する電流が、ＦＥＴ２４０のソース端子を介してドレイン端子に供給される。なお、図２（ｃ）に示すＦＥＴ２４０のドレイン―ソース端子間電流は、ＦＥＴ２４０のソース端子からドレイン端子に流れる電流の向きを正（プラス）方向として表しており、右方下がりののこぎり波状の波形となる。
【００３１】
ＦＥＴ２４０のドレイン―ソース端子間電流が流れるとき（すなわち、ＦＥＴ１２５がオフするとき）（矢印Ａ）、同期整流用ＩＣ２３０は、ＶＧ端子をオフした状態（すなわち、ＦＥＴ２４０をオフした状態）を維持しているため、ＦＥＴ２４０のソース端子に供給される電流は、ボディダイオード２４０ｂとダイオード２５０を介してドレイン端子に流れようとする。しかし、本実施形態においては、ボディダイオード２４０ｂの順方向電圧よりも低い順方向電圧のダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間に並列に接続されているため、殆どの電流が順方向電圧の低いダイオード２５０を流れ、ボディダイオード２４０ｂには電流は殆ど流れない。ダイオード２５０に電流が流れることによって、ＦＥＴ２４０のドレイン―ソース端子間電圧がマイナス、すなわち、ソース電圧がドレイン電圧よりも高くなる（図２（ｄ））。ＦＥＴ２４０のソース端子電圧がドレイン端子電圧よりも高くなると、その分コンデンサ２６０の一端に印加される電圧が減少するため整流損失（電力損失）が大きくなるが、本実施形態においては、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）のダイオード２５０をＦＥＴ２４０のドレイン―ソース端子間に挿入しているため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ダイオード２５０の順方向電圧によってクランプされる（矢印Ｃ）。すなわち、本実施形態においては、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｄ）まで下回ることのないように構成し、ＦＥＴ２４０のソース端子に供給される電流をダイオード２５０でバイパスさせることで整流損失を低く抑えている。
【００３２】
図２（ｄ）に示すように、ＦＥＴ２４０のドレイン―ソース端子間に電流が流れると、同期整流用ＩＣ２３０はＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第１の閾値Ｖｔｈ１（Ｖｔｈ１＜０）と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回った時（マイナス方向に大きくなった時）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオンする（矢印Ｂ）。なお、厳密には、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回ったことを検出してから、トランジスタ２４０ａがオンする（図２（ｅ）の矢印Ｅ）までの時間には、同期整流用ＩＣ２３０内の回路のディレイが存在する。従って、このディレイの間、ＦＥＴ２４０のソース端子に供給される電流は、ダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。
【００３３】
一般的に、トランジスタ２４０ａのオン抵抗は１００ｍΩ程度と低く、トランジスタ２４０ａによる電力損失はダイオード２５０のそれと比較して極めて低い。従って、トランジスタ２４０ａがオンした場合、ＦＥＴ２４０のソース端子に供給される電流は、トランジスタ２４０ａを介してドレイン端子に流れることとなる。ＦＥＴ２４０のドレイン―ソース端子間電圧は、トランジスタ２４０ａのオン抵抗とＦＥＴ２４０のドレイン―ソース端子間電流との積によって求まるため、図２（ｄ）の矢印Ｆで示されるような右方上がりの直線として観測される。
【００３４】
同期整流用ＩＣ２３０は、ＶＧ端子を制御してＦＥＴ２４０のトランジスタ２４０ａをオンした後、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第２の閾値Ｖｔｈ２と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第２の閾値Ｖｔｈ２よりも上回った時（マイナス方向に小さくなった時）（矢印Ｇ）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオフする（図２（ｅ）の矢印Ｈ）。
【００３５】
同期整流用ＩＣ２３０によってＦＥＴ２４０のトランジスタ２４０ａがオフされると、ＦＥＴ２４０のソース端子に供給される電流は、再びダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。ダイオード２５０に電流が流れると、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧まで一旦電圧降下し（矢印Ｉ）、その後ＦＥＴ２４０のドレイン―ソース端子間電流の減少と共にゼロとなる。なお、ＦＥＴ２４０のトランジスタ２４０ａがオンする直前（矢印Ｃ）と同様、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧によってクランプされるため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｊ）まで下回ることはなく、整流損失が低く抑えられることとなる。
【００３６】
ＦＥＴ２４０のドレイン―ソース端子間電流がゼロとなった後、ＦＥＴ１２５がオンすると、ＦＥＴ２４０のドレインーソース端子間電圧は、数１０Ｖ程度まで上昇することとなる。本発明の実施の形態に係るスイッチング電源装置１は、上述の一連の整流動作を繰り返し、コンデンサ２６０によって平滑化された二次直流電圧Ｖ２をＤＣ出力として不図示の負荷に供給する。
【００３７】
以上のように、本実施形態のスイッチング電源装置１では、同期整流用ＩＣ２３０によってＦＥＴ２４０のドレイン―ソース端子間電圧をモニタし、ＦＥＴ１２５がオフしている間に確実に同期整流回路２００のＦＥＴ２４０がオン／オフされるように構成されている。また、ＦＥＴ２４０のトランジスタ２４０ａがオンする前、及び、オフした後、ダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間電圧をクランプし、電流をバイパスさせる構成としているため、整流回路による電力損失は極めて低く抑えられる。
【符号の説明】
【００３８】
１ スイッチング電源装置
１１０ ダイオードブリッジ回路
１１５、１４５、２２０、２６０ コンデンサ
１２６、１２７、２７０、２９０、２９５ 抵抗
１２０ 一次側巻線
１２５、２４０ ＦＥＴ
１３０ 制御用ＩＣ
１４０ フォトトランジスタ
１５０ 一次側補助巻線
１５５、２１５、２５０ ダイオード
２００ 同期整流回路
２０５ 二次側巻線
２１０ 二次側補助巻線
２３０ 同期整流用ＩＣ
２４０ａ トランジスタ
２４０ｂ ボディダイオード
２８０ 発光ダイオード
２８５ シャントレギュレータ
３００ フォトカプラ
４００ トランス
【技術分野】
【０００１】
本発明は、交流電源電圧を直流電源電圧に変換するスイッチング電源装置に関し、特に、二次側に同期整流回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、様々な電子機器において、スイッチング電源装置が使用されている。スイッチング電源装置は、交流電源（商用電源）に接続された整流回路と、この整流回路からの整流出力を平滑化する平滑コンデンサと、この平滑コンデンサからの直流電圧が供給されるトランスと、平滑コンデンサからの直流電圧がトランスの一次巻線を介して供給されるスイッチング素子とを有している。そして、スイッチング素子のオン／オフ制御により二次巻線に誘起される電圧を整流することで直流電圧出力を得ている。二次巻線に発生する電圧の整流には、電力効率を改善する目的でＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）を用いた同期整流回路が利用されているものがある。例えば、非特許文献１には、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタし、ドレイン―ソース端子間電圧に基づいて同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御する二次側同期整流用ＩＣが開示されている。
【０００３】
図３は、非特許文献１に開示されている二次側同期整流用ＩＣの動作を説明する動作波形図である。図３（ａ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電流（すなわち、ドレイン電流）を示し、図３（ｂ）は同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧を示し、図３（ｃ）は同期整流用ＭＯＳＦＥＴのゲート端子電圧の波形を示している。
【０００４】
一次側のスイッチング素子がオフし、二次巻線に電圧が誘起されると、それに起因する電流がドレイン電流として同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間を流れ始める（図３（ａ））。非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れ始めた時に、先ず同期整流用ＭＯＳＦＥＴのボディダイオード（寄生ダイオード）に電流を流し、それを検出することによって、同期整流用ＭＯＳＦＥＴを駆動（オン）するように構成されている。具体的には、図３（ｂ）に示すように、ボディダイオード（寄生ダイオード）に電流が流れると、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧がマイナス方向に大きくなるため、それを所定の閾値電圧Ｖｔｈ１と比較することで、ドレイン電流が流れ始めたことを検出し、同期整流用ＭＯＳＦＥＴを駆動（オン）する（図３（ｃ））。また、同期整流用ＭＯＳＦＥＴがオンしている間、二次側同期整流用ＩＣは、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧をモニタすることによってドレイン電流をモニタし、ドレイン電流が所定の電流値よりも下回った時（すなわち、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間電圧が閾値電圧Ｖｔｈ２を上回った時）に、同期整流用ＭＯＳＦＥＴをオフして、再びボディダイオードに電流を流すように構成している（図３（ｂ））。このように、非特許文献１に記載の二次側同期整流用ＩＣは、ドレイン電流が流れている期間内で同期整流用ＭＯＳＦＥＴのゲート端子をオン／オフ制御することで、一次側のスイッチング素子と同期整流用ＭＯＳＦＥＴとが同時にオンしないように制御している。すなわち、二次側同期整流用ＩＣは、二次側にエネルギーが伝達されている時（すなわち、ドレイン電流が流れている時）にだけ二次側を整流することで、一次側と同期をとりつつスイッチング損失を改善している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“アプリケーション・ノートＡＮ−１０８７（２次側同期整流用のSmartRectifire コントロールＩＣ「ＩＲ１１６７」の応用設計例）”、Ｒｅｖ．１．１、ｐ．２−６、［online］、２００６年３月、インターナショナル・レクティファイアー・ジャパン株式会社、［２０１０年９月２７日検索］、インターネット（http://www.irf-japan.com/technical-info/appnotes/AN-1087.pdf）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、非特許文献１の二次側同期整流用ＩＣの構成の場合、ドレイン電流が流れ始めてから同期整流用ＭＯＳＦＥＴがオンするまでの間、及び、同期整流用ＭＯＳＦＥＴがオフしてからドレイン電流がゼロになるまでの間は、同期整流用ＭＯＳＦＥＴのボディダイオードを介して電流が流れるため、同期整流用ＭＯＳＦＥＴのドレイン―ソース端子間の電圧はボディダイオードの順方向電圧だけ電圧が降下し、その分だけ電力損失が大きくなるという問題がある。
【０００７】
本発明は上記の問題を解決するためになされたものである。すなわち、本発明は、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本願発明のスイッチング電源装置は、一次巻線と、一次巻線の他端に接続され一次巻線に流れる電流をオン／オフするスイッチング素子と、スイッチング素子のオン／オフを制御する第１の制御回路とを有する一次側回路と、二次巻線と、二次巻線に生じる電圧をスイッチング素子のオン／オフに同期して整流する同期整流回路と、同期整流回路によって整流された電圧を平滑化する直流化回路とを有する二次側回路とを備えたスイッチング電源装置であって、同期整流回路は、二次巻線から直流化回路に流れる電流を整流する第１の整流素子と、第１の整流素子と並列に接続され、二次巻線から直流化回路に流れる電流を整流する第２の整流素子と、第１の整流素子のオン／オフを制御することによって二次巻線から直流化回路に流れる電流を第１の整流素子又は第２の整流素子のいずれか一方に流す第２の制御回路とを備え、第２の制御回路は、第１の整流素子がオフしている時に（１）二次巻線から直流化回路に流れる電流を第２の整流素子に流すことによってスイッチング素子がオフしたことを検出し、（２）スイッチング素子がオフしたことを検出した場合、第１の整流素子をオンして二次巻線から直流化回路に流れる電流を第１の整流素子に流し、（３）第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、第１の整流素子をオフして二次巻線から直流化回路に流れる電流を第２の整流素子に流すことを特徴とする。
【０００９】
このような構成により、スイッチング素子がオフしている間に確実に第１の整流素子による整流が行われると共に、第１の整流素子がオンする前、及び、オフした後に、第２の整流素子が二次巻線から直流化回路に流れる電流をバイパスさせるため、同期整流回路による電力損失は低いものとなる。
【００１０】
また、第１の整流素子はＦＥＴ（Field-Effect Transistor）であり、入力端及び出力端は、ＦＥＴのソース端子及びドレイン端子であることが好ましい。ＦＥＴは、オン抵抗が低いため、電力損失は極めて低いものとなる。
【００１１】
また、第２の整流素子はダイオードであり、ダイオードの順方向電圧が、ＦＥＴの寄生ダイオードの順方向電圧よりも低いことが好ましく、この場合において、ダイオードが、ショットキーバリアダイオードであることが好ましい。このような構成により、順方向電圧が低いダイオードによって二次巻線から直流化回路に流れる電流がバイパスされるため、
同期整流回路による電力損失はさらに低いものとなる。
【００１２】
また、第２の制御回路は、ＦＥＴのソース端子とドレイン端子間の電圧を検出することによって、二次巻線から直流化回路に流れる電流を検出することが好ましい。
【発明の効果】
【００１３】
以上のように本発明によれば、従来に比較して、より電力損失が少なく、高効率のスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施の形態に係るスイッチング電源装置の動作波形図である。
【図３】従来の二次側同期整流用ＩＣの動作を説明する動作波形図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係るスイッチング電源装置について以下に説明する。
【００１６】
図１は、本発明の実施の形態に係るスイッチング電源装置１の回路図である。本実施形態に係るスイッチング電源装置１は、一次側回路に入力される交流電力をトランス４００によって変換し、二次側回路から一定の直流電力を出力する電源装置である。トランス４００は、一次側巻線１２０、一次側補助巻線１５０、二次側巻線２０５及び二次側補助巻線２１０を有する。スイッチング電源装置１の一次側回路は、ダイオードブリッジ回路１１０、コンデンサ１１５、一次側巻線１２０、ＦＥＴ１２５、抵抗１２６、１２７、制御用ＩＣ１３０、一次側補助巻線１５０、ダイオード１５５、コンデンサ１４５、フォトトランジスタ１４０で構成される。また、スイッチング電源装置１の二次側回路は、二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０、ダイオード２５０によって構成される同期整流回路２００（点線部）と、二次側巻線２０５、コンデンサ２６０、抵抗２７０、発光ダイオード２８０、シャントレギュレータ２８５、抵抗２９０、２９５とによって構成される。発光ダイオード２８０とフォトトランジスタ１４０は、フォトカプラ３００（点線部）を構成し、発光ダイオード２８０から出射された光はフォトトランジスタ１４０で受光され光電変換される。なお、実際の回路においては、ノイズフィルタ等の回路部品をさらに備えているが、図１においては、説明の便宜上、回路を簡易化して示している。
【００１７】
ダイオードブリッジ回路１１０に入力（印加）される商用電源（ＡＣ１００〜２２０Ｖ）は、ダイオードブリッジ回路１１０によって整流され、コンデンサ１１５によって平滑化されてコンデンサ１１５の端子間に一次直流電圧Ｖ１を生成する。なお、コンデンサ１１５の負端子側は、ダイオードブリッジ回路１１０の負端子側と接続され一次側回路のグラウンドレベル（ＧＮＤ１）となっている。そして、一次直流電圧Ｖ１は、トランス４００の一次側巻線１２０の一端及び制御用ＩＣ１３０のＶＨ端子に供給される。
【００１８】
一次側巻線１２０の他端は、ＦＥＴ１２５のドレイン端子に接続される。また、ＦＥＴ１２５のソース端子は、抵抗１２６及び１２７を介して一次側回路のＧＮＤ１（グラウンド）及び制御用ＩＣ１３０のＩＳ端子にそれぞれ接続され、ゲート端子は、制御用ＩＣ１３０のＯＵＴ端子に接続される。
【００１９】
ＦＥＴ１２５は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）であり、ゲート端子に入力される電圧によって、ドレイン端子−ソース端子間に流れる電流が制御される。本実施形態のＦＥＴ１２５は、Ｎ型のＭＯＳＦＥＴであり、ゲート端子に入力される電圧が上昇するとドレイン端子−ソース端子間に電流が流れる（すなわち、オンする）ように構成されている。
【００２０】
制御用ＩＣ１３０は、ＦＥＴ１２５のオン／オフを制御するためのＩＣである。制御用ＩＣ１３０は、内部にクロック（不図示）を有しており、所定の周波数のスイッチングパルスを生成して制御用ＩＣ１３０のＯＵＴ端子より出力する。スイッチングパルスが、ＦＥＴ１２５のゲート端子に入力されると、ＦＥＴ１２５がオンし、一次直流電圧Ｖ１に起因する電流（一次電流）が一次側巻線１２０、ＦＥＴ１２５及び抵抗１２６を通って一次側回路のＧＮＤ１（グラウンド）に流れる。ＦＥＴ１２５がオンしている期間、一次側巻線１２０を流れる電流によって、一次側巻線１２０に磁気エネルギーが蓄えられる。そして、ＦＥＴ１２５がオフすることによって、一次側巻線１２０に蓄えられた磁気エネルギーが、一次側巻線１２０とは逆極性となるように構成された二次側巻線２０５及び二次側補助巻線２１０に伝達される。すなわち、制御用ＩＣ１３０の制御によりＦＥＴ１２５が断続的にオン／オフすることにより、二次側巻線２０５及び二次側補助巻線２１０に断続的な電圧が誘起される。
【００２１】
一次側補助巻線１５０に誘起された電圧は、ダイオード１５５によって整流され、コンデンサ１４５によって平滑化されて、制御用ＩＣ１３０のＶｃｃ端子（電源端子）に印加される。なお、起動時には、一次側補助巻線１５０に電圧が誘起されないため、制御用ＩＣ１３０に内蔵される起動回路（不図示）が、一次直流電圧Ｖ１に起因する電流を制御用ＩＣ１３０のＶＨ端子に供給することによって制御用ＩＣ１３０が起動される。
【００２２】
制御用ＩＣ１３０のＩＳ端子には、抵抗１２７を介してＦＥＴ１２５のソース端子が接続される。ＦＥＴ１２５と抵抗１２６は、いわゆるソースフォロアを構成し、ＦＥＴ１２５のソース端子の電圧は、ＦＥＴ１２５を流れる電流に比例する。制御用ＩＣ１３０は、ＩＳ端子に印加される電圧を監視することにより、過電流を検出している。
【００２３】
制御用ＩＣ１３０のＦＢ端子には、フォトトランジスタ１４０のコレクタが接続され、フォトトランジスタ１４０のエミッタはＧＮＤ１に接続される。フォトトランジスタ１４０は、後述するように、二次直流電圧Ｖ２（ＤＣ出力）の電圧値によって光量が変化する発光ダイオード２８０からの光を受光し、光電変換することによってその受光量に応じた電流を流す。制御用ＩＣ１３０は、フォトトランジスタ１４０を流れる電流から二次直流電圧Ｖ２の電圧値を検出し、二次直流電圧Ｖ２の電圧値が一定となるように（すなわち、発光ダイオード２８０を流れる電流が一定となるように）、ＦＥＴ１２５に供給するスイッチングパルスのデューティー比を変化させる。上述のように、ＦＥＴ１２５のデューティー比（すなわち、オンしている時間）を制御することは、一次側巻線１２０に蓄えられる磁気エネルギーを制御することに他ならないため、これによって二次側巻線２０５に誘起される電圧を制御することが可能となる。以上のように、発光ダイオード２８０とフォトトランジスタ１４０によって、二次直流電圧Ｖ２の電圧値が、電気的に絶縁された一次側回路にフィードバックされることとなる。
【００２４】
二次側巻線２０５の両端に断続的に誘起された電圧は、後述する同期整流回路２００によって整流され、コンデンサ２６０によって平滑化されて、二次直流電圧Ｖ２を生成する。そして、二次直流電圧Ｖ２が、ＤＣ出力として不図示の負荷に供給される。
【００２５】
発光ダイオード２８０、シャントレギュレータ２８５、抵抗２７０、２９０、２９５は、二次直流電圧モニタ回路を構成している。
【００２６】
シャントレギュレータ２８５は、リファレンス端子への印加電圧によって、シャントレギュレータ２８５を流れる電流を制御する素子である。抵抗２９０と２９５は、二次直流電圧Ｖ２と二次側回路のグラウンド（ＧＮＤ２）間に直列に挿入され、シャントレギュレータ２８５のリファレンス端子には、抵抗２９０と２９５の接続点の電圧が印加される。シャントレギュレータ２８５のリファレンス端子の電圧が所定値よりも小さい場合にはシャントレギュレータ２８５に流れる電流は少なくなり、逆にリファレンス端子の電圧が所定値よりも大きい場合にはシャントレギュレータ２８５に流れる電流は大きくなる。このため、抵抗２７０を介して発光ダイオード２８０に流れる電流、すなわち発光ダイオード２８０の発光量がリファレンス端子の電圧によって制御される。本実施形態の場合、シャントレギュレータ２８５のリファレンス端子には、二次直流電圧Ｖ２を抵抗２９０と２９５によって抵抗分圧した電圧が印加されるため、二次直流電圧Ｖ２の電圧値に応じて発光ダイオード２８０の発光量が変化する。そして、発光ダイオード２８０から発光された光は、フォトトランジスタ１４０で受光されて、上述のフィードバック制御がなされることとなる。
【００２７】
二次側補助巻線２１０、ダイオード２１５、コンデンサ２２０、同期整流用ＩＣ２３０、ＦＥＴ２４０及びダイオード２５０は、同期整流回路２００（点線部）を構成している。上述のように、一次側巻線１２０に断続的に電流が流れることにより、二次側補助巻線２１０の両端には断続的な電圧が誘起される。そして、二次側補助巻線２１０に誘起された電圧は、ダイオード２１５によって整流され、コンデンサ２２０によって平滑化されて、同期整流用ＩＣ２３０のＶｃｃ端子（電源端子）に印加される。
【００２８】
同期整流用ＩＣ２３０は、二次側巻線２０５に誘起された電圧を整流するＦＥＴ２４０のオン／オフを制御するＩＣ（集積回路）である。同期整流用ＩＣ２３０のＶＤ端子、ＶＳ端子及びＶＧ端子は、ＦＥＴ２４０のドレイン端子、ソース端子及びゲート端子にそれぞれ接続されており、同期整流用ＩＣ２３０は、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタしながら、ＶＧ端子のオン／オフ（すなわち、ＦＥＴ２４０のオン／オフ）を制御する。なお、一般的に、ＦＥＴは、ドレイン―ソース端子間にボディダイオード（寄生ダイオード）を有するため、図１中、ＦＥＴ２４０のボディダイオード２４０ｂと、トランジスタ２４０ａとを分けて示している。本実施形態においては、ボディダイオード２４０ｂとは別に、ＦＥＴ２４０のドレイン―ソース端子間にダイオード２５０が並列接続されている。ダイオード２５０は、例えば、ショットキーバリアダイオードであり、後述するように整流損失を低く抑えるため、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）を有するダイオードで構成されている。
【００２９】
以下、同期整流用ＩＣ２３０を含む同期整流回路２００の動作について、図２を参照しながら詳細に説明する。図２は、本発明の実施の形態に係るスイッチング電源装置１の動作波形図である。図２（ａ）〜（ｅ）は、ＦＥＴ１２５のドレイン―ソース端子間電圧、ＦＥＴ１２５のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電流、ＦＥＴ２４０のドレイン―ソース端子間電圧、ＦＥＴ２４０のゲート端子電圧をそれぞれ示している。また、ＦＥＴ２４０のドレイン―ソース端子間電圧波形のα１で示される部分を拡大してα２に示し、β１で示される部分を拡大してβ２に示している。
【００３０】
図２（ａ）に示すように、制御用ＩＣ１３０のＯＵＴ端子より出力されるスイッチングパルスがＦＥＴ１２５のゲート端子に入力されることにより、ＦＥＴ１２５は断続的にオン／オフされる。ＦＥＴ１２５がオンすると、ＦＥＴ１２５のドレイン―ソース端子間電圧が略ゼロとなり、のこぎり波状のドレイン電流が流れ（すなわち、一次側巻線１２０に電流が流れ）、一次側巻線１２０に磁気エネルギーが蓄えられる（図２（ｂ））。そして、ＦＥＴ１２５がオフすると、一次側巻線１２０に蓄えられた磁気エネルギーが、二次側巻線２０５及び二次側補助巻線２１０に伝達され、二次側巻線２０５及び二次側補助巻線２１０の両端に電圧が誘起される。そして、図２（ｃ）に示すように、二次側巻線２０５に誘起された電圧に起因する電流が、ＦＥＴ２４０のソース端子を介してドレイン端子に供給される。なお、図２（ｃ）に示すＦＥＴ２４０のドレイン―ソース端子間電流は、ＦＥＴ２４０のソース端子からドレイン端子に流れる電流の向きを正（プラス）方向として表しており、右方下がりののこぎり波状の波形となる。
【００３１】
ＦＥＴ２４０のドレイン―ソース端子間電流が流れるとき（すなわち、ＦＥＴ１２５がオフするとき）（矢印Ａ）、同期整流用ＩＣ２３０は、ＶＧ端子をオフした状態（すなわち、ＦＥＴ２４０をオフした状態）を維持しているため、ＦＥＴ２４０のソース端子に供給される電流は、ボディダイオード２４０ｂとダイオード２５０を介してドレイン端子に流れようとする。しかし、本実施形態においては、ボディダイオード２４０ｂの順方向電圧よりも低い順方向電圧のダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間に並列に接続されているため、殆どの電流が順方向電圧の低いダイオード２５０を流れ、ボディダイオード２４０ｂには電流は殆ど流れない。ダイオード２５０に電流が流れることによって、ＦＥＴ２４０のドレイン―ソース端子間電圧がマイナス、すなわち、ソース電圧がドレイン電圧よりも高くなる（図２（ｄ））。ＦＥＴ２４０のソース端子電圧がドレイン端子電圧よりも高くなると、その分コンデンサ２６０の一端に印加される電圧が減少するため整流損失（電力損失）が大きくなるが、本実施形態においては、ボディダイオード２４０ｂの順方向電圧（例えば、０．６Ｖ）よりも低い順方向電圧（例えば、０．１Ｖ）のダイオード２５０をＦＥＴ２４０のドレイン―ソース端子間に挿入しているため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ダイオード２５０の順方向電圧によってクランプされる（矢印Ｃ）。すなわち、本実施形態においては、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｄ）まで下回ることのないように構成し、ＦＥＴ２４０のソース端子に供給される電流をダイオード２５０でバイパスさせることで整流損失を低く抑えている。
【００３２】
図２（ｄ）に示すように、ＦＥＴ２４０のドレイン―ソース端子間に電流が流れると、同期整流用ＩＣ２３０はＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第１の閾値Ｖｔｈ１（Ｖｔｈ１＜０）と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回った時（マイナス方向に大きくなった時）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオンする（矢印Ｂ）。なお、厳密には、ＶＤ端子とＶＳ端子の電位差が第１の閾値Ｖｔｈ１よりも下回ったことを検出してから、トランジスタ２４０ａがオンする（図２（ｅ）の矢印Ｅ）までの時間には、同期整流用ＩＣ２３０内の回路のディレイが存在する。従って、このディレイの間、ＦＥＴ２４０のソース端子に供給される電流は、ダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。
【００３３】
一般的に、トランジスタ２４０ａのオン抵抗は１００ｍΩ程度と低く、トランジスタ２４０ａによる電力損失はダイオード２５０のそれと比較して極めて低い。従って、トランジスタ２４０ａがオンした場合、ＦＥＴ２４０のソース端子に供給される電流は、トランジスタ２４０ａを介してドレイン端子に流れることとなる。ＦＥＴ２４０のドレイン―ソース端子間電圧は、トランジスタ２４０ａのオン抵抗とＦＥＴ２４０のドレイン―ソース端子間電流との積によって求まるため、図２（ｄ）の矢印Ｆで示されるような右方上がりの直線として観測される。
【００３４】
同期整流用ＩＣ２３０は、ＶＧ端子を制御してＦＥＴ２４０のトランジスタ２４０ａをオンした後、ＶＤ端子とＶＳ端子の電位差（すなわち、ＦＥＴ２４０のドレイン―ソース端子間電圧）をモニタし、第２の閾値Ｖｔｈ２と比較する。そして、ＶＤ端子とＶＳ端子の電位差が第２の閾値Ｖｔｈ２よりも上回った時（マイナス方向に小さくなった時）（矢印Ｇ）、同期整流用ＩＣ２３０はＶＧ端子を制御しＦＥＴ２４０のトランジスタ２４０ａをオフする（図２（ｅ）の矢印Ｈ）。
【００３５】
同期整流用ＩＣ２３０によってＦＥＴ２４０のトランジスタ２４０ａがオフされると、ＦＥＴ２４０のソース端子に供給される電流は、再びダイオード２５０を介してＦＥＴ２４０のドレイン端子に流れることとなる。ダイオード２５０に電流が流れると、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧まで一旦電圧降下し（矢印Ｉ）、その後ＦＥＴ２４０のドレイン―ソース端子間電流の減少と共にゼロとなる。なお、ＦＥＴ２４０のトランジスタ２４０ａがオンする直前（矢印Ｃ）と同様、ＦＥＴ２４０のドレイン―ソース端子間電圧は、ダイオード２５０の順方向電圧によってクランプされるため、ＦＥＴ２４０のドレイン―ソース端子間電圧が、ボディダイオード２４０ｂの順方向電圧（矢印Ｊ）まで下回ることはなく、整流損失が低く抑えられることとなる。
【００３６】
ＦＥＴ２４０のドレイン―ソース端子間電流がゼロとなった後、ＦＥＴ１２５がオンすると、ＦＥＴ２４０のドレインーソース端子間電圧は、数１０Ｖ程度まで上昇することとなる。本発明の実施の形態に係るスイッチング電源装置１は、上述の一連の整流動作を繰り返し、コンデンサ２６０によって平滑化された二次直流電圧Ｖ２をＤＣ出力として不図示の負荷に供給する。
【００３７】
以上のように、本実施形態のスイッチング電源装置１では、同期整流用ＩＣ２３０によってＦＥＴ２４０のドレイン―ソース端子間電圧をモニタし、ＦＥＴ１２５がオフしている間に確実に同期整流回路２００のＦＥＴ２４０がオン／オフされるように構成されている。また、ＦＥＴ２４０のトランジスタ２４０ａがオンする前、及び、オフした後、ダイオード２５０がＦＥＴ２４０のドレイン―ソース端子間電圧をクランプし、電流をバイパスさせる構成としているため、整流回路による電力損失は極めて低く抑えられる。
【符号の説明】
【００３８】
１ スイッチング電源装置
１１０ ダイオードブリッジ回路
１１５、１４５、２２０、２６０ コンデンサ
１２６、１２７、２７０、２９０、２９５ 抵抗
１２０ 一次側巻線
１２５、２４０ ＦＥＴ
１３０ 制御用ＩＣ
１４０ フォトトランジスタ
１５０ 一次側補助巻線
１５５、２１５、２５０ ダイオード
２００ 同期整流回路
２０５ 二次側巻線
２１０ 二次側補助巻線
２３０ 同期整流用ＩＣ
２４０ａ トランジスタ
２４０ｂ ボディダイオード
２８０ 発光ダイオード
２８５ シャントレギュレータ
３００ フォトカプラ
４００ トランス
【特許請求の範囲】
【請求項１】
一次巻線と、前記一次巻線の他端に接続され前記一次巻線に流れる電流をオン／オフするスイッチング素子と、前記スイッチング素子のオン／オフを制御する第１の制御回路と、を有する一次側回路と、
二次巻線と、前記二次巻線に生じる電圧を前記スイッチング素子のオン／オフに同期して整流する同期整流回路と、前記同期整流回路によって整流された電圧を平滑化する直流化回路と、を有する二次側回路と、
を備えた、スイッチング電源装置において、
前記同期整流回路は、前記二次巻線から前記直流化回路に流れる電流を整流する第１の整流素子と、前記第１の整流素子と並列に接続され、前記二次巻線から前記直流化回路に流れる電流を整流する第２の整流素子と、前記第１の整流素子のオン／オフを制御することによって前記二次巻線から前記直流化回路に流れる電流を前記第１の整流素子又は前記第２の整流素子のいずれか一方に流す第２の制御回路と、を備え、
前記第２の制御回路は、
（１）
前記第１の整流素子がオフしている時に前記二次巻線から前記直流化回路に流れる電流を前記第２の整流素子に流すことによって、前記スイッチング素子がオフしたことを検出し、
（２）
前記スイッチング素子がオフしたことを検出した場合、前記第１の整流素子をオンして前記二次巻線から前記直流化回路に流れる電流を前記第１の整流素子に流し、
（３）
前記第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、前記第１の整流素子をオフして前記二次巻線から前記直流化回路に流れる電流を前記第２の整流素子に流す
ことを特徴とするスイッチング電源装置。
【請求項２】
前記第１の整流素子はＦＥＴ（Field-Effect Transistor）であり、前記第１の整流素子の入力端及び出力端は、前記ＦＥＴのソース端子及びドレイン端子であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第２の整流素子はダイオードであり、前記ダイオードの順方向電圧が、前記ＦＥＴの寄生ダイオードの順方向電圧よりも低いことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記ダイオードが、ショットキーバリアダイオードであることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記第２の制御回路は、前記ＦＥＴのソース端子とドレイン端子間の電圧を検出することによって、前記二次巻線から前記直流化回路に流れる電流を検出することを特徴とする請求項２から請求項４のいずれか一項に記載のスイッチング電源装置。
【請求項１】
一次巻線と、前記一次巻線の他端に接続され前記一次巻線に流れる電流をオン／オフするスイッチング素子と、前記スイッチング素子のオン／オフを制御する第１の制御回路と、を有する一次側回路と、
二次巻線と、前記二次巻線に生じる電圧を前記スイッチング素子のオン／オフに同期して整流する同期整流回路と、前記同期整流回路によって整流された電圧を平滑化する直流化回路と、を有する二次側回路と、
を備えた、スイッチング電源装置において、
前記同期整流回路は、前記二次巻線から前記直流化回路に流れる電流を整流する第１の整流素子と、前記第１の整流素子と並列に接続され、前記二次巻線から前記直流化回路に流れる電流を整流する第２の整流素子と、前記第１の整流素子のオン／オフを制御することによって前記二次巻線から前記直流化回路に流れる電流を前記第１の整流素子又は前記第２の整流素子のいずれか一方に流す第２の制御回路と、を備え、
前記第２の制御回路は、
（１）
前記第１の整流素子がオフしている時に前記二次巻線から前記直流化回路に流れる電流を前記第２の整流素子に流すことによって、前記スイッチング素子がオフしたことを検出し、
（２）
前記スイッチング素子がオフしたことを検出した場合、前記第１の整流素子をオンして前記二次巻線から前記直流化回路に流れる電流を前記第１の整流素子に流し、
（３）
前記第１の整流素子に流れる電流が所定の電流値よりも少なくなった場合、前記第１の整流素子をオフして前記二次巻線から前記直流化回路に流れる電流を前記第２の整流素子に流す
ことを特徴とするスイッチング電源装置。
【請求項２】
前記第１の整流素子はＦＥＴ（Field-Effect Transistor）であり、前記第１の整流素子の入力端及び出力端は、前記ＦＥＴのソース端子及びドレイン端子であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第２の整流素子はダイオードであり、前記ダイオードの順方向電圧が、前記ＦＥＴの寄生ダイオードの順方向電圧よりも低いことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記ダイオードが、ショットキーバリアダイオードであることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記第２の制御回路は、前記ＦＥＴのソース端子とドレイン端子間の電圧を検出することによって、前記二次巻線から前記直流化回路に流れる電流を検出することを特徴とする請求項２から請求項４のいずれか一項に記載のスイッチング電源装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１２０３９９（Ｐ２０１２−１２０３９９Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２７０２９６（Ｐ２０１０−２７０２９６）
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月３日（２０１０．１２．３）
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【Ｆターム（参考）】
[ Back to top ]