バイポーラトランジスタ
エミッタ領域（５０）と、ベース領域（４０）と、コレクタ領域（２０）と、ベース領域（４０）から離間し、それを囲む、保護領域（２００）とを備える、バイポーラトランジスタ。保護領域（２００）は、ベース領域（４０）を形成するために使用される同一ドーピングマスクを使用して形成することができ、動作中には、空乏層を展開する役割を果たすことができる。また、本発明は、上記バイポーラトランジスタを製造する方法であって、エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、該ベース領域を囲む保護領域を形成することとを含む、方法も提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、トランジスタに関し、より具体的には、絶縁破壊電圧を改良する、バイポーラトランジスタおよびバイポーラトランジスタの中の構造に関する。
【背景技術】
【０００２】
半導体材料は、電界が電子を原子から引き離し始め、それによって、材料が導電性になる絶縁破壊を生じさせ、可能性として、永久的な損傷を生じさせる前に耐えることができる、最大電界強度を有する。
【０００３】
半導体素子を形成するためのドープ領域の加工は、電界勾配が材料内で生じる方法を変化させ、絶縁破壊電圧を変化させることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
生じる絶縁破壊電圧の降下を減少させることが非常に望ましい。
【課題を解決するための手段】
【０００５】
本発明の一局面によると、エミッタ領域と、ベース領域と、コレクタ領域と、ベースを囲む保護領域とを備える、バイポーラトランジスタが提供される。
【０００６】
本発明の別の局面によると、エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、ベース領域を囲む保護領域を形成することとを含む、バイポーラトランジスタを製造する方法が提供される。
【０００７】
したがって、絶縁破壊が生じる、電圧を上昇させるように、トランジスタ内の電界型を修正することが可能である。
【０００８】
いくつかの実施形態では、導電層が、保護領域の上方に定置され、それを覆い、かつ越えて、延在してもよい。これは、保護領域近傍の電界勾配を減少させるように、保護領域に隣接する空乏領域を延在させる可能性をもたらす。いくつかの実施形態では、保護およびベース領域は、同時に、ドープすることができる。
【０００９】
本発明は、付随の図面を参照して、単なる一例として、さらに説明される。
【図面の簡単な説明】
【００１０】
【図１】図１は、先行技術の垂直に加工されたＰＮＰバイポーラトランジスタの概略断面図である。
【図２】図２は、トランジスタの異なる動作条件に対するコレクタ電流対コレクタ電圧の対数プロットであって、絶縁破壊の結果を示す。
【図３】図３は、トランジスタが、理論上、非導電性である時の絶縁破壊の発現時の図１に示されるトランジスタ内の修正された電界勾配の図である。
【図４】図４は、トランジスタがオン、すなわち、導電性である時の絶縁破壊の発現時の図１に示されるトランジスタ内のモデル化された電界勾配の図である。
【図５】図５は、トランジスタがオンであって、絶縁破壊を発現するために必要とされるものよるわずか数ボルト未満のコレクタ対ベース電圧を伴う時の図４のトランジスタの図である。
【図６】図６は、本発明の第１の実施形態による、トランジスタの概略断面図を示す。
【図７】図７は、ベース接合点に関して、−８０ボルトに保持されるコレクタを伴う、図６のトランジスタ内のモデル化された電界勾配の図を示す。
【図８】図８は、種々の保護環対ベース分離に対する保護環電圧対コレクタ電圧を示す、グラフである。
【図９】図９は、本発明のさらなる実施形態による、トランジスタの概略断面図を示し、また、トランジスタ内の電界等高線を図式的に示す。
【図１０】図１０は、図９に示されるものと同じであるが、フィールドプレートを含まない、トランジスタ内の電界電位を示す。
【図１１】図１１は、図１の先行技術のトランジスタの平面図である。
【図１２】図１２は、本発明の実施形態による、トランジスタの平面図である。
【発明を実施するための形態】
【００１１】
以下の発明を実施するための形態は、本発明のある具体的実施形態を対象とする。しかしながら、本発明は、多数の異なる方法で具現化することができる。本明細書の局面は、種々の形態で具現化されてもよく、本明細書に開示される任意の具体的構造、機能、または両方は、単なる代表例にすぎないことは明白であるはずである。本明細書の教示に基づいて、当業者は、本明細書に開示される局面が、任意の他の局面から独立して実装されてもよく、これらの局面のうちの２つ以上が、種々の方法で組み合わせられてもよいことを理解されたい。例えば、本明細書に記載される任意の数の局面を使用して、装置が実装されてもよく、または方法が実践されてもよい。加えて、本明細書に記載される局面のうちの１つ以上に加え、あるいはそれ以外の他の構造、機能性、または構造および機能性を使用して、そのような装置が実装されてもよく、もしくは方法が実践されてもよい。
【００１２】
本明細書で使用されるような「上方」、「下方」等の相対的用語は、添付の図に配向されるような構成要素を指し、適宜解釈されるべきである。
【００１３】
図１は、典型的バイポーラトランジスタのレイアウトを例証する。例えば、トランジスタは、ＰＮＰトランジスタであってもよい。当業者は、本明細書に開示される教示がまた、ＮＰＮバイポーラトランジスタに適用されることを理解するであろう。
【００１４】
図１に示される配設は、垂直に加工されたＰＮＰトランジスタである。トランジスタ２は、半導体キャリアウエハである可能性がある、基板１０の上方に形成される。基板１０は、相互に絶縁されるべきである、多数のトランジスタを担持してもよい。これは、当業者に周知のように、ドープ半導体の井戸を提供し、逆バイアス接合点を形成することによって、達成することができる。しかしながら、個々の素子が、二酸化ケイ素を備えてもよく、また、二酸化ケイ素を備えてもよい、側壁１４によって封入されてもよい、絶縁層１２の上方に構築されることができる、シリコン・オン・インシュレータ（ＳＯＩ）加工等のより最新の技術も存在する。トランジスタ２は、バイポーラトランジスタのコレクタとして作用する、Ｐ−型層２０を備える。素子が、別個の構成要素としてもたらされる場合、層１０および１２は、省略され得、Ｐ−型層２０は、その下面に取着される、ボンドパッドを有し得る。しかしながら、トランジスタ２が、集積回路内に加工されると、Ｐ−型層２０は、Ｐ−型領域２２によって、素子のより上面に接続される。Ｐ−型層２０およびＰ−型領域２２は、比較的に高濃度にドープされてもよく、いくつかの専門用語では、Ｐ＋として記述されてもよく、「＋」は、高濃度または高度ドーピングレベルを示す。金属接点２４は、Ｐ−型領域２２の表面において、電流接続を作り、コレクタ端子を形成する。接点２４近傍の電流密度は、非常に高いため、非常に高濃度にドープされたＰ型半導体２６の領域は、接点抵抗を低減させるために提供されてもよい。
【００１５】
Ｐ−型層２０の上方には、あまり高濃度にドープされてないＰ−型領域３０がある。これは、時として、Ｐ−として指定され、「−」記号は、低濃度または低下ドーピング強度を示す。典型的には、ドーピング濃度は、Ｐ−型層２０内よりも１００から１０００倍低いが、本範囲外の値も可能である。Ｐ−型領域３０の上方には、トランジスタ２のベースを形成する、Ｎ−型領域４０がある。Ｐ−型領域５０の島状構造は、Ｎ−型領域４０内に形成され、素子のエミッタを形成する。金属接点４２は、ベース領域４０の上方に提供され、ベース端子として作用し、増強Ｎ−型ドーピングの領域４４は、ベース端子の下方に提供され、より低い接点インピーダンスをもたらすことによって、電流を促進してもよい。
【００１６】
当業者は、多くの場合、内部部品と、外部部品と、を有するものとして、トランジスタを説明する。内部部品は、ベース領域の真下、かつ概して、６０として指定される領域内に位置する。外部部品は、素子の残りである。
【００１７】
当業者に周知のように、Ｐ−型およびＮ−型半導体材料が、接触すると、Ｐ−型材料内の正孔は、Ｎ−型材料中に拡散する傾向にあり、Ｎ−型材料内の電子は、Ｐ−型材料中に拡散する傾向にある。拡散は、電荷の中性を乱し、接合点において、静電電位を生成し、ひいては、空乏層として知られる、キャリアのほとんどが除去される領域を生成する。空乏層は、周囲の半導体より高い抵抗率を有し、したがって、トランジスタ内の最強電界は、異なる半導体型の境界またはその近傍に生じる。
【００１８】
前述のように、プロセスパラメータは、絶縁破壊電圧に影響を及ぼす。そのようなパラメータは、ドーピング濃度およびドーパントが半導体材料に侵入する距離を含む。例えば、３６Ｖプロセス等の公称電圧で作動するために好適な素子を生産するために使用されるプロセスは、約７０Ｖ等の公称動作電圧の略２倍の絶縁破壊電圧を有する、トランジスタをもたらし得る。
【００１９】
ここまで、絶縁破壊は、単一プロセスであるかのうように論じられたが、実際は、絶縁破壊は、異なる方法および異なる動作条件下で生じる可能性がある。素子は、例えば、「オン」であって、コレクタとエミッタとの間に電流を通過させ得、本動作モードにおける絶縁破壊は、非導電（「オフ」）の時、素子に絶縁破壊を生じさせるものと異なる機構による可能性がある。
【００２０】
図２は、そのコレクタとエミッタ端子との間の電圧差が、０から約−７０ボルトに変化するのに伴う、試験下の例示的ＰＮＰトランジスタに対する絶縁破壊電流の測定を示す。
【００２１】
測定「Ｂｖｃｅｓ」の場合、素子は、オフであって、ベースは、エミッタとともに、０Ｖに保持された。コレクタ電圧は、ゼロボルトから掃引され、徐々に負となった。
【００２２】
測定「Ｂｖｃｅｏ」の場合、素子は、オンであって、公称上、ベースは開であるが、実際は、非常に小さい所定の値にベース電流を制御する電流シンクを伴う。
【００２３】
試験素子内において、両絶縁破壊電圧が同じであることが分かる。これは、同一現象が、両絶縁破壊事象において含意されることを示す。
【００２４】
発明者らは、さらに調査を行い、トランジスタのコンピュータシミュレーションを構築した。
【００２５】
図３は、図１に示されるトランジスタの一部の一部をさらに詳細に例証し、具体的には、エミッタと、ベースと、コレクタ領域と、を含む、素子の表面近傍の領域に焦点を当てている。公称素子構造を示すとともに、また、電界勾配を示す。
【００２６】
ベースおよびコレクタ等の素子構造は、明確に画定されて示されているが、加工の際、他のドーピングプロセスに関するイオン注入プロセスは、典型的には、素子の表面上方から生じ、したがって、ドーパント濃度は、典型的には、表面近傍でより高く、必然的に、ウエハ中への深度が進むのに伴って低下することを理解されたい。注入後、拡散ステップが、ウエハが加熱される場所で行われる。これは、ドーパントを分散させ、ドーパント濃度の局所断絶に対処するのに有用である。しかしながら、拡散は、全方向で生じ、したがって、理論上、図１のベース領域とＰ−型領域３０との間の明確な描写は、濃度内でより平滑な変化となり、故に、トランジスタは、これらの領域間に明確な境界を有していない。
【００２７】
また、異なるドープ材料間の接合点近傍のより高いドーパント濃度は、空乏領域がより小さく、故に、異なる領域間の任意の電圧差が、より短い距離にわたって降下し、故に、静電電界勾配がより高くなることを意味することに留意されたい。
【００２８】
注入が、概して、上方から生じるとすると、最高電界勾配は、熱拡散ステップが生じた後でも、トランジスタの表面近傍である傾向にあるということになる。
【００２９】
加えて、電界勾配は、湾曲表面の周囲で増加することが、静電理論から知られている。ベース層の形成は、公称上、拡散距離に類似する半径を伴う円柱として見なされ得る、湾曲縁を伴う、平坦な下面（無限半径の円柱と一部と見なされ得る）を有する構造をもたらす。したがって、ベース領域の縁における曲率は、電界強度の増強をもたらす。
【００３０】
図３は、ベース領域４０の縁に隣接する領域１００で生じる絶縁破壊を被る、第１の部分を表す素子のごく一部を表す。本界面は、電界勾配が、メートルあたり５×１０５ボルトを超え得る、ベース−コレクタ接合点として知られる、ベース領域４０とコレクタとの間の界面を示す。破線１０６によって封入される領域１０４は、メートルあたり４×１０５ボルトを超え得る、電界勾配を有する。破線１１２によって境界される領域１１０は、メートルあたり３×１０５から４×１０５ボルトであり得る、電界勾配を有する。
【００３１】
図３はまた、コレクタ構造の周囲の空乏領域１２１の縁１２０を示す。空乏領域１２１は、ベース領域４０に向かって延在する。したがって、ベース対コレクタ電圧差が降下する距離が減少され、再び、局所電界勾配内における増加を促進する。高電界勾配は、領域１００内に電子なだれ絶縁破壊引き起こし、キャリア（この場合、電子）は、ベース領域４０に向かって掃引され、注入される。これらのキャリアは、素子をオンにする信号のように作用し、素子内の電流が、外部要因によって制限されない場合、コレクタ電流は、素子が損傷を受けるまで増加するであろう。
【００３２】
図４は、図３に類似するが、ベースが制御電流を通過させている時の素子内でシミュレートされた電界勾配を示す。図３と同様に、絶縁破壊は、ベース−コレクタ接合点における素子の表面近傍の高電界電位の領域１００の生成に伴って生じる。
【００３３】
シミュレーションはまた、図５に示されるように、素子がオンであるが、絶縁破壊の発現の数ボルト下である時、極度に高い電界勾配、すなわち、ベース領域の角における領域１００が欠如していることを示す。
【００３４】
好ましい実施形態によると、ベース領域の角における極度に高い電界勾配の生成は、バイポーラトランジスタ内の付加的構造の加工によって低減されることができる。
【００３５】
図６に示されるように、保護領域２００は、ベース領域４０を囲む素子の表面領域内に加工される。保護領域２００は、トランジスタ上方から見ると、ベース領域４０を包囲し、故に、また、保護環とも呼ばれる可能性がある。しかしながら、本文脈における「環」とは、閉ループ構造のみを指し、必ずしも、円形形状を含意するわけではない。例えば、長方形ループを使用することもできる。また、当業者に周知であるように、一般的に、半導体の表面に加工される、電界絶縁層２１０も示される。例証される実施形態では、電界絶縁層２１０の一部は、ベース領域４０を保護領域２００から絶縁する。次いで、例えば、二酸化ケイ素の最終保護または絶縁層が、それを通して延在する金属接点のみによって、素子の表面を覆って蒸着される。そのような絶縁は、素子加工における標準的特徴であって、さらに説明される必要はない。
【００３６】
図１におけるように、図６のコレクタ領域２０およびエミッタ領域５０は両方とも、Ｐ−型半導体材料にドープされる。また、図１のように、図６のベース領域４０および保護領域２００は、Ｎ−型半導体材料にドープされる。したがって、コレクタ２０およびエミッタ５０は、１つの種類の導電性を有する一方、ベース領域４０および保護領域２００は、別の反対の種類の導電性を有する。当業者は、他の実施形態では、ドーパント型が切り替えられてもよい、すなわち、ベース領域４０および保護領域２００が、Ｐ−型半導体材料にドープされてもよく、コレクタ領域２０およびエミッタ領域５０が、Ｎ−型半導体材料にドープされてもよいことを理解するであろう。
【００３７】
同一導電型の材料から、保護層２００およびベース領域４０の両方を形成することは、有利である可能性がある。保護領域２００は、有利には、ベース領域４０と同時に注入されることができる。その結果、保護領域２００の形成は、任意の余剰処理ステップを被ることなく、ベース領域４０の場合と同一ドーピングマスクを使用して形成することができる。故に、保護層２００およびベース領域４０は、同一種類の導電性を有し、また、それらの領域内に同一最大濃度のドーパントを有するが、異なる幾何学形状が、若干異なる程度の拡散をもたらしてもよい。保護領域２００は、ベース４０とコレクタ２０との間に形成されるＰＮ接合点の周囲の空間電荷領域を拡大する効果を有する。加えて、保護領域２００は、いずれの接点にも接続されない。これは、ベース電圧およびコレクタ電圧の中間である、電圧にならすことが可能である。
【００３８】
これは、ひいては、ベース−コレクタ電圧が、トランジスタ内のより大きな距離にわたって降下されるため、電界勾配が減少されることを意味する。
【００３９】
保護領域の不在下では、空乏層は、絶縁破壊を生じさせるために必要とされる電圧より少し下回る電圧において、距離ｄだけ、ベース−コレクタから延在するであろう。保護領域２００が注入されると、完成トランジスタ内では、保護領域の縁２００は、距離ｄ未満だけ、ベース−コレクタ接合点から離間されるように位置付けることができる。
【００４０】
いくつかの実施形態では、さらなる中間領域が、ベース領域４０とコレクタ領域２０との間に含まれてもよい。図６では、本中間領域は、あまり高濃度にドープされてないＰ−型領域３０である。Ｐ−型領域３０のドーピング濃度は、典型的には、コレクタ領域２０よりあまり高濃度にドープされてない濃度から、別様に真性半導体と称される、全くドープされていない濃度の範囲である。
【００４１】
図７は、図６の素子の側方領域２５０をさらに詳細に示す。図７はまた、０Ｖに保持されたベース４０およびエミッタ５０ならびに−８０Ｖに保持されたコレクタに対する、素子内の等電位線を示す。
【００４２】
本実施例では、保護領域２００は、ベースとコレクタ電圧との間の電圧を約半分にならすように形成されている。そうすることによって、ベース領域４０の縁における電界勾配を減少させる。これは、電界勾配が、電子なだれ絶縁破壊を生じさせるほど十分に大きくなる前に、より高い電圧をコレクタ２０とベース４０との間に印加することができることを意味する。保護領域２００の含有は、トランジスタ２内の電位勾配を修正する。等電位線およびその電圧は、図７内に図式的に含まれる。ベース領域４０の縁は、依然として、ベース領域４０の他の部分の周囲の勾配と比較して、領域２７０内のトランジスタの表面において、非常に高い電界勾配を被る。しかしながら、電界勾配は、大幅に減少されず、その結果、本実施例では、コレクタ電圧が、同じ素子であるが、保護領域を省略している場合（図３に示されるように）、図２に示されるように、絶縁破壊電圧を超える、−８０ボルトである場合でも、電界勾配は、衝突イオン化駆動絶縁破壊プロセスを誘発しない。
【００４３】
電圧降下の第２のゾーンは、コレクタ層２０を素子の表面に電気的に接続し、その状態をもたらす、Ｐ−型材料の領域２２に向かって対向する縁において、２８０として指定される領域内素子の表面で生じることが分かる。
【００４４】
保護領域２００の効果を考慮する方法の１つは、ベース４０の周囲に空乏層を分散させ、その曲率半径を効果的に増加させ、それによって、曲率によって増強された電界勾配を減少させるように配慮することである。
【００４５】
発明者らは、保護領域２００とベース４０との間の異なる分離の効果を調査した。本調査の結果は、図８に示される。
【００４６】
４、５、６、および７マイクロメートル（μｍ）の（熱拡散に先立った）分離距離に対する、ベースからの保護領域分離の効果の調査を行った。保護領域電圧は、コレクタ電圧がゼロボルトから素子絶縁破壊電圧に掃引されるのに伴って測定した。実験における保護領域は、３μｍ幅であって、分離距離は、ベース領域が注入される場所を画定するマスク内の開口の縁から、保護領域が注入される場所を画定するマスク内の開口の最近傍縁まで測定される。保護環の幅は、特に、重要ではないが、確実に形成されるために十分な幅とする。
【００４７】
保護領域２００が、コレクタに比較的に近い時（より小さい間隔、例えば、４μｍ）、コレクタ電圧は、保護領域にほとんど伝達されず、その結果、ベースの縁における電界勾配は、大幅に減少されないことが分かる。したがって、４μｍ保護領域の場合、コレクタが−５０Ｖである時、保護領域は、約−８Ｖに過ぎず、したがって、ベースコレクタ電圧の大部分は、保護領域２００とベース４０との間の残りの（＞４μｍ）距離内で降下する。ベースからの保護領域距離が増加するのに伴って、保護領域は、より大きな割合のコレクタ電圧にならされ、したがって、例えば、−５０ボルトのコレクタ電圧では、５μｍ分離保護領域は、約−３０Ｖである一方、６μｍおよび７μｍ分離保護領域は、約−４４Ｖである。これは、本素子保護領域の場合、好ましくは、コレクタから４μｍから５μｍであることを示唆すると考えられる。しかしながら、保護領域の幅もまた、素子の動作に影響を及ぼす。各線端の円は、絶縁破壊の発現を示す。
【００４８】
図９を参照すると、一実施形態では、絶縁破壊電圧に対する増強は、保護領域を覆って、但し、そこから絶縁させて、金属導体２９０を定置し、保護領域からコレクタ接点までの距離の一部を延在させることによって、達成することができる。
【００４９】
フィールドプレートとしてみなされ得る、そのような金属層は、ベース端子に接続されると、保護領域２００の周囲のＮ−型半導体の空乏を側方に延在させる。これは、ひいては、空乏層の曲率半径を減少させ、保護領域の縁における電界勾配のさらなる減少をもたらす。これは、保護領域が、導体が不在下では、コレクタ接続２２に向かって対向する縁において絶縁破壊を生じさせるように位置付けることができることを意味する。次いで、フィールドプレートは、空乏層を延在させることによって、本縁における電界勾配を減少させるように作用する。これは、絶縁破壊電圧のさらなる増強をもたらす。
【００５０】
図９は、金属フィールドプレート２９０を有する素子の場合のより小さい電界勾配の領域から例えば、約３×１０５Ｖｍ−１の電界勾配を有する、領域３０２、３０２ａ、および３０２ｂの境界を描写する、線３００、３００ａ、および３００ｂによって、電界勾配の減少を図式的に例証する（２つのプレートとして、断面が表されるが、実際は、電気接続２９４によって図式的に指定されるように、同一電位であるように、略図の平面の上方および下方において、ともに接続する単一構造である）。領域３０２、３０２ｂもまた、単一環状領域を表すことを理解されるであろう。
【００５１】
図１０は、図９に例証されるものと同一であるが、フィールドプレート２９０が省略されている、素子に対する電界勾配を図式的に示す。図１０は、図９に示される同等素子と比較して、境界３００がその中に延在されていない、領域３０５を例証する。したがって、電界勾配は、フィールドプレート２９０を有する素子とし比較して、フィールドプレート２９０を伴わない素子内の保護領域２００の縁の周囲においてより高い。これは、フィールドプレートが、図９に示されるトランジスタ内に空乏層を分散させることを示す。
【００５２】
図１１は、図１の例示的先行技術のトランジスタの平面図を示す。トランジスタ２は、集積回路３２０内に形成される多くのうちの１つである。金属トラック３２２、３２４、および３２６は、トランジスタのエミッタ、ベース、およびコレクタ領域を相互接続するより高い金属化パターンを表し、輪郭で示される。
【００５３】
図１２は、図１１の素子が、トランジスタの表面において、ベース領域４０から離間され、それを囲むか、または包囲する、保護領域２００の含有によって、どのように修正されるかを示す。本修正は、トランジスタ２を、修正されたマスク以外に任意のプロセス変更を必要とせずに、増強された絶縁破壊電圧とともに加工することを可能にする。保護領域２００は、ベース４０を注入する同一処理ステップにおいて実装することができる。フィールドプレートは、回路の表面上に相互接続を形成する、同一金属化ステップにおいて形成することができる。フィールドプレートはまた、集積回路製造業者が、その電圧が不明である任意の他の導体をトランジスタ内の重要接合点にわたって置くことがないように、保証するために使用することができる。これは、トランジスタ内で誘発されるさらなる不明電界を回避し得る。
【００５４】
したがって、改良型トランジスタを提供することが可能である。
【００５５】
用途
本明細書に説明されるトランジスタは、種々の電子素子内に実装することができる。電子素子の実施例として、高速信号処理チップ、電力調整器、メモリチップ、メモリモジュール、光ネットワークまたは他の通信ネットワークの回路、およびディスクドライバ回路を含み得る。そのような電子機器を組み込むことができる製品は、消費家電製品、消費家電製品の部品、電子試験機器等を含むが、それらに限定されない。消費家電製品は、携帯電話、携帯電話基地局、電話、テレビ、コンピュータモニタ、コンピュータ、ハンドヘルドコンピュータ、携帯端末（ＰＤＡ）、マイクロ波、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ＭＰ３プレーヤ、ラジオ、ビデオカメラ、カメラ、デジタルカメラ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯／乾燥機、複写機、ファクシミリ装置、スキャナ、マルチ機能周辺機器、腕時計、掛時計等を含み得るが、それらに限定されない。さらに、電子素子は、未完成品を含む可能性がある。
【００５６】
本発明は、ある実施形態の観点から説明されたが、本明細書に記載される特徴および利点のすべてを提供しない実施形態を含め、当業者に明白である他の実施形態もまた、本発明の範囲内である。さらに、前述の種々の実施形態は、さらなる実施形態を提供するために組み合わせることができる。加えて、一実施形態に照らして示されるある特徴は、同様に、他の実施形態に組み込むことができる。故に、本発明の範囲は、添付の請求項を参照することによってのみ、定義される。
【技術分野】
【０００１】
本発明は、概して、トランジスタに関し、より具体的には、絶縁破壊電圧を改良する、バイポーラトランジスタおよびバイポーラトランジスタの中の構造に関する。
【背景技術】
【０００２】
半導体材料は、電界が電子を原子から引き離し始め、それによって、材料が導電性になる絶縁破壊を生じさせ、可能性として、永久的な損傷を生じさせる前に耐えることができる、最大電界強度を有する。
【０００３】
半導体素子を形成するためのドープ領域の加工は、電界勾配が材料内で生じる方法を変化させ、絶縁破壊電圧を変化させることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
生じる絶縁破壊電圧の降下を減少させることが非常に望ましい。
【課題を解決するための手段】
【０００５】
本発明の一局面によると、エミッタ領域と、ベース領域と、コレクタ領域と、ベースを囲む保護領域とを備える、バイポーラトランジスタが提供される。
【０００６】
本発明の別の局面によると、エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、ベース領域を囲む保護領域を形成することとを含む、バイポーラトランジスタを製造する方法が提供される。
【０００７】
したがって、絶縁破壊が生じる、電圧を上昇させるように、トランジスタ内の電界型を修正することが可能である。
【０００８】
いくつかの実施形態では、導電層が、保護領域の上方に定置され、それを覆い、かつ越えて、延在してもよい。これは、保護領域近傍の電界勾配を減少させるように、保護領域に隣接する空乏領域を延在させる可能性をもたらす。いくつかの実施形態では、保護およびベース領域は、同時に、ドープすることができる。
【０００９】
本発明は、付随の図面を参照して、単なる一例として、さらに説明される。
【図面の簡単な説明】
【００１０】
【図１】図１は、先行技術の垂直に加工されたＰＮＰバイポーラトランジスタの概略断面図である。
【図２】図２は、トランジスタの異なる動作条件に対するコレクタ電流対コレクタ電圧の対数プロットであって、絶縁破壊の結果を示す。
【図３】図３は、トランジスタが、理論上、非導電性である時の絶縁破壊の発現時の図１に示されるトランジスタ内の修正された電界勾配の図である。
【図４】図４は、トランジスタがオン、すなわち、導電性である時の絶縁破壊の発現時の図１に示されるトランジスタ内のモデル化された電界勾配の図である。
【図５】図５は、トランジスタがオンであって、絶縁破壊を発現するために必要とされるものよるわずか数ボルト未満のコレクタ対ベース電圧を伴う時の図４のトランジスタの図である。
【図６】図６は、本発明の第１の実施形態による、トランジスタの概略断面図を示す。
【図７】図７は、ベース接合点に関して、−８０ボルトに保持されるコレクタを伴う、図６のトランジスタ内のモデル化された電界勾配の図を示す。
【図８】図８は、種々の保護環対ベース分離に対する保護環電圧対コレクタ電圧を示す、グラフである。
【図９】図９は、本発明のさらなる実施形態による、トランジスタの概略断面図を示し、また、トランジスタ内の電界等高線を図式的に示す。
【図１０】図１０は、図９に示されるものと同じであるが、フィールドプレートを含まない、トランジスタ内の電界電位を示す。
【図１１】図１１は、図１の先行技術のトランジスタの平面図である。
【図１２】図１２は、本発明の実施形態による、トランジスタの平面図である。
【発明を実施するための形態】
【００１１】
以下の発明を実施するための形態は、本発明のある具体的実施形態を対象とする。しかしながら、本発明は、多数の異なる方法で具現化することができる。本明細書の局面は、種々の形態で具現化されてもよく、本明細書に開示される任意の具体的構造、機能、または両方は、単なる代表例にすぎないことは明白であるはずである。本明細書の教示に基づいて、当業者は、本明細書に開示される局面が、任意の他の局面から独立して実装されてもよく、これらの局面のうちの２つ以上が、種々の方法で組み合わせられてもよいことを理解されたい。例えば、本明細書に記載される任意の数の局面を使用して、装置が実装されてもよく、または方法が実践されてもよい。加えて、本明細書に記載される局面のうちの１つ以上に加え、あるいはそれ以外の他の構造、機能性、または構造および機能性を使用して、そのような装置が実装されてもよく、もしくは方法が実践されてもよい。
【００１２】
本明細書で使用されるような「上方」、「下方」等の相対的用語は、添付の図に配向されるような構成要素を指し、適宜解釈されるべきである。
【００１３】
図１は、典型的バイポーラトランジスタのレイアウトを例証する。例えば、トランジスタは、ＰＮＰトランジスタであってもよい。当業者は、本明細書に開示される教示がまた、ＮＰＮバイポーラトランジスタに適用されることを理解するであろう。
【００１４】
図１に示される配設は、垂直に加工されたＰＮＰトランジスタである。トランジスタ２は、半導体キャリアウエハである可能性がある、基板１０の上方に形成される。基板１０は、相互に絶縁されるべきである、多数のトランジスタを担持してもよい。これは、当業者に周知のように、ドープ半導体の井戸を提供し、逆バイアス接合点を形成することによって、達成することができる。しかしながら、個々の素子が、二酸化ケイ素を備えてもよく、また、二酸化ケイ素を備えてもよい、側壁１４によって封入されてもよい、絶縁層１２の上方に構築されることができる、シリコン・オン・インシュレータ（ＳＯＩ）加工等のより最新の技術も存在する。トランジスタ２は、バイポーラトランジスタのコレクタとして作用する、Ｐ−型層２０を備える。素子が、別個の構成要素としてもたらされる場合、層１０および１２は、省略され得、Ｐ−型層２０は、その下面に取着される、ボンドパッドを有し得る。しかしながら、トランジスタ２が、集積回路内に加工されると、Ｐ−型層２０は、Ｐ−型領域２２によって、素子のより上面に接続される。Ｐ−型層２０およびＰ−型領域２２は、比較的に高濃度にドープされてもよく、いくつかの専門用語では、Ｐ＋として記述されてもよく、「＋」は、高濃度または高度ドーピングレベルを示す。金属接点２４は、Ｐ−型領域２２の表面において、電流接続を作り、コレクタ端子を形成する。接点２４近傍の電流密度は、非常に高いため、非常に高濃度にドープされたＰ型半導体２６の領域は、接点抵抗を低減させるために提供されてもよい。
【００１５】
Ｐ−型層２０の上方には、あまり高濃度にドープされてないＰ−型領域３０がある。これは、時として、Ｐ−として指定され、「−」記号は、低濃度または低下ドーピング強度を示す。典型的には、ドーピング濃度は、Ｐ−型層２０内よりも１００から１０００倍低いが、本範囲外の値も可能である。Ｐ−型領域３０の上方には、トランジスタ２のベースを形成する、Ｎ−型領域４０がある。Ｐ−型領域５０の島状構造は、Ｎ−型領域４０内に形成され、素子のエミッタを形成する。金属接点４２は、ベース領域４０の上方に提供され、ベース端子として作用し、増強Ｎ−型ドーピングの領域４４は、ベース端子の下方に提供され、より低い接点インピーダンスをもたらすことによって、電流を促進してもよい。
【００１６】
当業者は、多くの場合、内部部品と、外部部品と、を有するものとして、トランジスタを説明する。内部部品は、ベース領域の真下、かつ概して、６０として指定される領域内に位置する。外部部品は、素子の残りである。
【００１７】
当業者に周知のように、Ｐ−型およびＮ−型半導体材料が、接触すると、Ｐ−型材料内の正孔は、Ｎ−型材料中に拡散する傾向にあり、Ｎ−型材料内の電子は、Ｐ−型材料中に拡散する傾向にある。拡散は、電荷の中性を乱し、接合点において、静電電位を生成し、ひいては、空乏層として知られる、キャリアのほとんどが除去される領域を生成する。空乏層は、周囲の半導体より高い抵抗率を有し、したがって、トランジスタ内の最強電界は、異なる半導体型の境界またはその近傍に生じる。
【００１８】
前述のように、プロセスパラメータは、絶縁破壊電圧に影響を及ぼす。そのようなパラメータは、ドーピング濃度およびドーパントが半導体材料に侵入する距離を含む。例えば、３６Ｖプロセス等の公称電圧で作動するために好適な素子を生産するために使用されるプロセスは、約７０Ｖ等の公称動作電圧の略２倍の絶縁破壊電圧を有する、トランジスタをもたらし得る。
【００１９】
ここまで、絶縁破壊は、単一プロセスであるかのうように論じられたが、実際は、絶縁破壊は、異なる方法および異なる動作条件下で生じる可能性がある。素子は、例えば、「オン」であって、コレクタとエミッタとの間に電流を通過させ得、本動作モードにおける絶縁破壊は、非導電（「オフ」）の時、素子に絶縁破壊を生じさせるものと異なる機構による可能性がある。
【００２０】
図２は、そのコレクタとエミッタ端子との間の電圧差が、０から約−７０ボルトに変化するのに伴う、試験下の例示的ＰＮＰトランジスタに対する絶縁破壊電流の測定を示す。
【００２１】
測定「Ｂｖｃｅｓ」の場合、素子は、オフであって、ベースは、エミッタとともに、０Ｖに保持された。コレクタ電圧は、ゼロボルトから掃引され、徐々に負となった。
【００２２】
測定「Ｂｖｃｅｏ」の場合、素子は、オンであって、公称上、ベースは開であるが、実際は、非常に小さい所定の値にベース電流を制御する電流シンクを伴う。
【００２３】
試験素子内において、両絶縁破壊電圧が同じであることが分かる。これは、同一現象が、両絶縁破壊事象において含意されることを示す。
【００２４】
発明者らは、さらに調査を行い、トランジスタのコンピュータシミュレーションを構築した。
【００２５】
図３は、図１に示されるトランジスタの一部の一部をさらに詳細に例証し、具体的には、エミッタと、ベースと、コレクタ領域と、を含む、素子の表面近傍の領域に焦点を当てている。公称素子構造を示すとともに、また、電界勾配を示す。
【００２６】
ベースおよびコレクタ等の素子構造は、明確に画定されて示されているが、加工の際、他のドーピングプロセスに関するイオン注入プロセスは、典型的には、素子の表面上方から生じ、したがって、ドーパント濃度は、典型的には、表面近傍でより高く、必然的に、ウエハ中への深度が進むのに伴って低下することを理解されたい。注入後、拡散ステップが、ウエハが加熱される場所で行われる。これは、ドーパントを分散させ、ドーパント濃度の局所断絶に対処するのに有用である。しかしながら、拡散は、全方向で生じ、したがって、理論上、図１のベース領域とＰ−型領域３０との間の明確な描写は、濃度内でより平滑な変化となり、故に、トランジスタは、これらの領域間に明確な境界を有していない。
【００２７】
また、異なるドープ材料間の接合点近傍のより高いドーパント濃度は、空乏領域がより小さく、故に、異なる領域間の任意の電圧差が、より短い距離にわたって降下し、故に、静電電界勾配がより高くなることを意味することに留意されたい。
【００２８】
注入が、概して、上方から生じるとすると、最高電界勾配は、熱拡散ステップが生じた後でも、トランジスタの表面近傍である傾向にあるということになる。
【００２９】
加えて、電界勾配は、湾曲表面の周囲で増加することが、静電理論から知られている。ベース層の形成は、公称上、拡散距離に類似する半径を伴う円柱として見なされ得る、湾曲縁を伴う、平坦な下面（無限半径の円柱と一部と見なされ得る）を有する構造をもたらす。したがって、ベース領域の縁における曲率は、電界強度の増強をもたらす。
【００３０】
図３は、ベース領域４０の縁に隣接する領域１００で生じる絶縁破壊を被る、第１の部分を表す素子のごく一部を表す。本界面は、電界勾配が、メートルあたり５×１０５ボルトを超え得る、ベース−コレクタ接合点として知られる、ベース領域４０とコレクタとの間の界面を示す。破線１０６によって封入される領域１０４は、メートルあたり４×１０５ボルトを超え得る、電界勾配を有する。破線１１２によって境界される領域１１０は、メートルあたり３×１０５から４×１０５ボルトであり得る、電界勾配を有する。
【００３１】
図３はまた、コレクタ構造の周囲の空乏領域１２１の縁１２０を示す。空乏領域１２１は、ベース領域４０に向かって延在する。したがって、ベース対コレクタ電圧差が降下する距離が減少され、再び、局所電界勾配内における増加を促進する。高電界勾配は、領域１００内に電子なだれ絶縁破壊引き起こし、キャリア（この場合、電子）は、ベース領域４０に向かって掃引され、注入される。これらのキャリアは、素子をオンにする信号のように作用し、素子内の電流が、外部要因によって制限されない場合、コレクタ電流は、素子が損傷を受けるまで増加するであろう。
【００３２】
図４は、図３に類似するが、ベースが制御電流を通過させている時の素子内でシミュレートされた電界勾配を示す。図３と同様に、絶縁破壊は、ベース−コレクタ接合点における素子の表面近傍の高電界電位の領域１００の生成に伴って生じる。
【００３３】
シミュレーションはまた、図５に示されるように、素子がオンであるが、絶縁破壊の発現の数ボルト下である時、極度に高い電界勾配、すなわち、ベース領域の角における領域１００が欠如していることを示す。
【００３４】
好ましい実施形態によると、ベース領域の角における極度に高い電界勾配の生成は、バイポーラトランジスタ内の付加的構造の加工によって低減されることができる。
【００３５】
図６に示されるように、保護領域２００は、ベース領域４０を囲む素子の表面領域内に加工される。保護領域２００は、トランジスタ上方から見ると、ベース領域４０を包囲し、故に、また、保護環とも呼ばれる可能性がある。しかしながら、本文脈における「環」とは、閉ループ構造のみを指し、必ずしも、円形形状を含意するわけではない。例えば、長方形ループを使用することもできる。また、当業者に周知であるように、一般的に、半導体の表面に加工される、電界絶縁層２１０も示される。例証される実施形態では、電界絶縁層２１０の一部は、ベース領域４０を保護領域２００から絶縁する。次いで、例えば、二酸化ケイ素の最終保護または絶縁層が、それを通して延在する金属接点のみによって、素子の表面を覆って蒸着される。そのような絶縁は、素子加工における標準的特徴であって、さらに説明される必要はない。
【００３６】
図１におけるように、図６のコレクタ領域２０およびエミッタ領域５０は両方とも、Ｐ−型半導体材料にドープされる。また、図１のように、図６のベース領域４０および保護領域２００は、Ｎ−型半導体材料にドープされる。したがって、コレクタ２０およびエミッタ５０は、１つの種類の導電性を有する一方、ベース領域４０および保護領域２００は、別の反対の種類の導電性を有する。当業者は、他の実施形態では、ドーパント型が切り替えられてもよい、すなわち、ベース領域４０および保護領域２００が、Ｐ−型半導体材料にドープされてもよく、コレクタ領域２０およびエミッタ領域５０が、Ｎ−型半導体材料にドープされてもよいことを理解するであろう。
【００３７】
同一導電型の材料から、保護層２００およびベース領域４０の両方を形成することは、有利である可能性がある。保護領域２００は、有利には、ベース領域４０と同時に注入されることができる。その結果、保護領域２００の形成は、任意の余剰処理ステップを被ることなく、ベース領域４０の場合と同一ドーピングマスクを使用して形成することができる。故に、保護層２００およびベース領域４０は、同一種類の導電性を有し、また、それらの領域内に同一最大濃度のドーパントを有するが、異なる幾何学形状が、若干異なる程度の拡散をもたらしてもよい。保護領域２００は、ベース４０とコレクタ２０との間に形成されるＰＮ接合点の周囲の空間電荷領域を拡大する効果を有する。加えて、保護領域２００は、いずれの接点にも接続されない。これは、ベース電圧およびコレクタ電圧の中間である、電圧にならすことが可能である。
【００３８】
これは、ひいては、ベース−コレクタ電圧が、トランジスタ内のより大きな距離にわたって降下されるため、電界勾配が減少されることを意味する。
【００３９】
保護領域の不在下では、空乏層は、絶縁破壊を生じさせるために必要とされる電圧より少し下回る電圧において、距離ｄだけ、ベース−コレクタから延在するであろう。保護領域２００が注入されると、完成トランジスタ内では、保護領域の縁２００は、距離ｄ未満だけ、ベース−コレクタ接合点から離間されるように位置付けることができる。
【００４０】
いくつかの実施形態では、さらなる中間領域が、ベース領域４０とコレクタ領域２０との間に含まれてもよい。図６では、本中間領域は、あまり高濃度にドープされてないＰ−型領域３０である。Ｐ−型領域３０のドーピング濃度は、典型的には、コレクタ領域２０よりあまり高濃度にドープされてない濃度から、別様に真性半導体と称される、全くドープされていない濃度の範囲である。
【００４１】
図７は、図６の素子の側方領域２５０をさらに詳細に示す。図７はまた、０Ｖに保持されたベース４０およびエミッタ５０ならびに−８０Ｖに保持されたコレクタに対する、素子内の等電位線を示す。
【００４２】
本実施例では、保護領域２００は、ベースとコレクタ電圧との間の電圧を約半分にならすように形成されている。そうすることによって、ベース領域４０の縁における電界勾配を減少させる。これは、電界勾配が、電子なだれ絶縁破壊を生じさせるほど十分に大きくなる前に、より高い電圧をコレクタ２０とベース４０との間に印加することができることを意味する。保護領域２００の含有は、トランジスタ２内の電位勾配を修正する。等電位線およびその電圧は、図７内に図式的に含まれる。ベース領域４０の縁は、依然として、ベース領域４０の他の部分の周囲の勾配と比較して、領域２７０内のトランジスタの表面において、非常に高い電界勾配を被る。しかしながら、電界勾配は、大幅に減少されず、その結果、本実施例では、コレクタ電圧が、同じ素子であるが、保護領域を省略している場合（図３に示されるように）、図２に示されるように、絶縁破壊電圧を超える、−８０ボルトである場合でも、電界勾配は、衝突イオン化駆動絶縁破壊プロセスを誘発しない。
【００４３】
電圧降下の第２のゾーンは、コレクタ層２０を素子の表面に電気的に接続し、その状態をもたらす、Ｐ−型材料の領域２２に向かって対向する縁において、２８０として指定される領域内素子の表面で生じることが分かる。
【００４４】
保護領域２００の効果を考慮する方法の１つは、ベース４０の周囲に空乏層を分散させ、その曲率半径を効果的に増加させ、それによって、曲率によって増強された電界勾配を減少させるように配慮することである。
【００４５】
発明者らは、保護領域２００とベース４０との間の異なる分離の効果を調査した。本調査の結果は、図８に示される。
【００４６】
４、５、６、および７マイクロメートル（μｍ）の（熱拡散に先立った）分離距離に対する、ベースからの保護領域分離の効果の調査を行った。保護領域電圧は、コレクタ電圧がゼロボルトから素子絶縁破壊電圧に掃引されるのに伴って測定した。実験における保護領域は、３μｍ幅であって、分離距離は、ベース領域が注入される場所を画定するマスク内の開口の縁から、保護領域が注入される場所を画定するマスク内の開口の最近傍縁まで測定される。保護環の幅は、特に、重要ではないが、確実に形成されるために十分な幅とする。
【００４７】
保護領域２００が、コレクタに比較的に近い時（より小さい間隔、例えば、４μｍ）、コレクタ電圧は、保護領域にほとんど伝達されず、その結果、ベースの縁における電界勾配は、大幅に減少されないことが分かる。したがって、４μｍ保護領域の場合、コレクタが−５０Ｖである時、保護領域は、約−８Ｖに過ぎず、したがって、ベースコレクタ電圧の大部分は、保護領域２００とベース４０との間の残りの（＞４μｍ）距離内で降下する。ベースからの保護領域距離が増加するのに伴って、保護領域は、より大きな割合のコレクタ電圧にならされ、したがって、例えば、−５０ボルトのコレクタ電圧では、５μｍ分離保護領域は、約−３０Ｖである一方、６μｍおよび７μｍ分離保護領域は、約−４４Ｖである。これは、本素子保護領域の場合、好ましくは、コレクタから４μｍから５μｍであることを示唆すると考えられる。しかしながら、保護領域の幅もまた、素子の動作に影響を及ぼす。各線端の円は、絶縁破壊の発現を示す。
【００４８】
図９を参照すると、一実施形態では、絶縁破壊電圧に対する増強は、保護領域を覆って、但し、そこから絶縁させて、金属導体２９０を定置し、保護領域からコレクタ接点までの距離の一部を延在させることによって、達成することができる。
【００４９】
フィールドプレートとしてみなされ得る、そのような金属層は、ベース端子に接続されると、保護領域２００の周囲のＮ−型半導体の空乏を側方に延在させる。これは、ひいては、空乏層の曲率半径を減少させ、保護領域の縁における電界勾配のさらなる減少をもたらす。これは、保護領域が、導体が不在下では、コレクタ接続２２に向かって対向する縁において絶縁破壊を生じさせるように位置付けることができることを意味する。次いで、フィールドプレートは、空乏層を延在させることによって、本縁における電界勾配を減少させるように作用する。これは、絶縁破壊電圧のさらなる増強をもたらす。
【００５０】
図９は、金属フィールドプレート２９０を有する素子の場合のより小さい電界勾配の領域から例えば、約３×１０５Ｖｍ−１の電界勾配を有する、領域３０２、３０２ａ、および３０２ｂの境界を描写する、線３００、３００ａ、および３００ｂによって、電界勾配の減少を図式的に例証する（２つのプレートとして、断面が表されるが、実際は、電気接続２９４によって図式的に指定されるように、同一電位であるように、略図の平面の上方および下方において、ともに接続する単一構造である）。領域３０２、３０２ｂもまた、単一環状領域を表すことを理解されるであろう。
【００５１】
図１０は、図９に例証されるものと同一であるが、フィールドプレート２９０が省略されている、素子に対する電界勾配を図式的に示す。図１０は、図９に示される同等素子と比較して、境界３００がその中に延在されていない、領域３０５を例証する。したがって、電界勾配は、フィールドプレート２９０を有する素子とし比較して、フィールドプレート２９０を伴わない素子内の保護領域２００の縁の周囲においてより高い。これは、フィールドプレートが、図９に示されるトランジスタ内に空乏層を分散させることを示す。
【００５２】
図１１は、図１の例示的先行技術のトランジスタの平面図を示す。トランジスタ２は、集積回路３２０内に形成される多くのうちの１つである。金属トラック３２２、３２４、および３２６は、トランジスタのエミッタ、ベース、およびコレクタ領域を相互接続するより高い金属化パターンを表し、輪郭で示される。
【００５３】
図１２は、図１１の素子が、トランジスタの表面において、ベース領域４０から離間され、それを囲むか、または包囲する、保護領域２００の含有によって、どのように修正されるかを示す。本修正は、トランジスタ２を、修正されたマスク以外に任意のプロセス変更を必要とせずに、増強された絶縁破壊電圧とともに加工することを可能にする。保護領域２００は、ベース４０を注入する同一処理ステップにおいて実装することができる。フィールドプレートは、回路の表面上に相互接続を形成する、同一金属化ステップにおいて形成することができる。フィールドプレートはまた、集積回路製造業者が、その電圧が不明である任意の他の導体をトランジスタ内の重要接合点にわたって置くことがないように、保証するために使用することができる。これは、トランジスタ内で誘発されるさらなる不明電界を回避し得る。
【００５４】
したがって、改良型トランジスタを提供することが可能である。
【００５５】
用途
本明細書に説明されるトランジスタは、種々の電子素子内に実装することができる。電子素子の実施例として、高速信号処理チップ、電力調整器、メモリチップ、メモリモジュール、光ネットワークまたは他の通信ネットワークの回路、およびディスクドライバ回路を含み得る。そのような電子機器を組み込むことができる製品は、消費家電製品、消費家電製品の部品、電子試験機器等を含むが、それらに限定されない。消費家電製品は、携帯電話、携帯電話基地局、電話、テレビ、コンピュータモニタ、コンピュータ、ハンドヘルドコンピュータ、携帯端末（ＰＤＡ）、マイクロ波、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ＭＰ３プレーヤ、ラジオ、ビデオカメラ、カメラ、デジタルカメラ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯／乾燥機、複写機、ファクシミリ装置、スキャナ、マルチ機能周辺機器、腕時計、掛時計等を含み得るが、それらに限定されない。さらに、電子素子は、未完成品を含む可能性がある。
【００５６】
本発明は、ある実施形態の観点から説明されたが、本明細書に記載される特徴および利点のすべてを提供しない実施形態を含め、当業者に明白である他の実施形態もまた、本発明の範囲内である。さらに、前述の種々の実施形態は、さらなる実施形態を提供するために組み合わせることができる。加えて、一実施形態に照らして示されるある特徴は、同様に、他の実施形態に組み込むことができる。故に、本発明の範囲は、添付の請求項を参照することによってのみ、定義される。
【特許請求の範囲】
【請求項１】
バイポーラトランジスタを含む装置であって、該バイポーラトランジスタは、エミッタ領域と、ベース領域と、コレクタ領域と、該ベース領域を囲む保護領域とを備えている、装置。
【請求項２】
前記保護領域の上方に配置され、該保護領域の縁を越えて延在するフィールドプレートをさらに備えている、請求項１に記載の装置。
【請求項３】
前記バイポーラトランジスタは、前記コレクタ領域が、前記ベース領域の下に延在するように、垂直方向に形成されたトランジスタである、請求項１に記載の装置。
【請求項４】
接続領域は、電気接点が、垂直トランジスタの表面から前記コレクタ領域まで作られ得るように、該コレクタ領域から該垂直トランジスタの表面まで延在する、請求項３に記載の装置。
【請求項５】
前記バイポーラトランジスタは、絶縁体によって境界を決められる井戸内に形成される、請求項１に記載の装置。
【請求項６】
前記絶縁体は、二酸化ケイ素である、請求項５に記載の装置。
【請求項７】
前記エミッタ領域およびコレクタ領域は、第１の導電型の領域を形成するようにドープされ、前記ベース領域および保護領域は、該第１の型と反対の第２の導電型の領域を形成するようにドープされる、請求項１に記載の装置。
【請求項８】
前記第１の型の領域は、Ｐ−型半導体であって、前記第２の型の領域は、Ｎ−型半導体である、請求項７に記載の装置。
【請求項９】
前記第１の型は、Ｎ−型半導体であって、前記第２の型は、Ｐ−型半導体である、請求項７に記載の装置。
【請求項１０】
前記ベース領域および前記コレクタ領域の中間に半導体材料のさらなる領域をさらに備え、該さらなる領域のドーピング濃度は、該コレクタ領域よりあまり高濃度にドープされてない範囲内である、請求項１に記載の装置。
【請求項１１】
前記保護領域の縁は、前記ベース領域の縁から４μｍから６μｍである、請求項１に記載の装置。
【請求項１２】
前記保護領域は、実質的に３μｍ幅である、請求項１１に記載の装置。
【請求項１３】
バイポーラトランジスタを製造する方法であって、
エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、
該ベース領域を囲む保護領域を形成することと
を含む、方法。
【請求項１４】
前記保護領域の上方に配置され、該保護領域の縁を越えて延在するフィールドプレートを生成することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記エミッタ領域と、ベース領域と、およびコレクタ領域とを形成することは、該ベース領域の下に該コレクタ領域を生成して、垂直トランジスタを画定することを含む、請求項１３に記載の方法。
【請求項１６】
電気接点が、前記垂直トランジスタの表面から前記コレクタ領域まで作られ得るように、該コレクタ領域から該垂直トランジスタの表面まで延在する接続領域をさらに備える、請求項１３に記載の方法。
【請求項１７】
前記エミッタ領域と、ベース領域と、およびコレクタ領域とを形成することは、絶縁体によって境界を決められる井戸内に前記領域を提供することを含む、請求項１３に記載の方法。
【請求項１８】
前記保護領域を形成することは、単一マスクを通して、前記保護領域および前記ベース領域を同時にドーピングすることを含む、請求項１３に記載の方法。
【請求項１】
バイポーラトランジスタを含む装置であって、該バイポーラトランジスタは、エミッタ領域と、ベース領域と、コレクタ領域と、該ベース領域を囲む保護領域とを備えている、装置。
【請求項２】
前記保護領域の上方に配置され、該保護領域の縁を越えて延在するフィールドプレートをさらに備えている、請求項１に記載の装置。
【請求項３】
前記バイポーラトランジスタは、前記コレクタ領域が、前記ベース領域の下に延在するように、垂直方向に形成されたトランジスタである、請求項１に記載の装置。
【請求項４】
接続領域は、電気接点が、垂直トランジスタの表面から前記コレクタ領域まで作られ得るように、該コレクタ領域から該垂直トランジスタの表面まで延在する、請求項３に記載の装置。
【請求項５】
前記バイポーラトランジスタは、絶縁体によって境界を決められる井戸内に形成される、請求項１に記載の装置。
【請求項６】
前記絶縁体は、二酸化ケイ素である、請求項５に記載の装置。
【請求項７】
前記エミッタ領域およびコレクタ領域は、第１の導電型の領域を形成するようにドープされ、前記ベース領域および保護領域は、該第１の型と反対の第２の導電型の領域を形成するようにドープされる、請求項１に記載の装置。
【請求項８】
前記第１の型の領域は、Ｐ−型半導体であって、前記第２の型の領域は、Ｎ−型半導体である、請求項７に記載の装置。
【請求項９】
前記第１の型は、Ｎ−型半導体であって、前記第２の型は、Ｐ−型半導体である、請求項７に記載の装置。
【請求項１０】
前記ベース領域および前記コレクタ領域の中間に半導体材料のさらなる領域をさらに備え、該さらなる領域のドーピング濃度は、該コレクタ領域よりあまり高濃度にドープされてない範囲内である、請求項１に記載の装置。
【請求項１１】
前記保護領域の縁は、前記ベース領域の縁から４μｍから６μｍである、請求項１に記載の装置。
【請求項１２】
前記保護領域は、実質的に３μｍ幅である、請求項１１に記載の装置。
【請求項１３】
バイポーラトランジスタを製造する方法であって、
エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、
該ベース領域を囲む保護領域を形成することと
を含む、方法。
【請求項１４】
前記保護領域の上方に配置され、該保護領域の縁を越えて延在するフィールドプレートを生成することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記エミッタ領域と、ベース領域と、およびコレクタ領域とを形成することは、該ベース領域の下に該コレクタ領域を生成して、垂直トランジスタを画定することを含む、請求項１３に記載の方法。
【請求項１６】
電気接点が、前記垂直トランジスタの表面から前記コレクタ領域まで作られ得るように、該コレクタ領域から該垂直トランジスタの表面まで延在する接続領域をさらに備える、請求項１３に記載の方法。
【請求項１７】
前記エミッタ領域と、ベース領域と、およびコレクタ領域とを形成することは、絶縁体によって境界を決められる井戸内に前記領域を提供することを含む、請求項１３に記載の方法。
【請求項１８】
前記保護領域を形成することは、単一マスクを通して、前記保護領域および前記ベース領域を同時にドーピングすることを含む、請求項１３に記載の方法。
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１２】
【図１】
【図８】
【図１１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１２】
【図１】
【図８】
【図１１】
【公表番号】特表２０１３−５０９７３０（Ｐ２０１３−５０９７３０Ａ）
【公表日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１２−５３７１７４（Ｐ２０１２−５３７１７４）
【出願日】平成２２年１１月１日（２０１０．１１．１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５５０００
【国際公開番号】ＷＯ２０１１／０５３９２７
【国際公開日】平成２３年５月５日（２０１１．５．５）
【出願人】（５０５２７４８１８）アナログ デバイシス， インコーポレイテッド (40)
【Ｆターム（参考）】
【公表日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２２年１１月１日（２０１０．１１．１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５５０００
【国際公開番号】ＷＯ２０１１／０５３９２７
【国際公開日】平成２３年５月５日（２０１１．５．５）
【出願人】（５０５２７４８１８）アナログ デバイシス， インコーポレイテッド (40)
【Ｆターム（参考）】
[ Back to top ]