【課題】支持基板に接地電極を備えることなく、第１、第２素子形成領域間でノイズが伝播することを抑制することができる半導体装置を提供する。
【解決手段】支持基板１０を、第１導電型領域１０ａと第２導電型領域１０ｂとを有し、第１素子形成領域２０にノイズが印加されてノイズが伝播されたときの当該ノイズの伝播経路中に、第１、第２導電型領域１０ａ、１０ｂで構成されるＰＮＰ接合またはＮＰＮ接合を有するものとする。このような半導体装置では、ＰＮＰ接合またはＮＰＮ接合の間に構成される空乏層により、第１、第２素子形成領域２０、３０の間でノイズが伝播することを抑制することができる。 （もっと読む）

【課題】なだれ増倍を利用して電流を直接増幅することが可能であると共に、リニアモード動作において、高感度と応答速度の速さとを両立させることができる電流増幅素子を提供する。
【解決手段】電流増幅素子は、半導体基板の表面に平面視が円形となるように中心軸の周りに対称に形成されたｎ型半導体ウエル（ｎ−ウエル）１０４、ｎ−ウエル内に同心円状に形成されたｐ型半導体領域１１２、ｐ型半導体領域内に同心円状に形成されたｎ型半導体領域１１２、及び順バイアス電圧と逆バイアス電圧とを印加するための複数の電極を備えている。ｎ−ウエルの内側の面は、中心軸から予め定めた距離の範囲内では基板裏面に向って半径が小さくなると共に、範囲より外側では基板裏面に向って半径が大きくなるように形成されている。 （もっと読む）

【課題】良好なＩｎ組成比及び結晶性を有するヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法を提供する。
【解決手段】六方晶系窒化ガリウム系半導体からなりｎ型窒化ガリウム系半導体層５ｂを有するコレクタ層５と、Ｉｎを含むｐ型窒化ガリウム系半導体層からなり、コレクタ層５の主面Ｓ４に設けられたベース層７と、他のｎ型窒化ガリウム系半導体層からなり、ベース層７の主面Ｓ５に設けられたエミッタ層９と、を備えるヘテロ接合バイポーラトランジスタ１であって、コレクタ層５の主面Ｓ４は、コレクタ層５の六方晶系窒化ガリウム系半導体のｃ軸に対して６０度以上８０度以下の角度で傾斜している。 （もっと読む）

【課題】イオン注入後のアニール後に生じる残留欠陥を除去することができ、その後シリコンエピタキシャル層を形成しても積層欠陥を生じない、高品質な半導体基板の製造方法を提供する。
【解決手段】半導体基板の製造方法であって、少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されたアモルファス層の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、該形成された熱酸化膜を除去する工程と、該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法。 （もっと読む）

【課題】バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることを抑制する。
【解決手段】ベース領域１５０は、ウェル１１０内に形成されている。エミッタ領域１７０はベース領域１５０の中に形成され、ベース領域１５０より浅い。コレクタ領域１４０はウェル１１０内に形成され、ベース領域１５０の外側に位置している。第１埋込領域１８０は、少なくとも一部がベース領域１５０の中に位置しており、ベース領域１５０よりも不純物濃度が高い。そして第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置している。また第１埋込領域１８０は、エミッタ領域１７０の縁のうち少なくとも一辺と重なっており、かつエミッタ領域１７０の全面には重なっていない。 （もっと読む）

【課題】表面酸化膜下の界面近傍で発生する降伏を防ぎ、ツェナー降伏によるブレークダウン電圧の経時変動を防ぐバイポーラトランジスタを提供することを目的としている。
【解決手段】第一導電型半導体基体３内に不純物濃度が第一導電型半導体基体３より高い第一導電型の電流経路領域４と、電流経路領域４内に第二導電型の表面降伏防止領域５と、第一導電型半導体基体３表面に電流経路領域４と表面降伏防止領域５に接し不純物濃度が表面降伏防止領域５より高い第二導電型のベース領域６と、第一導電型半導体基体３表面に電流経路領域４と表面降伏防止領域５に接する第一導電型コレクタ領域７と、第一導電型半導体基体３表面かつ表面降伏防止領域５内に不純物濃度が電流経路領域４より高い第一導電型のエミッタ領域８と、表面降伏防止領域５内かつエミッタ領域８に接する不純物濃度が表面降伏防止領域５より高い第一導電型内部降伏誘導領域９を備える。 （もっと読む）

【課題】従来の半導体装置では、寄生Ｔｒのオン電流が半導体層表面を流れることで、素子が熱破壊するという問題があった。
【解決手段】本発明の半導体装置では、分離領域２とＮ型の埋込層７、９を利用し、保護素子１が形成される。保護素子１内のＰＮ接合領域１１は分離領域２のＰ型の埋込層２Ａ側に形成され、ＰＮ接合領域１１の接合耐圧は保護される素子内のＰＮ接合領域の接合耐圧よりも低い。この構造により、寄生Ｔｒ１のオン電流Ｉ１は保護素子１へと流れ込み、素子は保護される。また、寄生Ｔｒ１のオン電流Ｉ１が、エピタキシャル層４の深部側を流れることで、保護素子１の熱破壊が防止される。 （もっと読む）

【課題】高速化されたバイポーラ型半導体装置およびその製造方法を提供する。
【解決手段】
コレクタ領域１０と、コレクタ領域１０上に配置されたベース領域１２と、ベース領域１２上に配置されたエミッタ領域１４と、ベース領域１２上に配置され、エミッタ領域１４と共通に形成されたエミッタパッド領域３４と、ベース領域１２上に配置され、複数のベースコンタクトＣＢを介してベース領域１２と接続されたベース電極２０と、エミッタ領域１４上に配置されたエミッタ電極１８と、ベース領域１２近傍のエミッタパッド領域３４上に配置されたエミッタパッド電極２４とを備えるバイポーラ型半導体装置およびその製造方法であり、さらにエミッタパッド領域３４上に配置された絶縁層２６を備えていても良く、その際、エミッタパッド電極２４は、絶縁層２６上に配置される。 （もっと読む）

【課題】電流利得のばらつきを低減することができる半導体装置を提供する。
【解決手段】第１導電型の半導体基体１と、この半導体基体１の表面の一部に形成された、バイポーラトランジスタの第２導電型のコレクタ層２と、このコレクタ層２の一部に形成された、バイポーラトランジスタの第１導電型のベース層６と、このベース層６の一部に形成された、バイポーラトランジスタの第２導電型のエミッタ層７と、このエミッタ層７の直下の領域を除いた部分の半導体基体１に形成された、第１導電型の半導体層９とを含む半導体装置を構成する。 （もっと読む）

【課題】本発明は、半導体装置及びその製造方法等に関し、バイポーラトランジスタの面積を縮小してトランジスタの高集積化が可能な半導体装置及びその製造方法等提供する。
【解決手段】本発明に係る半導体装置及びその製造方法は、第１導電型半導体にベース領域６を形成後、第１のシリコン窒化膜８及びシリコン酸化膜９を形成する。シリコン酸化膜に溝を形成し、第２のシリコン窒化膜１０を形成する。第１及び第２のシリコン窒化膜をエッチバックすることでカバー膜１０ａを形成する。溝の底面上及びカバー膜の内側にポリシリコンエミッタを形成し、第３のシリコン窒化膜１３を形成する。第３のシリコン窒化膜及びカバー膜をマスクとして自己整合的にシリコン酸化膜をエッチングすることで、カバー膜の周囲に位置し且つ前記ベース領域上に位置する開口部を形成し、ベース領域を露出させ、導電膜１７ａを形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】半導体装置の製造方法に関し、特に半導体ウエハの枚葉処理における湿式エッチング装置のクリーンルーム占有床面積の拡大を防止し、生産性の向上を図ること、並びにそれに伴う歩留改善、間接材料の使用量低減可能な作業方法の確立を図る。
【解決手段】本発明の半導体ウエハ１のエッチング方法は、半導体ウエハ１を床面に対して垂直に保持した状態でエッチングするもので、吸着チャック１０に垂直に保持された半導体ウエハ１と垂直状態で相対するエッチング機構１３の正面部１７並びに凸部１８の間に、上から下に流れる落ちるエッチング液による薬液層１９を形成しつつ、半導体ウエハ１を低速回転させながらエッチングする。 （もっと読む）

【課題】 サリサイドオフセット領域の形成により、ベース側の空乏層が十分に広がり、リーク電流や接合耐圧低下の問題を防ぐサリサイド処理を行った縦型バイポーラトランジスタを提供する。
【解決手段】 縦型バイポーラトランジスタは、半導体基板１に形成された第一導電型（Ｎ型）のコレクタ領域２と、コレクタ領域２内に形成された第二導電型（Ｐ型）のベース領域５と、ベース領域５内に形成された第一導電型のエミッタ領域６と、ベース領域５を囲むようにコレクタ領域２の表面部に形成されたフィールド酸化膜４と、ベース領域５上に形成されたサリサイド層１４とを具備する。ベース領域５の表面は、サリサイド層１４が形成されたサリサイド領域と、フィールド酸化膜４の端部とサリサイド領域の端部との間にサリサイド層が形成されていないサリサイドオフセット領域１５とが設けられている。 （もっと読む）

【課題】 ２層の電極構造を有するディスクリート型バイポーラトランジスタでは、２層目のベース電極下方に１層目のエミッタ電極が配置され、２層目のエミッタ電極下方に１層目のベース電極が配置される。このため電極の引き回しによる水平方向の配線抵抗がチップ内で不均一となり、電流容量が大きくできない問題があった。
【解決手段】 ベース領域を第１コンタクトホールを介して１層目の第１ベース電極と接続させ、第１ベース電極を第１スルーホールまたは第２スルーホールを介して２層目の第２ベース電極１６と接続させる。エミッタ領域を第２コンタクトホールを介して１層目の第１エミッタ電極と接続させ、第１エミッタ電極を、第２ベース電極の第２開口部、第３スルーホールを介して、３層目の第２エミッタ電極と接続させる構成とする。これにより各セルの配線抵抗のばらつきを略均一軽減できる。 （もっと読む）

【課題】 ２層の電極構造を有するディスクリート型バイポーラトランジスタでは、２層目のベース電極下方に１層目のエミッタ電極が配置され、２層目のエミッタ電極下方に１層目のベース電極が配置される。このため電極の引き回しによる水平方向の配線抵抗がチップ内で不均一となり、電流容量が大きくできない問題があった。
【解決手段】 １層目の第１エミッタ電極を島状に設け、第１ベース電極をこれらの周りを囲む平板状とする。２層目の第２エミッタ電極は、全ての第１エミッタ電極を覆う平板状に設け、第２ベース電極は第２エミッタ電極の周囲に枠状に設ける。第１エミッタ電極はその直下に設けた第２コンタクトホールを介してエミッタ領域とコンタクトし、直上に設けた第２スルーホールを介して第２エミッタ電極とコンタクトする。これにより電極の引き回しによる水平方向の配線抵抗を均一にできる。 （もっと読む）

【課題】従来の半導体装置では、製造条件のばらつきにより、保護素子よりも先に被保護素子がオン動作し、過電圧から被保護素子が保護し難いという問題があった。
【解決手段】本発明の半導体装置では、保護素子１とＮＰＮトランジスタ１１との構成の一部を共用する。そして、保護素子１では、Ｎ型の拡散層１０とＰ型の拡散層６との離間距離Ｗ１が、Ｎ型の拡散層９とＰ型の拡散層６との離間距離Ｗ２よりも短くなる。この構造により、出力端子に過電圧が印加された際に、ＮＰＮトランジスタ１１よりも保護素子１の方が先にオン動作し、過電圧からＮＰＮトランジスタ１１が保護される。 （もっと読む）

【課題】複合高電圧素子工程を用いたポリエミッタ型バイポーラトランジスタ及びその製造方法、ＢＣＤ（複合高圧）素子及びその製造方法を提供する。
【解決手段】実施の形態に係るポリエミッタ型バイポーラトランジスタは、半導体基板１００の上側の一部に形成された埋込層１１０と、上記半導体基板の上に形成されたエピ層１２０と、上記エピ層に形成され、上記埋込層と連結されるコレクタ領域１３０と、上記エピ層の上側の一部に形成されたベース領域１４０と、上記ベース領域の基板の表面に形成され、ポリシリコン材質からなるポリエミッタ領域１７０と、を含む。実施の形態に係るＢＣＤ素子は、ポリシリコン材質からなるポリエミッタ領域を含むポリエミッタ型バイポーラトランジスタを含み、上記バイポーラトランジスタと同一な単一ウエハ上に形成されたＣＭＯＳとＤＭＯＳのうちの１つ以上のＭＯＳを含む。 （もっと読む）

【課題】従来の半導体装置では、エミッタ拡散層等を形成する際のマスクずれにより、デバイスサイズが縮小され難く、高耐圧化が達成され難いという問題があった。
【解決手段】本発明の半導体装置では、エミッタ領域としてのＰ型の拡散層１８の周囲には、ＬＯＣＯＳ酸化膜１４、１５、Ｎ型の拡散層２２、２３が形成される。Ｎ型の拡散層２２、２３の周囲には、コレクタ領域としてのＰ型の拡散層１９、２０が、Ｎ型の拡散層２２、２３と離間して形成される。この構造により、Ｐ型の拡散層１８〜２０、Ｎ型の拡散層２２、２３が位置精度良く形成され、ベース領域幅Ｗｂ１が狭められ、高耐圧の横型ＰＮＰトランジスタが形成される。 （もっと読む）

【課題】同一基板上に形成された縦型ＰＮＰトランジスタとＮＰＮトランジスタの両方の特性向上が図られた半導体装置を提供する。
【解決手段】半導体装置はＰＮＰトランジスタ５０を備えている。ＰＮＰトランジスタ５０は、第１のＰ型コレクタ領域３ｂと、第１のＰ型コレクタ領域３ｂの底面を覆い、第１のＰ型コレクタ領域３ｂの不純物濃度のピークよりも深い位置に不純物濃度のピークを有する第１のＮ型埋め込み領域２と、第１のＰ型コレクタ領域３ｂ上に形成された第２のＰ型コレクタ領域５ｂとを備えている。第１のＰ型コレクタ領域３ｂの側面もＮ型領域に囲まれている。このため、ＰＮＰトランジスタ５０におけるパンチスルーの発生が抑えられるとともに、コレクタ領域内のキャリア通過経路を短くしてコレクタ抵抗の低減を図ることができる。 （もっと読む）

【課題】非選択エピタキシャル法により半導体層を形成しても、エミッタとベースとを確実に接続して高い信頼性を確保することができる半導体装置及びその製造方法を提供する。
【解決手段】非選択エピタキシャル成長法により、ベース開口部８の内壁を覆うようにシリコン酸化膜７の全面にＳｉＧｅ膜９を成長させる。このときの成膜条件としては、ベース開口部８内において、底部９ａが単結晶からなり、側壁部９ｂ等のその他の部位が多結晶となると共に、側壁部９ｂの膜厚が底部９ａの膜厚の１．５倍以下になる成膜条件を選択する。このような非選択エピタキシャル成長では、原料ガスとして、モノシラン、水素、ジボラン及びゲルマンを用いる。このとき、モノシラン及び水素の各流量は、夫々２０ｓｃｃｍ、２０ｓｌｍとする。また、成長温度を６５０℃、ジボランの流量を７５ｓｃｃｍに設定し、ゲルマンの流量を３５ｓｃｃｍに設定する。 （もっと読む）

【課題】本発明は、スーパージャンクション構造を有し双方向スイッチングが可能な半導体双方向スイッチング装置を提供する。
【解決手段】二つの主電極の両方に電子とホールの制御部を設け、スーパージャンクションを構成するｎ形半導体層とｐ形半導体層における電流を制御する。 （もっと読む）