半導体スイッチ及びその測定方法
【課題】端子間の直流オン抵抗を高精度で測定可能な半導体スイッチ及びその測定方法を提供する。
【解決手段】実施形態によれば、第１のスイッチ素子と、第２のスイッチ素子と、制御回路と、を備えた半導体スイッチが提供される。第１のスイッチ素子は、第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続される。第２のスイッチ素子は、前記第１の端子と接地用端子との間に接続される。前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行することを特徴とする。
【解決手段】実施形態によれば、第１のスイッチ素子と、第２のスイッチ素子と、制御回路と、を備えた半導体スイッチが提供される。第１のスイッチ素子は、第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続される。第２のスイッチ素子は、前記第１の端子と接地用端子との間に接続される。前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体スイッチ及びその測定方法に関する。
【背景技術】
【０００２】
回路の開閉を実行する半導体スイッチは、各種の電子機器に用いることができる。例えば、携帯電話機の高周波回路部においては、送信回路及び受信回路が半導体スイッチを介して共通のアンテナに選択的に接続されるようになっている。また、通信規格の増加にともない、半導体スイッチのポート数も増加している。そのため、半導体スイッチの高周波特性の測定に要する時間も増加している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、端子間の直流オン抵抗を高精度で測定可能な半導体スイッチ及びその測定方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、第１のスイッチ素子と、第２のスイッチ素子と、制御回路と、を備えた半導体スイッチが提供される。第１のスイッチ素子は、第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続される。第２のスイッチ素子は、前記第１の端子と接地用端子との間に接続される。前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行することを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体スイッチの構成を例示するブロック図。
【図２】図１に表した半導体スイッチのスイッチ部の構成を例示する回路図。
【図３】半導体スイッチのレベルシフタの入出力特性を表す真理値表。
【図４】半導体スイッチの他の構成を含むオン抵抗の測定方法を例示するブロック図。
【図５】制御回路の第１及び第２の回路の真理値表。
【図６】半導体スイッチのオン抵抗の他の測定方法を例示するブロック図。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１に表したように、半導体スイッチ１は、共通端子ＡＮＴと、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む各高周波端子ＲＦ１〜ＲＦｋ（ｋは２以上の自然数）と、の端子間の接続を切り替えるスイッチ部３を備える。スイッチ部３は、制御回路４から出力される制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂに応じて端子間の接続を切り替える。
【０００９】
制御回路４は、切替信号端子ＩＮ１〜ＩＮｉに入力された端子切替信号に応じて、通常動作モードとテストモードとに切り替わる。ここで、切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは、例えば、選択する高周波端子をエンコードするのに必要なビット数に、通常動作モードかテストモードかを表す１ビットを追加したビット数である。切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは、例えば、ｉ≧ｌｏｇ２ｋ＋１を満たす２以上の最小の整数である。
【００１０】
なお、上記の端子数ｉの値は、切替信号端子ＩＮ１〜ＩＮｉに入力される端子切替信号がパラレル信号の場合である。シリアル信号が切替信号端子ＩＮ１〜ＩＮｉに入力される等の場合には、切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは１としてもよい。
【００１１】
制御回路４は、通常動作モードの場合、端子切替信号に応じて、共通端子ＡＮＴを、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む高周波端子ＲＦ１〜ＲＦｋのいずれか１つに接続する。また、テストモードの場合、端子切替信号に応じて、共通端子ＡＮＴを、高周波端子ＲＦ１〜ＲＦｋのいずれか２つ及び接地用端子ＧＮＤに接続する。例えば、共通端子ＡＮＴを第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤに接続する。
【００１２】
制御回路４には、第１の電位Ｖｐ及び第２の電位Ｖｎが供給される。
ここで、第１の電位Ｖｐは、制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂのハイレベルの電位である。第１の電位Ｖｐは、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位である。例えば、３．５Ｖである。
【００１３】
また、第２の電位Ｖｎは、制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂのローレベルの電位である。第２の電位Ｖｎは、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位である。例えば、−１．５Ｖである。
【００１４】
第１の電位Ｖｐ及び第２の電位Ｖｎは、電源回路５から供給される。電源回路５は、外部から供給される正の電源電位Ｖｄｄよりも高い第１の電位Ｖｐと負の第２のＶｎとを生成する。電源回路５は、例えば発振回路とチャージポンプなどにより構成される。スイッチ部３、制御回路４及び電源回路５は、例えば同一基板２上に設けられる。
【００１５】
なお、半導体スイッチ１に供給される電源電位Ｖｄｄが十分高く、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位であれば、第１の電位Ｖｐとして電源電位Ｖｄｄを供給してもよい。また、接地電位が、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位であれば、第２の電位Ｖｎとして接地電位を供給してもよい。この場合、電源回路５はなくてもよい。
【００１６】
半導体スイッチ１は、通常動作モードの場合、端子切替信号に応じて共通端子ＡＮＴと高周波端子ＲＦ１〜ＲＦｋとの間の接続を切り替えるＳＰｋＴ（Single-Pole k-Throw）のスイッチである。
【００１７】
また、半導体スイッチ１は、テストモードの場合、端子切替信号に応じて、共通端子ＡＮＴを、高周波端子ＲＦ１〜ＲＦｋのいずれか２つ及び接地用端子ＧＮＤに接続する。図４において説明するように、テストモードの場合、高周波端子ＲＦ１〜ＲＦｋと共通端子ＡＮＴとの間の直流抵抗値を測定することができる。
【００１８】
次に各部について説明する。
図２は、図１に表した半導体スイッチのスイッチ部の構成を例示する回路図である。
図２に表したように、スイッチ部３ａにおいては、ＳＰ６Ｔスイッチの構成を例示している。共通端子ＡＮＴと第１の端子ＲＦ１、第２の端子ＲＦ２を含む各高周波端子ＲＦ１、ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６との間には、それぞれ第１のスイッチ素子１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆが接続されている。第１のスイッチ素子１３ａ〜１３ｆをそれぞれオンさせることにより、共通端子ＡＮＴと各高周波端子ＲＦ１〜ＲＦ６との間にそれぞれ伝送路が形成される。
【００１９】
第１のスイッチ素子１３ａにおいては、ｎ段（ｎは自然数）のスルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎが直列に接続されている。スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ａが入力される。第１のスイッチ素子１３ｂ〜１３ｆは、それぞれ第１のスイッチ素子１３ａと同一構成である。第１のスイッチ素子１３ｂ〜１３ｆには、それぞれ制御信号Ｃｏｎ２ａ〜Ｃｏｎ６ａが入力される。
【００２０】
第１の端子ＲＦ１と接地用端子ＧＮＤとの間には、第２のスイッチ素子１４ａが接続されている。第１の端子ＲＦ１を除く各高周波端子ＲＦ２〜ＲＦ６と接地用端子ＧＮＤとの間には、それぞれスイッチ素子１４ｂ〜１４ｆが接続されている。
例えば、通常動作モードの場合、第２のスイッチ素子１４ａ、スイッチ素子１４ｂ〜１４ｆは、第１のスイッチ素子１３ａ〜１３ｆがそれぞれオフのときにオンさせる。各高周波端子ＲＦ１〜ＲＦ６に流れる漏洩電流を接地用端子ＧＮＤに逃がし、高周波端子ＲＦ１〜ＲＦ６間のアイソレーションを改善することができる。
【００２１】
第２のスイッチ素子１４ａにおいては、ｍ段（ｍは自然数）のシャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍが直列に接続されている。シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ｂが入力される。スイッチ素子１４ｂ〜１４ｆは、それぞれ第２のスイッチ素子１４ａと同一構成である。スイッチ素子１４ｂ〜１４ｆには、それぞれ制御信号Ｃｏｎ２ｂ〜Ｃｏｎ６ｂが入力される。
【００２２】
例えば、通常動作モードの場合は、以下のように各スイッチ素子を制御すると、第１の端子ＲＦ１と共通端子ＡＮＴとの間が導通する。第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａをオンとし、第１の端子ＲＦ１と接地用端子ＧＮＤとの間の第２のスイッチ素子１４ａをオフとする。すなわち、第１のスイッチ素子１３ａの各スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎをすべてオンとし、第２のスイッチ素子１４ａの各シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍをすべてオフとする。
【００２３】
同時に、第１の端子ＲＦ１を除く他の各高周波端子ＲＦ２〜ＲＦ６と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂ〜１３ｆをすべてオフとし、第１の端子ＲＦ１を除く他の各高周波端子ＲＦ２〜ＲＦ６と接地用端子ＧＮＤとの間のスイッチ素子１４ｂ〜１４ｆをすべてオンとする。すなわち、第１のスイッチ素子１３ｂ〜１３ｆの各スルーＦＥＴをすべてオフとし、スイッチ素子１４ｂ〜１４ｆの各シャントＦＥＴをすべてオンとすればよい。
【００２４】
上記の場合、制御信号Ｃｏｎ１ａは第１の電位Ｖｐ、制御信号Ｃｏｎ２ａ〜Ｃｏｎ６ａは第２の電位Ｖｎ、制御信号Ｃｏｎ１ｂは第２の電位Ｖｎ、制御信号Ｃｏｎ２ｂ〜Ｃｏｎ６ｂは第１の電位Ｖｐに設定される。
【００２５】
また、例えば、テストモードの場合は、以下のように各スイッチ素子を制御すると、第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａの直流オン抵抗の値を測定可能になる。
【００２６】
第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａをオンとし、第１の端子ＲＦ１と接地用端子ＧＮＤとの間の第２のスイッチ素子１４ａをオンとする。すなわち、第１のスイッチ素子１３ａの各スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎをすべてオンとし、第２のスイッチ素子１４ａの各シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍをすべてオンとする。
【００２７】
同時に、第２の端子ＲＦ２と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂをオンとし、第２の端子ＲＦ２と接地用端子ＧＮＤとの間のスイッチ素子１４ａをオフとする。すなわち、第１のスイッチ素子１３ｂの各スルーＦＥＴをすべてオンとし、スイッチ素子１４ｂの各シャントＦＥＴをすべてオフとすればよい。
【００２８】
さらに、他の各高周波端子ＲＦ３〜ＲＦ６を介して、接地用端子ＧＮＤが共通端子ＡＮＴに接続されないようにする。例えば、他の各高周波端子ＲＦ３〜ＲＦ６と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｃ〜１３ｆ、または他の各高周波端子ＲＦ３〜ＲＦ６と接地用端子ＧＮＤとの間のスイッチ素子１４ｃ〜１４ｆの少なくともいずれかをすべてオフとする。すなわち、第１のスイッチ素子１３ｃ〜１３ｆの各スルーＦＥＴ、またはスイッチ素子１４ｃ〜１４ｆの各シャントＦＥＴの少なくともいずれかをすべてオフとすればよい。
【００２９】
上記の場合、制御信号Ｃｏｎ１ａ及び制御信号Ｃｏｎ２ａは第１の電位Ｖｐ、制御信号Ｃｏｎ１ｂは、第１の電位Ｖｐ、制御信号Ｃｏｎ２ｂは第２の電位Ｖｎに設定される。また、制御信号Ｃｏｎ３ａ〜Ｃｏｎ６ａ、Ｃｏｎ３ｂ〜Ｃｏｎ６ｂの少なくともいずれかは、第２の電位Ｖｎに設定され、第２の電位Ｖｎに設定されなかった制御信号は第１の電位Ｖｐに設定される。なお、制御信号Ｃｏｎ３ａ〜Ｃｏｎ６ａ、Ｃｏｎ３ｂ〜Ｃｏｎ６ｂはすべて第２の電位Ｖｎに設定してもよい。
【００３０】
なお、図２においては、スイッチ部３ａの構成として、ＳＰ６Ｔスイッチを例示したが、他の構成のスイッチに対しても同様に適用でき、ｌＰｋＴ（ｌは自然数、ｋは２以上の自然数）スイッチを構成することもできる。
【００３１】
再度図１に戻ると、制御回路４は、制御信号生成回路６と駆動回路７とを有する。
制御信号生成回路６は、図４において説明するように、切替信号端子ＩＮ１〜ＩＮｉに入力された端子切替信号から、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。ここで、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂは、ハイレベルが電源電位Ｖｄｄ、ローレベルが接地電位の信号である。
【００３２】
制御信号生成回路６は、端子切替信号に応じて、通常動作モードとテストモードとに切り替わる。
制御信号生成回路６は、通常動作モードのときは、端子切替信号に応じて、共通端子ＡＮＴを接続する高周波端子ＲＦ１〜ＲＦ６を選択する制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。また、テストモードのときは、端子切替信号に応じて、オン抵抗を測定する高周波端子ＲＦ１〜ＲＦｋを選択する制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。そして、選択された高周波端子と共通端子との間のオン抵抗の値を測定することができる。
【００３３】
なお、端子切替信号は、通常動作モードとテストモードとの選択、及び高周波端子ＲＦ１〜ＲＦ６の選択が可能であればよい。上記のように、通常動作モードとテストモードを表す１ビットを付加してエンコードしなくてもよい。
【００３４】
駆動回路７は、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを入力して、ハイレベルが第１の電位Ｖｐ、ローレベルが第２の電位Ｖｎの制御信号Ｃｏｎ１ａ〜Ｃｏｎ６ａ、Ｃｏｎ１ｂ〜Ｃｏｎ６ｂにレベルシフトする。
駆動回路７は、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む高周波端子ＲＦ１〜ＲＦｋ（ｋは２以上の自然数）の数の２倍の２ｋ個の同一構成のレベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂを有する。
【００３５】
各レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂは、ハイレベルが電源電位Ｖｄｄ、ローレベルが０Ｖである入力信号Ｑを、ハイレベルが第１の電位Ｖｐ、ローレベルが第２の電位Ｖｎの出力信号Ｃｏｎにレベルシフトする。
【００３６】
図３は、半導体スイッチのレベルシフタの入出力特性を表す真理値表である。
図３においては、レベルシフタＳＦ１ａの入力信号Ｑに対する出力信号Ｃｏｎの電位を表している。
レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂは同一構成であり、他のレベルシフタＳＦ２ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂも図３と同様の入出力特性を有する。
【００３７】
なお、レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂの回路構成としては、様々な種類が可能である。半導体スイッチ１におけるレベルシフタは、ハイレベルを外部から供給される正の電源電位Ｖｄｄよりも高い第１の電位Ｖｐ、ローレベルを負の第２の電位Ｖｎにレベルシフトする機能を有するものであれば、どのような回路構成でも良い。
【００３８】
また、上記のとおり、第１の電位Ｖｐとして電源電位Ｖｄｄ、第２の電位Ｖｎとして接地電位が供給される場合は、駆動回路７はなくともよい。この場合、制御信号Ｃｏｎ１ａ〜Ｃｏｎ６ａ、Ｃｏｎ１ｂ〜Ｃｏｎ６ｂとして、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂがスイッチ部３に入力される。
【００３９】
次に、ＳＰＤＴ（Single-Pole double-Throw）スイッチを例に、制御信号生成回路６の構成及び端子間のオン抵抗の測定方法についてさらに詳細に説明する。
図４は、半導体スイッチの他の構成を含むオン抵抗の測定方法を例示するブロック図である。なお、図１及び図２と同一の要素には同一の符号を付している。
【００４０】
図４に表したように、半導体スイッチ１ａには、スイッチ部３ｂと、制御回路４ａと、電源回路５と、が設けられている。スイッチ部３ｂは、図２に表したスイッチ部３ａをＳＰＤＴの構成にしたものである。すなわち、スイッチ部３ｂにおいては、第１の端子ＲＦ１、第２の端子ＲＦ２の２つの高周波端子ＲＦ１、ＲＦ２を有する。
【００４１】
第１の端子ＲＦ１と共通端子ＡＮＴとの間には、第１のスイッチ素子１３ａが接続されている。第２の端子ＲＦ２と共通端子ＡＮＴとの間には、第１のスイッチ素子１３ｂが接続されている。第１の端子ＲＦ１と接地用端子ＧＮＤとの間には、第２のスイッチ素子１４ａが接続されている。第２の端子ＲＦ２と接地用端子ＧＮＤとの間には、スイッチ素子１４ｂが接続されている。
【００４２】
なお、図４においては、接地用端子ＧＮＤは、スイッチ部３ｂの内部で接地された構成を例示している。また、第２のスイッチ素子１４ａ及びスイッチ素子１４ｂは、それぞれ接地用端子ＧＮＤに接続されている。しかし、接地用端子ＧＮＤは、スイッチ部３ｂの内部で接地されておらず、また、第２のスイッチ素子１４ａ及びスイッチ素子１４ｂは、それぞれ独立の接地用端子に接続されてもよい。
【００４３】
第１のスイッチ素子１３ａ、１３ｂ、第２のスイッチ素子１４ａ、及びスイッチ素子１４ｂは、図２と同様である。
また、電源回路５は、図１と同様であり、第１の電位Ｖｐ、第２の電位Ｖｎを生成して、制御回路４ａの駆動回路７ａに供給する。
【００４４】
なお、電源回路５は、電源電位Ｖｄｄが十分高く、スイッチ部３ａの各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位であれば、第１の電位Ｖｐとして電源電位Ｖｄｄを供給してもよい。また、接地電位が、スイッチ部３ａの各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位であれば、第２の電位Ｖｎとして接地電位を供給してもよい。この場合、電源回路５はなくてもよい。
【００４５】
制御回路４ａは、切替信号端子ＩＮ１、ＩＮ２に入力された２ビットの端子切替信号に応じて、４ビットの制御信号Ｃｏｎ１ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ａ、Ｃｏｎ２ｂを生成する。制御回路４ａは、制御信号生成回路６ａと駆動回路７ａとを有する。
【００４６】
駆動回路７ａは、４ビットのレベルシフタＳＦ１ａ、ＳＦ１ｂ、ＳＦ２ａ、ＳＦ２ｂを有する。レベルシフタＳＦ１ａ、ＳＦ１ｂ、ＳＦ２ａ、ＳＦ２ｂは、図１に表した駆動回路７と同様であり、制御信号Ｑ１ａ、Ｑ２ａ、Ｑ１ｂ、Ｑ２ｂをレベルシフトした制御信号Ｃｏｎ１ａ、Ｃｏｎ２ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ｂを生成する。第１の電位Ｖｐとして電源電位Ｖｄｄ、第２の電位Ｖｎとして接地電位が供給される場合は、駆動回路７ａは、なくてもよい。
【００４７】
制御信号生成回路６ａにおいては、デコーダ１２は、切替信号端子ＩＮ１、ＩＮ２に入力された２ビットの端子切替信号をデコードして、信号Ｄ１、Ｄ２、Ｔを出力する。ここで、信号Ｄ１、Ｄ２は、それぞれ高周波端子ＲＦ１、ＲＦ２を選択する。例えば、高周波端子ＲＦ１が選択された場合、信号Ｄ１はハイレベル、信号Ｄ２はローレベルになる。信号Ｔは、通常動作モードかテストモードかを表す。例えば、信号Ｔは、通常動作モードのときローレベル、テストモードのときハイレベルになる。
【００４８】
第１の回路１０ａ、１０ｂ及び第２の回路１１ａ、１１ｂは、信号Ｄ１、Ｄ２、Ｔを入力して制御信号Ｑ１ａ、Ｑ２ａ、Ｑ１ｂ、Ｑ２ｂを生成する。第１の回路１０ａは、信号Ｄ１、Ｔを入力して、制御信号Ｑ１ａを生成する。第１の回路１０ｂは、信号Ｄ２、Ｔを入力して、制御信号Ｑ２ａを生成する。第２の回路１１ａは、信号Ｄ１、Ｔを入力して制御信号Ｑ１ｂを生成する。第２の回路１１ｂは、信号Ｄ２、Ｔを入力して制御信号Ｑ２ｂを生成する。
【００４９】
図５は、制御回路の第１及び第２の回路の真理値表である。
第１の回路１０ａ、１０ｂは同一構成であり、信号Ｄ、Ｔを入力して信号Ｑａを生成する。第２の回路１１ａ、１１ｂは、同一構成であり、信号Ｄ、Ｔを入力して信号Ｑｂを生成する。
図５においては、第１及び第２の列にそれぞれ信号Ｔ、Ｄを表している。また、第３列に第１の回路１０ａ、１０ｂが生成する信号Ｑａ、第４列に第２の回路１１ａ、１１ｂが生成する信号Ｑｂを表している。
【００５０】
通常動作モードのとき信号Ｔはローレベル（０）であり、信号Ｑａは信号Ｄと同一、信号Ｑｂは信号Ｄの否定になっている。
テストモードのとき信号Ｔはハイレベル（１）であり、信号Ｑａはハイレベル（１）、信号Ｑｂは信号Ｄと同一になっている。
なお、図５の真理値表から、例えば、第１の回路１０ａ、１０ｂは、論理和回路（ＯＲ）、第２の回路１１ａ、１１ｂは、排他的論理和回路の否定（ＥＸＮＯＲ）で構成できる。
【００５１】
再度図４に戻ると、通常動作モードのとき、制御信号生成回路６ａは、信号Ｄ１、Ｄ２と同一論理の信号として制御信号Ｑ１ａ、Ｑ２ａを生成する。また、制御信号生成回路６ａは、信号Ｄ１、Ｄ２を否定した信号として制御信号Ｑ１ｂ、Ｑ２ｂを生成する。駆動回路７ａを介して、制御信号Ｃｏｎ１ａ、Ｃｏｎ２ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ｂが制御回路４ａから出力される。
【００５２】
例えば、デコーダ１２が、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにローレベルを出力している場合、制御信号Ｃｏｎ１ａは、ハイレベルの第１の電位Ｖｐになる。制御信号Ｃｏｎ２ａは、ローレベルの第２の電位Ｖｎになる。また、制御信号Ｃｏｎ１ｂは、ローレベルの第２の電位Ｖｎ、制御信号Ｃｏｎ２ｂはハイレベルの第１の電位Ｖｐになる。
【００５３】
第１のスイッチ素子１３ａはオンし、第１のスイッチ素子１３ｂはオフする。また、第２のスイッチ素子１４ａはオフし、スイッチ素子１４ｂはオンする。共通端子ＡＮＴは、第１の端子ＲＦ１に接続される。
【００５４】
また、例えば、デコーダ１２が、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにハイレベルを出力している場合、制御信号Ｃｏｎ１ａは、ハイレベルの第１の電位Ｖｐになる。制御信号Ｃｏｎ２ａは、ハイレベルの第１の電位Ｖｐになる。また、制御信号Ｃｏｎ１ｂは、ハイレベルの第１の電位Ｖｐ、制御信号Ｃｏｎ２ｂはローレベルの第２の電位Ｖｎになる。
【００５５】
第１のスイッチ素子１３ａ、１３ｂは、ともにオンする。また、第２のスイッチ素子１４ａはオンし、スイッチ素子１４ｂはオフする。共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。
【００５６】
（第２の実施形態）
次に、第２の実施形態に係る半導体スイッチの端子間の直流オン抵抗の測定方法について図４を参照して説明する。
測定する半導体スイッチ１ａは、第１の端子ＲＦ１、第２の端子ＲＦ２を含む複数の高周波端子ＲＦ１〜ＲＦ２と共通端子ＡＮＴとの間に接続された第１のスイッチ素子１３ａ、１３ｂと、第１の端子ＲＦ１と接地用端子ＧＮＤとの間に接続された第２のスイッチ素子１４ａを備える。
【００５７】
なお、半導体スイッチ１ａのように、第２の端子ＲＦ２と接地用端子ＧＮＤとの間にさらにスイッチ素子１４ｂを備えていてもよい。第１の端子ＲＦ１以外の各高周波端子ＲＦ２と接地用端子ＧＮＤとの間にスイッチ素子１４ｂが接続されている場合は、スイッチ素子１４ｂが接続されている各高周波端子ＲＦ２と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂの直流オン抵抗を測定することができる。
【００５８】
まず、上記のように、切替信号端子ＩＮ１、ＩＮ２に端子切替信号を入力して、デコーダ１２から、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにハイレベルを出力させる。
【００５９】
すなわち、第１の端子ＲＦ１及び第２の端子ＲＦ２に接続された第１のスイッチ素子１３ａ、１３ｂをともにオンさせる。また、第１の端子ＲＦ１に接続された第２のスイッチ素子１４ａをオンさせ、他の第２の端子ＲＦ２に接続されたスイッチ素子１４ｂはオフさせる。共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。
【００６０】
第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。例えば、図４に表したように、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。
【００６１】
次に、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。例えば、第２の端子ＲＦ２と接地用端子ＧＮＤとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。
第１のスイッチ素子１３ａの両端の電圧の測定値を流した電流の値で割ることにより、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの直流オン抵抗を測定することができる。
【００６２】
半導体スイッチ１ａにおいては、共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。そのため、４端子法により、第１のスイッチ素子１３ａの直流オン抵抗を高精度で測定することができる。
【００６３】
半導体スイッチ１ａのように共通端子ＡＮＴが第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続された構成にすることができない場合は、例えば以下のようにして、直流オン抵抗を測定することもできる。
【００６４】
例えば、第１の端子ＲＦ１と共通端子ＡＮＴとの間の直流オン抵抗を測定するときには、第１の端子ＲＦ１と共通端子ＡＮＴとの間に直流電流を流し、両端の電圧を測定することで、抵抗値を測定することができる。例えば、上記測定を半導体チップで実施する場合、サンプルの端子パッド上にプローブを当てることで電流源や電圧計などの外付け回路と接続する必要がある。しかし、このような測定においては、第１の端子ＲＦ１及び共通端子ＡＮＴの接触部に存在する接触抵抗が大きいときには、例えば１Ω程度まで増大してしまう。
【００６５】
図２に表したようなスイッチ部３ａの場合、例えば、各高周波端子ＲＦ１〜ＲＦ６と共通端子ＡＮＴとの間のオン抵抗は、第１のスイッチ素子１３ａ〜１３ｆの各スルーＦＥＴのオン抵抗が支配的である。また、このスルーＦＥＴのオン抵抗の値は３Ω程度と小さい。このため、各高周波端子ＲＦ１〜ＲＦ６と共通端子ＡＮＴとの間のオン抵抗の値を高精度で測定することが困難である。
【００６６】
これに対して、半導体スイッチ１、１ａにおいては、第１の端子ＲＦ１及び第２の端子ＲＦ２に接続された第１のスイッチ素子１３ａ、１３ｂ及び第１の端子ＲＦ１に接続された第２のスイッチ素子１４ａのみをオンさせることができる。
【００６７】
そのため、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する場合、例えば、第２の端子ＲＦ２と接地用端子ＧＮＤとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定することができる。
【００６８】
このとき、電圧計２１のインピーダンスは、第１のスイッチ素子１３ａのオン抵抗と比較して十分に大きいため、電圧計２１には電流は流れない。そのため、電圧計２１が接続される第２の端子ＲＦ２及び接地用端子ＧＮＤと電圧計２１との接触抵抗の影響を受けずに、第１のスイッチ素子１３ａの両端の電圧を高精度で測定することができる。
【００６９】
半導体スイッチ１、１ａの高周波特性の測定と比較して、直流測定は、簡便である。また、共通端子ＡＮＴと各高周波端子ＲＦ１〜ＲＦｋとの間の直流オン抵抗を測定することで、スイッチ部３、３ａ、３ｂの各ＦＥＴの動作確認や直流の挿入損失を測定することができる。
【００７０】
なお、図４においては、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流している。しかし、他の構成も可能である。
【００７１】
図６は、半導体スイッチのオン抵抗の他の測定方法を例示するブロック図である。なお、図６においては、半導体スイッチ１ａの内部構造については、記載を省略している。
図６に表したように、半導体スイッチ１ａの接地用端子ＧＮＤと第２の端子ＲＦ２との間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。
【００７２】
そして、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。
第１のスイッチ素子１３ａの両端の電圧の測定値を流した電流の値で割ることにより、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの直流オン抵抗を測定することができる。
【００７３】
この場合も、電圧計２１のインピーダンスは、第１のスイッチ素子１３ａのオン抵抗と比較して十分に大きいため、電圧計２１には電流は流れない。そのため、電圧計２１が接続される第１の端子ＲＦ１及び共通端子ＡＮＴと電圧計２１との接触抵抗の影響を受けずに、第１のスイッチ素子１３ａの両端の電圧を高精度で測定することができる。
【００７４】
なお、オン抵抗の測定方法として、半導体スイッチ１ａを例に説明したが、図１に表した半導体スイッチ１を用いても同様に、オン抵抗を測定することができる。
また、各高周波端子ＲＦ１〜ＲＦｋの第１の端子ＲＦ１以外のそれぞれと接地用端子ＧＮＤとの間に接続されたスイッチ素子１４ｂ〜１４ｋを備える場合は、端子切替信号に応じて、各高周波端子ＲＦ１〜ＲＦｋに接続された第１のスイッチ素子１３ａ〜１３ｋの直流オン抵抗を測定することができる。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１、１ａ…半導体スイッチ、 ２…基板、 ３、３ａ、３ｂ…スイッチ部、 ４、４ａ…制御回路、 ５…電源回路、 ６、６ａ…制御信号生成回路、 ７、７ａ…駆動回路、 １０ａ、１０ｂ…第１の回路、 １１ａ、１１ｂ…第２の回路、 １２…デコーダ、 １３ａ〜１３ｆ…第１のスイッチ素子、 １４ａ…第２のスイッチ素子、 １４ｂ〜１４ｆ…スイッチ素子、 ＡＮＴ…共通端子、 ＲＦ１…第１の端子（高周波端子）、 ＲＦ２…第２の端子（高周波端子）、 ＲＦ３〜ＲＦｋ…高周波端子、 Ｓ１１〜Ｓ１ｍ…シャントＦＥＴ、 Ｔ１１〜Ｔ１ｎ…スルーＦＥＴ、 ＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂ…レベルシフタ
【技術分野】
【０００１】
本発明の実施形態は、半導体スイッチ及びその測定方法に関する。
【背景技術】
【０００２】
回路の開閉を実行する半導体スイッチは、各種の電子機器に用いることができる。例えば、携帯電話機の高周波回路部においては、送信回路及び受信回路が半導体スイッチを介して共通のアンテナに選択的に接続されるようになっている。また、通信規格の増加にともない、半導体スイッチのポート数も増加している。そのため、半導体スイッチの高周波特性の測定に要する時間も増加している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、端子間の直流オン抵抗を高精度で測定可能な半導体スイッチ及びその測定方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、第１のスイッチ素子と、第２のスイッチ素子と、制御回路と、を備えた半導体スイッチが提供される。第１のスイッチ素子は、第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続される。第２のスイッチ素子は、前記第１の端子と接地用端子との間に接続される。前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行することを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体スイッチの構成を例示するブロック図。
【図２】図１に表した半導体スイッチのスイッチ部の構成を例示する回路図。
【図３】半導体スイッチのレベルシフタの入出力特性を表す真理値表。
【図４】半導体スイッチの他の構成を含むオン抵抗の測定方法を例示するブロック図。
【図５】制御回路の第１及び第２の回路の真理値表。
【図６】半導体スイッチのオン抵抗の他の測定方法を例示するブロック図。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図１に表したように、半導体スイッチ１は、共通端子ＡＮＴと、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む各高周波端子ＲＦ１〜ＲＦｋ（ｋは２以上の自然数）と、の端子間の接続を切り替えるスイッチ部３を備える。スイッチ部３は、制御回路４から出力される制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂに応じて端子間の接続を切り替える。
【０００９】
制御回路４は、切替信号端子ＩＮ１〜ＩＮｉに入力された端子切替信号に応じて、通常動作モードとテストモードとに切り替わる。ここで、切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは、例えば、選択する高周波端子をエンコードするのに必要なビット数に、通常動作モードかテストモードかを表す１ビットを追加したビット数である。切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは、例えば、ｉ≧ｌｏｇ２ｋ＋１を満たす２以上の最小の整数である。
【００１０】
なお、上記の端子数ｉの値は、切替信号端子ＩＮ１〜ＩＮｉに入力される端子切替信号がパラレル信号の場合である。シリアル信号が切替信号端子ＩＮ１〜ＩＮｉに入力される等の場合には、切替信号端子ＩＮ１〜ＩＮｉの端子数ｉは１としてもよい。
【００１１】
制御回路４は、通常動作モードの場合、端子切替信号に応じて、共通端子ＡＮＴを、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む高周波端子ＲＦ１〜ＲＦｋのいずれか１つに接続する。また、テストモードの場合、端子切替信号に応じて、共通端子ＡＮＴを、高周波端子ＲＦ１〜ＲＦｋのいずれか２つ及び接地用端子ＧＮＤに接続する。例えば、共通端子ＡＮＴを第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤに接続する。
【００１２】
制御回路４には、第１の電位Ｖｐ及び第２の電位Ｖｎが供給される。
ここで、第１の電位Ｖｐは、制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂのハイレベルの電位である。第１の電位Ｖｐは、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位である。例えば、３．５Ｖである。
【００１３】
また、第２の電位Ｖｎは、制御信号Ｃｏｎ１ａ〜Ｃｏｎｋａ、Ｃｏｎ１ｂ〜Ｃｏｎｋｂのローレベルの電位である。第２の電位Ｖｎは、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位である。例えば、−１．５Ｖである。
【００１４】
第１の電位Ｖｐ及び第２の電位Ｖｎは、電源回路５から供給される。電源回路５は、外部から供給される正の電源電位Ｖｄｄよりも高い第１の電位Ｖｐと負の第２のＶｎとを生成する。電源回路５は、例えば発振回路とチャージポンプなどにより構成される。スイッチ部３、制御回路４及び電源回路５は、例えば同一基板２上に設けられる。
【００１５】
なお、半導体スイッチ１に供給される電源電位Ｖｄｄが十分高く、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位であれば、第１の電位Ｖｐとして電源電位Ｖｄｄを供給してもよい。また、接地電位が、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位であれば、第２の電位Ｖｎとして接地電位を供給してもよい。この場合、電源回路５はなくてもよい。
【００１６】
半導体スイッチ１は、通常動作モードの場合、端子切替信号に応じて共通端子ＡＮＴと高周波端子ＲＦ１〜ＲＦｋとの間の接続を切り替えるＳＰｋＴ（Single-Pole k-Throw）のスイッチである。
【００１７】
また、半導体スイッチ１は、テストモードの場合、端子切替信号に応じて、共通端子ＡＮＴを、高周波端子ＲＦ１〜ＲＦｋのいずれか２つ及び接地用端子ＧＮＤに接続する。図４において説明するように、テストモードの場合、高周波端子ＲＦ１〜ＲＦｋと共通端子ＡＮＴとの間の直流抵抗値を測定することができる。
【００１８】
次に各部について説明する。
図２は、図１に表した半導体スイッチのスイッチ部の構成を例示する回路図である。
図２に表したように、スイッチ部３ａにおいては、ＳＰ６Ｔスイッチの構成を例示している。共通端子ＡＮＴと第１の端子ＲＦ１、第２の端子ＲＦ２を含む各高周波端子ＲＦ１、ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６との間には、それぞれ第１のスイッチ素子１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆが接続されている。第１のスイッチ素子１３ａ〜１３ｆをそれぞれオンさせることにより、共通端子ＡＮＴと各高周波端子ＲＦ１〜ＲＦ６との間にそれぞれ伝送路が形成される。
【００１９】
第１のスイッチ素子１３ａにおいては、ｎ段（ｎは自然数）のスルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎが直列に接続されている。スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ａが入力される。第１のスイッチ素子１３ｂ〜１３ｆは、それぞれ第１のスイッチ素子１３ａと同一構成である。第１のスイッチ素子１３ｂ〜１３ｆには、それぞれ制御信号Ｃｏｎ２ａ〜Ｃｏｎ６ａが入力される。
【００２０】
第１の端子ＲＦ１と接地用端子ＧＮＤとの間には、第２のスイッチ素子１４ａが接続されている。第１の端子ＲＦ１を除く各高周波端子ＲＦ２〜ＲＦ６と接地用端子ＧＮＤとの間には、それぞれスイッチ素子１４ｂ〜１４ｆが接続されている。
例えば、通常動作モードの場合、第２のスイッチ素子１４ａ、スイッチ素子１４ｂ〜１４ｆは、第１のスイッチ素子１３ａ〜１３ｆがそれぞれオフのときにオンさせる。各高周波端子ＲＦ１〜ＲＦ６に流れる漏洩電流を接地用端子ＧＮＤに逃がし、高周波端子ＲＦ１〜ＲＦ６間のアイソレーションを改善することができる。
【００２１】
第２のスイッチ素子１４ａにおいては、ｍ段（ｍは自然数）のシャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍが直列に接続されている。シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ｂが入力される。スイッチ素子１４ｂ〜１４ｆは、それぞれ第２のスイッチ素子１４ａと同一構成である。スイッチ素子１４ｂ〜１４ｆには、それぞれ制御信号Ｃｏｎ２ｂ〜Ｃｏｎ６ｂが入力される。
【００２２】
例えば、通常動作モードの場合は、以下のように各スイッチ素子を制御すると、第１の端子ＲＦ１と共通端子ＡＮＴとの間が導通する。第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａをオンとし、第１の端子ＲＦ１と接地用端子ＧＮＤとの間の第２のスイッチ素子１４ａをオフとする。すなわち、第１のスイッチ素子１３ａの各スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎをすべてオンとし、第２のスイッチ素子１４ａの各シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍをすべてオフとする。
【００２３】
同時に、第１の端子ＲＦ１を除く他の各高周波端子ＲＦ２〜ＲＦ６と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂ〜１３ｆをすべてオフとし、第１の端子ＲＦ１を除く他の各高周波端子ＲＦ２〜ＲＦ６と接地用端子ＧＮＤとの間のスイッチ素子１４ｂ〜１４ｆをすべてオンとする。すなわち、第１のスイッチ素子１３ｂ〜１３ｆの各スルーＦＥＴをすべてオフとし、スイッチ素子１４ｂ〜１４ｆの各シャントＦＥＴをすべてオンとすればよい。
【００２４】
上記の場合、制御信号Ｃｏｎ１ａは第１の電位Ｖｐ、制御信号Ｃｏｎ２ａ〜Ｃｏｎ６ａは第２の電位Ｖｎ、制御信号Ｃｏｎ１ｂは第２の電位Ｖｎ、制御信号Ｃｏｎ２ｂ〜Ｃｏｎ６ｂは第１の電位Ｖｐに設定される。
【００２５】
また、例えば、テストモードの場合は、以下のように各スイッチ素子を制御すると、第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａの直流オン抵抗の値を測定可能になる。
【００２６】
第１の端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａをオンとし、第１の端子ＲＦ１と接地用端子ＧＮＤとの間の第２のスイッチ素子１４ａをオンとする。すなわち、第１のスイッチ素子１３ａの各スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎをすべてオンとし、第２のスイッチ素子１４ａの各シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍをすべてオンとする。
【００２７】
同時に、第２の端子ＲＦ２と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂをオンとし、第２の端子ＲＦ２と接地用端子ＧＮＤとの間のスイッチ素子１４ａをオフとする。すなわち、第１のスイッチ素子１３ｂの各スルーＦＥＴをすべてオンとし、スイッチ素子１４ｂの各シャントＦＥＴをすべてオフとすればよい。
【００２８】
さらに、他の各高周波端子ＲＦ３〜ＲＦ６を介して、接地用端子ＧＮＤが共通端子ＡＮＴに接続されないようにする。例えば、他の各高周波端子ＲＦ３〜ＲＦ６と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｃ〜１３ｆ、または他の各高周波端子ＲＦ３〜ＲＦ６と接地用端子ＧＮＤとの間のスイッチ素子１４ｃ〜１４ｆの少なくともいずれかをすべてオフとする。すなわち、第１のスイッチ素子１３ｃ〜１３ｆの各スルーＦＥＴ、またはスイッチ素子１４ｃ〜１４ｆの各シャントＦＥＴの少なくともいずれかをすべてオフとすればよい。
【００２９】
上記の場合、制御信号Ｃｏｎ１ａ及び制御信号Ｃｏｎ２ａは第１の電位Ｖｐ、制御信号Ｃｏｎ１ｂは、第１の電位Ｖｐ、制御信号Ｃｏｎ２ｂは第２の電位Ｖｎに設定される。また、制御信号Ｃｏｎ３ａ〜Ｃｏｎ６ａ、Ｃｏｎ３ｂ〜Ｃｏｎ６ｂの少なくともいずれかは、第２の電位Ｖｎに設定され、第２の電位Ｖｎに設定されなかった制御信号は第１の電位Ｖｐに設定される。なお、制御信号Ｃｏｎ３ａ〜Ｃｏｎ６ａ、Ｃｏｎ３ｂ〜Ｃｏｎ６ｂはすべて第２の電位Ｖｎに設定してもよい。
【００３０】
なお、図２においては、スイッチ部３ａの構成として、ＳＰ６Ｔスイッチを例示したが、他の構成のスイッチに対しても同様に適用でき、ｌＰｋＴ（ｌは自然数、ｋは２以上の自然数）スイッチを構成することもできる。
【００３１】
再度図１に戻ると、制御回路４は、制御信号生成回路６と駆動回路７とを有する。
制御信号生成回路６は、図４において説明するように、切替信号端子ＩＮ１〜ＩＮｉに入力された端子切替信号から、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。ここで、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂは、ハイレベルが電源電位Ｖｄｄ、ローレベルが接地電位の信号である。
【００３２】
制御信号生成回路６は、端子切替信号に応じて、通常動作モードとテストモードとに切り替わる。
制御信号生成回路６は、通常動作モードのときは、端子切替信号に応じて、共通端子ＡＮＴを接続する高周波端子ＲＦ１〜ＲＦ６を選択する制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。また、テストモードのときは、端子切替信号に応じて、オン抵抗を測定する高周波端子ＲＦ１〜ＲＦｋを選択する制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを生成する。そして、選択された高周波端子と共通端子との間のオン抵抗の値を測定することができる。
【００３３】
なお、端子切替信号は、通常動作モードとテストモードとの選択、及び高周波端子ＲＦ１〜ＲＦ６の選択が可能であればよい。上記のように、通常動作モードとテストモードを表す１ビットを付加してエンコードしなくてもよい。
【００３４】
駆動回路７は、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂを入力して、ハイレベルが第１の電位Ｖｐ、ローレベルが第２の電位Ｖｎの制御信号Ｃｏｎ１ａ〜Ｃｏｎ６ａ、Ｃｏｎ１ｂ〜Ｃｏｎ６ｂにレベルシフトする。
駆動回路７は、第１の端子ＲＦ１及び第２の端子ＲＦ２を含む高周波端子ＲＦ１〜ＲＦｋ（ｋは２以上の自然数）の数の２倍の２ｋ個の同一構成のレベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂを有する。
【００３５】
各レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂは、ハイレベルが電源電位Ｖｄｄ、ローレベルが０Ｖである入力信号Ｑを、ハイレベルが第１の電位Ｖｐ、ローレベルが第２の電位Ｖｎの出力信号Ｃｏｎにレベルシフトする。
【００３６】
図３は、半導体スイッチのレベルシフタの入出力特性を表す真理値表である。
図３においては、レベルシフタＳＦ１ａの入力信号Ｑに対する出力信号Ｃｏｎの電位を表している。
レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂは同一構成であり、他のレベルシフタＳＦ２ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂも図３と同様の入出力特性を有する。
【００３７】
なお、レベルシフタＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂの回路構成としては、様々な種類が可能である。半導体スイッチ１におけるレベルシフタは、ハイレベルを外部から供給される正の電源電位Ｖｄｄよりも高い第１の電位Ｖｐ、ローレベルを負の第２の電位Ｖｎにレベルシフトする機能を有するものであれば、どのような回路構成でも良い。
【００３８】
また、上記のとおり、第１の電位Ｖｐとして電源電位Ｖｄｄ、第２の電位Ｖｎとして接地電位が供給される場合は、駆動回路７はなくともよい。この場合、制御信号Ｃｏｎ１ａ〜Ｃｏｎ６ａ、Ｃｏｎ１ｂ〜Ｃｏｎ６ｂとして、制御信号Ｑ１ａ〜Ｑｋａ、Ｑ１ｂ〜Ｑｋｂがスイッチ部３に入力される。
【００３９】
次に、ＳＰＤＴ（Single-Pole double-Throw）スイッチを例に、制御信号生成回路６の構成及び端子間のオン抵抗の測定方法についてさらに詳細に説明する。
図４は、半導体スイッチの他の構成を含むオン抵抗の測定方法を例示するブロック図である。なお、図１及び図２と同一の要素には同一の符号を付している。
【００４０】
図４に表したように、半導体スイッチ１ａには、スイッチ部３ｂと、制御回路４ａと、電源回路５と、が設けられている。スイッチ部３ｂは、図２に表したスイッチ部３ａをＳＰＤＴの構成にしたものである。すなわち、スイッチ部３ｂにおいては、第１の端子ＲＦ１、第２の端子ＲＦ２の２つの高周波端子ＲＦ１、ＲＦ２を有する。
【００４１】
第１の端子ＲＦ１と共通端子ＡＮＴとの間には、第１のスイッチ素子１３ａが接続されている。第２の端子ＲＦ２と共通端子ＡＮＴとの間には、第１のスイッチ素子１３ｂが接続されている。第１の端子ＲＦ１と接地用端子ＧＮＤとの間には、第２のスイッチ素子１４ａが接続されている。第２の端子ＲＦ２と接地用端子ＧＮＤとの間には、スイッチ素子１４ｂが接続されている。
【００４２】
なお、図４においては、接地用端子ＧＮＤは、スイッチ部３ｂの内部で接地された構成を例示している。また、第２のスイッチ素子１４ａ及びスイッチ素子１４ｂは、それぞれ接地用端子ＧＮＤに接続されている。しかし、接地用端子ＧＮＤは、スイッチ部３ｂの内部で接地されておらず、また、第２のスイッチ素子１４ａ及びスイッチ素子１４ｂは、それぞれ独立の接地用端子に接続されてもよい。
【００４３】
第１のスイッチ素子１３ａ、１３ｂ、第２のスイッチ素子１４ａ、及びスイッチ素子１４ｂは、図２と同様である。
また、電源回路５は、図１と同様であり、第１の電位Ｖｐ、第２の電位Ｖｎを生成して、制御回路４ａの駆動回路７ａに供給する。
【００４４】
なお、電源回路５は、電源電位Ｖｄｄが十分高く、スイッチ部３ａの各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位であれば、第１の電位Ｖｐとして電源電位Ｖｄｄを供給してもよい。また、接地電位が、スイッチ部３ａの各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位であれば、第２の電位Ｖｎとして接地電位を供給してもよい。この場合、電源回路５はなくてもよい。
【００４５】
制御回路４ａは、切替信号端子ＩＮ１、ＩＮ２に入力された２ビットの端子切替信号に応じて、４ビットの制御信号Ｃｏｎ１ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ａ、Ｃｏｎ２ｂを生成する。制御回路４ａは、制御信号生成回路６ａと駆動回路７ａとを有する。
【００４６】
駆動回路７ａは、４ビットのレベルシフタＳＦ１ａ、ＳＦ１ｂ、ＳＦ２ａ、ＳＦ２ｂを有する。レベルシフタＳＦ１ａ、ＳＦ１ｂ、ＳＦ２ａ、ＳＦ２ｂは、図１に表した駆動回路７と同様であり、制御信号Ｑ１ａ、Ｑ２ａ、Ｑ１ｂ、Ｑ２ｂをレベルシフトした制御信号Ｃｏｎ１ａ、Ｃｏｎ２ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ｂを生成する。第１の電位Ｖｐとして電源電位Ｖｄｄ、第２の電位Ｖｎとして接地電位が供給される場合は、駆動回路７ａは、なくてもよい。
【００４７】
制御信号生成回路６ａにおいては、デコーダ１２は、切替信号端子ＩＮ１、ＩＮ２に入力された２ビットの端子切替信号をデコードして、信号Ｄ１、Ｄ２、Ｔを出力する。ここで、信号Ｄ１、Ｄ２は、それぞれ高周波端子ＲＦ１、ＲＦ２を選択する。例えば、高周波端子ＲＦ１が選択された場合、信号Ｄ１はハイレベル、信号Ｄ２はローレベルになる。信号Ｔは、通常動作モードかテストモードかを表す。例えば、信号Ｔは、通常動作モードのときローレベル、テストモードのときハイレベルになる。
【００４８】
第１の回路１０ａ、１０ｂ及び第２の回路１１ａ、１１ｂは、信号Ｄ１、Ｄ２、Ｔを入力して制御信号Ｑ１ａ、Ｑ２ａ、Ｑ１ｂ、Ｑ２ｂを生成する。第１の回路１０ａは、信号Ｄ１、Ｔを入力して、制御信号Ｑ１ａを生成する。第１の回路１０ｂは、信号Ｄ２、Ｔを入力して、制御信号Ｑ２ａを生成する。第２の回路１１ａは、信号Ｄ１、Ｔを入力して制御信号Ｑ１ｂを生成する。第２の回路１１ｂは、信号Ｄ２、Ｔを入力して制御信号Ｑ２ｂを生成する。
【００４９】
図５は、制御回路の第１及び第２の回路の真理値表である。
第１の回路１０ａ、１０ｂは同一構成であり、信号Ｄ、Ｔを入力して信号Ｑａを生成する。第２の回路１１ａ、１１ｂは、同一構成であり、信号Ｄ、Ｔを入力して信号Ｑｂを生成する。
図５においては、第１及び第２の列にそれぞれ信号Ｔ、Ｄを表している。また、第３列に第１の回路１０ａ、１０ｂが生成する信号Ｑａ、第４列に第２の回路１１ａ、１１ｂが生成する信号Ｑｂを表している。
【００５０】
通常動作モードのとき信号Ｔはローレベル（０）であり、信号Ｑａは信号Ｄと同一、信号Ｑｂは信号Ｄの否定になっている。
テストモードのとき信号Ｔはハイレベル（１）であり、信号Ｑａはハイレベル（１）、信号Ｑｂは信号Ｄと同一になっている。
なお、図５の真理値表から、例えば、第１の回路１０ａ、１０ｂは、論理和回路（ＯＲ）、第２の回路１１ａ、１１ｂは、排他的論理和回路の否定（ＥＸＮＯＲ）で構成できる。
【００５１】
再度図４に戻ると、通常動作モードのとき、制御信号生成回路６ａは、信号Ｄ１、Ｄ２と同一論理の信号として制御信号Ｑ１ａ、Ｑ２ａを生成する。また、制御信号生成回路６ａは、信号Ｄ１、Ｄ２を否定した信号として制御信号Ｑ１ｂ、Ｑ２ｂを生成する。駆動回路７ａを介して、制御信号Ｃｏｎ１ａ、Ｃｏｎ２ａ、Ｃｏｎ１ｂ、Ｃｏｎ２ｂが制御回路４ａから出力される。
【００５２】
例えば、デコーダ１２が、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにローレベルを出力している場合、制御信号Ｃｏｎ１ａは、ハイレベルの第１の電位Ｖｐになる。制御信号Ｃｏｎ２ａは、ローレベルの第２の電位Ｖｎになる。また、制御信号Ｃｏｎ１ｂは、ローレベルの第２の電位Ｖｎ、制御信号Ｃｏｎ２ｂはハイレベルの第１の電位Ｖｐになる。
【００５３】
第１のスイッチ素子１３ａはオンし、第１のスイッチ素子１３ｂはオフする。また、第２のスイッチ素子１４ａはオフし、スイッチ素子１４ｂはオンする。共通端子ＡＮＴは、第１の端子ＲＦ１に接続される。
【００５４】
また、例えば、デコーダ１２が、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにハイレベルを出力している場合、制御信号Ｃｏｎ１ａは、ハイレベルの第１の電位Ｖｐになる。制御信号Ｃｏｎ２ａは、ハイレベルの第１の電位Ｖｐになる。また、制御信号Ｃｏｎ１ｂは、ハイレベルの第１の電位Ｖｐ、制御信号Ｃｏｎ２ｂはローレベルの第２の電位Ｖｎになる。
【００５５】
第１のスイッチ素子１３ａ、１３ｂは、ともにオンする。また、第２のスイッチ素子１４ａはオンし、スイッチ素子１４ｂはオフする。共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。
【００５６】
（第２の実施形態）
次に、第２の実施形態に係る半導体スイッチの端子間の直流オン抵抗の測定方法について図４を参照して説明する。
測定する半導体スイッチ１ａは、第１の端子ＲＦ１、第２の端子ＲＦ２を含む複数の高周波端子ＲＦ１〜ＲＦ２と共通端子ＡＮＴとの間に接続された第１のスイッチ素子１３ａ、１３ｂと、第１の端子ＲＦ１と接地用端子ＧＮＤとの間に接続された第２のスイッチ素子１４ａを備える。
【００５７】
なお、半導体スイッチ１ａのように、第２の端子ＲＦ２と接地用端子ＧＮＤとの間にさらにスイッチ素子１４ｂを備えていてもよい。第１の端子ＲＦ１以外の各高周波端子ＲＦ２と接地用端子ＧＮＤとの間にスイッチ素子１４ｂが接続されている場合は、スイッチ素子１４ｂが接続されている各高周波端子ＲＦ２と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂの直流オン抵抗を測定することができる。
【００５８】
まず、上記のように、切替信号端子ＩＮ１、ＩＮ２に端子切替信号を入力して、デコーダ１２から、信号Ｄ１にハイレベル、信号Ｄ２にローレベル、信号Ｔにハイレベルを出力させる。
【００５９】
すなわち、第１の端子ＲＦ１及び第２の端子ＲＦ２に接続された第１のスイッチ素子１３ａ、１３ｂをともにオンさせる。また、第１の端子ＲＦ１に接続された第２のスイッチ素子１４ａをオンさせ、他の第２の端子ＲＦ２に接続されたスイッチ素子１４ｂはオフさせる。共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。
【００６０】
第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。例えば、図４に表したように、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。
【００６１】
次に、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。例えば、第２の端子ＲＦ２と接地用端子ＧＮＤとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。
第１のスイッチ素子１３ａの両端の電圧の測定値を流した電流の値で割ることにより、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの直流オン抵抗を測定することができる。
【００６２】
半導体スイッチ１ａにおいては、共通端子ＡＮＴは、第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続される。そのため、４端子法により、第１のスイッチ素子１３ａの直流オン抵抗を高精度で測定することができる。
【００６３】
半導体スイッチ１ａのように共通端子ＡＮＴが第１の端子ＲＦ１と第２の端子ＲＦ２と接地用端子ＧＮＤとに接続された構成にすることができない場合は、例えば以下のようにして、直流オン抵抗を測定することもできる。
【００６４】
例えば、第１の端子ＲＦ１と共通端子ＡＮＴとの間の直流オン抵抗を測定するときには、第１の端子ＲＦ１と共通端子ＡＮＴとの間に直流電流を流し、両端の電圧を測定することで、抵抗値を測定することができる。例えば、上記測定を半導体チップで実施する場合、サンプルの端子パッド上にプローブを当てることで電流源や電圧計などの外付け回路と接続する必要がある。しかし、このような測定においては、第１の端子ＲＦ１及び共通端子ＡＮＴの接触部に存在する接触抵抗が大きいときには、例えば１Ω程度まで増大してしまう。
【００６５】
図２に表したようなスイッチ部３ａの場合、例えば、各高周波端子ＲＦ１〜ＲＦ６と共通端子ＡＮＴとの間のオン抵抗は、第１のスイッチ素子１３ａ〜１３ｆの各スルーＦＥＴのオン抵抗が支配的である。また、このスルーＦＥＴのオン抵抗の値は３Ω程度と小さい。このため、各高周波端子ＲＦ１〜ＲＦ６と共通端子ＡＮＴとの間のオン抵抗の値を高精度で測定することが困難である。
【００６６】
これに対して、半導体スイッチ１、１ａにおいては、第１の端子ＲＦ１及び第２の端子ＲＦ２に接続された第１のスイッチ素子１３ａ、１３ｂ及び第１の端子ＲＦ１に接続された第２のスイッチ素子１４ａのみをオンさせることができる。
【００６７】
そのため、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する場合、例えば、第２の端子ＲＦ２と接地用端子ＧＮＤとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定することができる。
【００６８】
このとき、電圧計２１のインピーダンスは、第１のスイッチ素子１３ａのオン抵抗と比較して十分に大きいため、電圧計２１には電流は流れない。そのため、電圧計２１が接続される第２の端子ＲＦ２及び接地用端子ＧＮＤと電圧計２１との接触抵抗の影響を受けずに、第１のスイッチ素子１３ａの両端の電圧を高精度で測定することができる。
【００６９】
半導体スイッチ１、１ａの高周波特性の測定と比較して、直流測定は、簡便である。また、共通端子ＡＮＴと各高周波端子ＲＦ１〜ＲＦｋとの間の直流オン抵抗を測定することで、スイッチ部３、３ａ、３ｂの各ＦＥＴの動作確認や直流の挿入損失を測定することができる。
【００７０】
なお、図４においては、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流している。しかし、他の構成も可能である。
【００７１】
図６は、半導体スイッチのオン抵抗の他の測定方法を例示するブロック図である。なお、図６においては、半導体スイッチ１ａの内部構造については、記載を省略している。
図６に表したように、半導体スイッチ１ａの接地用端子ＧＮＤと第２の端子ＲＦ２との間に電流源２０を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａに電流を流す。
【００７２】
そして、第１の端子ＲＦ１と共通端子ＡＮＴとの間に電圧計２１を接続して、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの両端の電圧を測定する。
第１のスイッチ素子１３ａの両端の電圧の測定値を流した電流の値で割ることにより、第１の端子ＲＦ１に接続された第１のスイッチ素子１３ａの直流オン抵抗を測定することができる。
【００７３】
この場合も、電圧計２１のインピーダンスは、第１のスイッチ素子１３ａのオン抵抗と比較して十分に大きいため、電圧計２１には電流は流れない。そのため、電圧計２１が接続される第１の端子ＲＦ１及び共通端子ＡＮＴと電圧計２１との接触抵抗の影響を受けずに、第１のスイッチ素子１３ａの両端の電圧を高精度で測定することができる。
【００７４】
なお、オン抵抗の測定方法として、半導体スイッチ１ａを例に説明したが、図１に表した半導体スイッチ１を用いても同様に、オン抵抗を測定することができる。
また、各高周波端子ＲＦ１〜ＲＦｋの第１の端子ＲＦ１以外のそれぞれと接地用端子ＧＮＤとの間に接続されたスイッチ素子１４ｂ〜１４ｋを備える場合は、端子切替信号に応じて、各高周波端子ＲＦ１〜ＲＦｋに接続された第１のスイッチ素子１３ａ〜１３ｋの直流オン抵抗を測定することができる。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１、１ａ…半導体スイッチ、 ２…基板、 ３、３ａ、３ｂ…スイッチ部、 ４、４ａ…制御回路、 ５…電源回路、 ６、６ａ…制御信号生成回路、 ７、７ａ…駆動回路、 １０ａ、１０ｂ…第１の回路、 １１ａ、１１ｂ…第２の回路、 １２…デコーダ、 １３ａ〜１３ｆ…第１のスイッチ素子、 １４ａ…第２のスイッチ素子、 １４ｂ〜１４ｆ…スイッチ素子、 ＡＮＴ…共通端子、 ＲＦ１…第１の端子（高周波端子）、 ＲＦ２…第２の端子（高周波端子）、 ＲＦ３〜ＲＦｋ…高周波端子、 Ｓ１１〜Ｓ１ｍ…シャントＦＥＴ、 Ｔ１１〜Ｔ１ｎ…スルーＦＥＴ、 ＳＦ１ａ〜ＳＦｋａ、ＳＦ１ｂ〜ＳＦｋｂ…レベルシフタ
【特許請求の範囲】
【請求項１】
第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続された第１のスイッチ素子と、
前記第１の端子と接地用端子との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行する制御回路と、
を備えたことを特徴とする半導体スイッチ。
【請求項２】
前記複数の高周波端子の前記第１の端子以外のそれぞれと前記接地用端子との間に接続され、前記制御信号によりオンまたはオフされるスイッチ素子をさらに備え、
前記制御回路は、前記テストモードにおいて、前記端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか２つと接地用端子とに接続することを特徴とする請求項１記載の半導体スイッチ。
【請求項３】
正の電源電位よりも高い第１の電位を生成する電源回路をさらに備え、
前記制御回路は、前記制御信号のハイレベルを前記第１の電位にレベルシフトする駆動回路をさらに有することを特徴とする請求項１または２に記載の半導体スイッチ。
【請求項４】
前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子と同一の半導体基板に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の半導体スイッチ。
【請求項５】
第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続された第１のスイッチ素子と、前記第１の端子と接地用端子との間に接続された第２のスイッチ素子と、を有する半導体スイッチの前記第１の端子に接続された前記第１のスイッチ素子の直流オン抵抗の測定方法であって、
前記第１の端子及び前記第２の端子に接続された前記第１のスイッチ素子及び前記第１の端子に接続された前記第２のスイッチ素子のみをオンさせる工程と、
前記第１の端子に接続された前記第１のスイッチ素子に電流を流す工程と、
前記第１の端子に接続された前記第１のスイッチ素子の両端の電圧を測定する工程と、
を備えたことを特徴とする測定方法。
【請求項６】
前記電流を流す工程は、前記共通端子と前記第１の端子との間に電流を流す工程であり、
前記電圧を測定する工程は、前記第２の端子と前記接地用端子との間の電圧を測定する工程であることを特徴とする請求項５記載の測定方法。
【請求項７】
前記電流を流す工程は、前記接地用端子と前記第２の端子との間に電流を流す工程であり、
前記電圧を測定する工程は、前記第１の端子と前記共通端子との間の電圧を測定する工程であることを特徴とする請求項５記載の測定方法。
【請求項１】
第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続された第１のスイッチ素子と、
前記第１の端子と接地用端子との間に接続された第２のスイッチ素子と、
前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれオンまたはオフさせる制御信号を出力し、端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか１つに接続する通常動作モードと、前記共通端子を前記第１の端子と前記第２の端子と接地用端子とに接続するテストモードと、を実行する制御回路と、
を備えたことを特徴とする半導体スイッチ。
【請求項２】
前記複数の高周波端子の前記第１の端子以外のそれぞれと前記接地用端子との間に接続され、前記制御信号によりオンまたはオフされるスイッチ素子をさらに備え、
前記制御回路は、前記テストモードにおいて、前記端子切替信号に応じて、前記共通端子を前記複数の高周波端子のいずれか２つと接地用端子とに接続することを特徴とする請求項１記載の半導体スイッチ。
【請求項３】
正の電源電位よりも高い第１の電位を生成する電源回路をさらに備え、
前記制御回路は、前記制御信号のハイレベルを前記第１の電位にレベルシフトする駆動回路をさらに有することを特徴とする請求項１または２に記載の半導体スイッチ。
【請求項４】
前記制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子と同一の半導体基板に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の半導体スイッチ。
【請求項５】
第１の端子及び第２の端子を含む複数の高周波端子のそれぞれと共通端子との間に接続された第１のスイッチ素子と、前記第１の端子と接地用端子との間に接続された第２のスイッチ素子と、を有する半導体スイッチの前記第１の端子に接続された前記第１のスイッチ素子の直流オン抵抗の測定方法であって、
前記第１の端子及び前記第２の端子に接続された前記第１のスイッチ素子及び前記第１の端子に接続された前記第２のスイッチ素子のみをオンさせる工程と、
前記第１の端子に接続された前記第１のスイッチ素子に電流を流す工程と、
前記第１の端子に接続された前記第１のスイッチ素子の両端の電圧を測定する工程と、
を備えたことを特徴とする測定方法。
【請求項６】
前記電流を流す工程は、前記共通端子と前記第１の端子との間に電流を流す工程であり、
前記電圧を測定する工程は、前記第２の端子と前記接地用端子との間の電圧を測定する工程であることを特徴とする請求項５記載の測定方法。
【請求項７】
前記電流を流す工程は、前記接地用端子と前記第２の端子との間に電流を流す工程であり、
前記電圧を測定する工程は、前記第１の端子と前記共通端子との間の電圧を測定する工程であることを特徴とする請求項５記載の測定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１３４２１９（Ｐ２０１２−１３４２１９Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８２９８９（Ｐ２０１０−２８２９８９）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]