半導体素子の駆動装置及び方法
【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。半導体素子駆動回路１３のｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。
【解決手段】電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。半導体素子駆動回路１３のｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング機能を有する半導体素子の駆動装置及び方法に関する。詳しくは、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法に関する。
【背景技術】
【０００２】
従来より、電気自動車においては、一般的に、３相交流により駆動される同期電動機が用いられているため、バッテリ（直流電源）の直流出力を３相交流に変換して同期電動機を駆動するインバータが搭載されている。なお、このように電気自動車に搭載されるインバータを特に、「電気自動車用インバータ」と呼ぶ。
電気自動車用インバータの多くは、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を採用し、当該ＰＷＭ制御を実現するための電力用半導体素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を採用している（特許文献１乃至３参照）。
【０００３】
ＩＧＢＴは、ゲート−エミッタ間の電圧Ｖｇｅで駆動され、ゲートに対する入力信号によってターンオン及びターンオフの動作ができる自己消弧形の半導体素子である。
ここで、ターンオフスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が導通状態から遮断状態に切り替わることをいう。ターンオンスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が遮断状態から導通状態に切り替わることをいう。
【０００４】
電気自動車用インバータにおいては、このようなＩＧＢＴに対して、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が対となって用いられている。即ち、ＦＷＤは、ＩＧＢＴに対する還流ダイオードであり、ＩＧＢＴと並列に、かつ、ＩＧＢＴの入出力方向とは逆方向に接続される。
【０００５】
また、電気自動車用インバータにおいては、ＩＧＢＴを駆動する回路（以下、「半導体素子駆動回路」と呼ぶ）が設けられている。即ち、半導体素子駆動回路は、ＩＧＢＴのゲート−エミッタ間の電圧Ｖｇｅの値を可変することで、ＩＧＢＴのターンオン及びターンオフを制御する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３０６１６６号公報
【特許文献２】特開２００８−７８８１６号公報
【特許文献３】特開２００８−１９９８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＩＧＢＴのターンオン又はターンオフといったスイッチング時の過渡期間においては、サージ電圧が発生する。以下、サージ電圧の概略について説明する。
ＩＧＢＴが接続された回路（母線）には、浮遊インダクタンスが存在する。このような浮遊インダクタンスは、電流に対して慣性力となり、当該電流の変化を妨げるように作用する。従って、電流が急激に減少しようとすると、浮遊インダクタンス内部において、当該電流の減少を妨げる方向に起電力が発生する。即ち、電気自動車用インバータにおいては、バッテリの電源電圧に対して直列に加算される方向に起電力が発生する。このようにして発生された起電力に基づく電圧が、「サージ電圧」と呼ばれている。
電気自動車用インバータにおいては、直列接続された２つのＩＧＢＴが１単位として、同期電動機の３相分の負荷に対して、例えば３単位等の複数単位が並列接続されて用いられる。１単位内では、一方のＩＧＢＴがターンオンするときには、他方のＩＧＢＴがターンオフする。従って、１単位内のスイッチング時の過渡期間においては、何れか一方のＩＧＢＴのコレクタ電流が急激に低下するため、大きなサージ電圧が発生して電源電圧に重畳され、ＩＧＢＴのコレクタ−エミッタ間に印加される。
【０００８】
このため、ＩＧＢＴは、このようなサージ電圧に耐え得る素子耐圧を有している必要がある。従って、当然ながら、サージ電圧が大きくなるほど、要求される素子耐圧も上昇するため、ＩＧＢＴも大型化する。プラント等で用いられる産業用インバータであれば、工場内に充分な設置スペースがあるため、大型のＩＧＢＴを採用することができる。しかしながら、電気自動車用インバータでは、そのような設置スペースを電気自動車内に確保することは困難であり、大型のＩＧＢＴを採用することは非常に困難である。
よって、電気自動車用インバータに搭載されるＩＧＢＴとしては、小型化が要求されることになる。ＩＧＢＴの小型化のためには、逆に、素子耐圧を低く抑えればよく、このためには、サージ電圧を低減させればよい。
【０００９】
上述したように、電流の急激な減少によりサージ電圧が発生するのであるから、電流の減少の変化度合を緩慢にすることで、サージ電圧を低減することができる。即ち、ＩＧＢＴのスイッチング時の電流や電圧の立上りや立下りの時間を、以下「スイッチング速度」と呼ぶならば、スイッチング速度を遅くすることで、サージ電圧を低減することができる。
【００１０】
しかしながら、サージ電圧を低減すべくスイッチング速度を遅くすると、今度は、スイッチング時の過渡時期におけるＩＧＢＴやＦＷＤの損失（以下、「スイッチング損失」と呼ぶ）が大きくなってしまう。
一方で、スイッチング損失を低減すべくスイッチング速度を速くすると、上述の如く、サージ電圧が大きくなってしまう。
このように、サージ電圧とスイッチング損失との間には、トレードオフ（背反要件）の関係がある。なお、以下、このような関係にあるサージ電圧とスイッチング損失の特性を、「サージ電圧とスイッチング損失のトレードオフ特性」と呼ぶ。
【００１１】
従って、電気自動車用インバータにおいては、サージ電圧とスイッチング損失のトレードオフ特性を改善すること、換言すると、ＩＧＢＴのスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが要望されている。
このような要望を応えるべく、特許文献１乃至３には幾つかの手法が開示されているが、これらの従来の手法では当該要望に充分に応えられているとは言い難い。このため、当該要望に充分に応えることが可能な新たな手法が求められている状況である。
【００１２】
以上、電気自動車用インバータを例について説明したが、小型化は、電気自動車用インバータのみに要求されている訳ではなく、スイッチング機能を有する半導体素子を採用する各種機器に対して要求されている。従って、当該要望に充分に応えることが可能な新たな手法は、電気自動車用インバータのＩＧＢＴのみならず、スイッチング機能を有する半導体素子一般に広く適用できることも要求されている状況である。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、スイッチング機能を有する半導体素子の駆動装置及び方法であって、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体素子の駆動装置は、ゲートに与えられる駆動信号の電圧（例えば実施形態におけるＩＧＢＴのゲート−エミッタ間の電圧）に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子（例えば実施形態におけるＩＧＢＴ）によって、前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する、半導体素子の駆動装置（例えば実施形態における半導体素子駆動回路）において、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する帰還部（例えば実施形態におけるｄｉ／ｄｔ帰還部）
を備えることを特徴とする。
【００１５】
この発明によれば、帰還部は、［発明を実施するための形態］の欄で後述する、本発明の「ｄｉ／ｄｔ自己帰還動作」を行うことができる。
これにより、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することができる。
特に、この発明によれば、スイッチング損失の増加を抑制しつつ、半導体素子がターンオフ時に生ずるサージ電圧を低減することができる。
【００１６】
この場合、前記帰還部は、
前記前記半導体素子のコレクタ電流の前記時間変化が、前記半導体素子のエミッタに寄生する浮遊インダクタンスにおいて一時的に蓄えられ、その後、前記浮遊インダクタンスから放出される電圧エネルギーに基づいて、前記帰還電圧を生成する、
ようにすることができる。
【００１７】
この発明によれば、帰還部を、構成上避けられない回路の浮遊インダクタンスやプリント基板の配線インダクタンス、及び、幾つかの受動素子により実現できる。
即ち、新たな能動素子を付加することなく帰還部を実現し、当該帰還部を実装した半導体素子の駆動装置により、能動的なゲート制御を実現することが可能になる。
このように、新たな能動素子を付加することなく半導体素子の駆動装置を実現することができるので、当該半導体素子の駆動装置は、小型で極めて故障しにくいものになる。
【００１８】
本発明の半導体素子の駆動方法は、上述した本発明の半導体素子の駆動装置に対応する方法である。従って、上述した本発明の半導体素子の駆動装置と同様の効果を奏することが可能になる。
【発明の効果】
【００１９】
本発明によれば、スイッチング機能を有する半導体素子の駆動装置及び方法として、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法を提供することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された半導体素子駆動回路を含む、電子回路の一実施形態の概略構成を示す図である。
【図２】本発明の「ｄｉ／ｄｔ自己帰還動作」を実現可能な制御ブロックを示している。
【図３】サージ電圧とスイッチング損失のトレードオフ特性が生じる従来の手法を説明する図である。
【図４】本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のＩＧＢＴがターンオフするときのゲートの駆動の様子を示すタイミングチャートである。
【図５】図１の電子回路として、本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用したターンオフ基本モデルの概略構成を示す図である。
【図６】図５の電子回路のターンオフ基本モデルのフローチャートである。
【図７】図６のターンオフ基本モデルの電子回路、及び従来の電子回路の各々のターンオフ時の動作の結果を示すタイミングチャートである。
【図８】図６のターンオフ基本モデルの電子回路及び従来の電子回路の各々のターンオフ時における、サージ電圧と損失との関係の一例を示す図である。
【図９】図６のターンオフ基本モデルの実装の形態の概略構成を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面に基づいて説明する。
【００２２】
図１は、本発明の半導体素子駆動回路１３を含む電子回路１の一実施形態の概略構成を示す図である。
【００２３】
電子回路１は、例えば、電気自動車用インバータのパワーモジュールの一部として採用することができる。電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。
【００２４】
ＩＧＢＴ１１とＦＷＤ１２とは、並列に、かつ入出力方向が逆方向に接続されている。
ＩＧＢＴ１１は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、ＩＧＢＴ１１のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート−エミッタ間の電圧Ｖｇｅの大きさに応じて、ターンオン又はターンオフする。
半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。
【００２５】
半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、を備えている。
電圧源２２は、ゲート電圧Ｖｇｇを出力し、その一端がＩＧＢＴ１１のエミッタに接続され、その他端がゲート抵抗２１を介してＩＧＢＴ１１のゲートに接続される。
即ち、ゲート抵抗２１は、その一端が電圧源２２に接続され、他端がＩＧＢＴ１１のゲートに接続される。ゲート抵抗２１は、その抵抗値Ｒｇに応じて、ターンオン又はターンオフの過渡期にみられるＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの振動抑制や、ＩＧＢＴ１１のスイッチング速度等を調整する機能を有している。
電圧源２２が、ゲート電圧Ｖｇｇを高値（ハイ）にすると、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅも高値（ハイ）になり、ＩＧＢＴ１１がターンオンする。一方、電圧源２２が、ゲート電圧Ｖｇｇを低値（ロー）にすると、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅも低値（ロー）になり、ＩＧＢＴ１１がターンオフする。
【００２６】
ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１が接続された母線を流れる電流時間変化に基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部、即ち駆動信号の電圧の一部として加算する。
具体的にはここでは、ｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。
このようなｄｉ／ｄｔ帰還部２３の動作が、本発明が適用される動作であり、以下、従来の他の動作と区別すべく、特に「ｄｉ／ｄｔ自己帰還動作」と呼ぶ。
【００２７】
以下、本発明の「ｄｉ／ｄｔ自己帰還動作」について、さらに詳しく説明する。
式（１）乃至式（１１）は、本発明の「ｄｉ／ｄｔ自己帰還動作」の原理を説明する式である。
【数１】
式（１）において、Ｉｃｅは、ＩＧＢＴ１１のコレクタ−エミッタ間の電流（コレクタ電流Ｉｃと等価）を示している。ｇｍは、ＩＧＢＴ１１の相互コンダクタンスを示している。Ｖｇｅは、ＩＧＢＴ１１のゲート−エミッタ間の電圧を示している。ＶＴｈは、ＩＧＢＴ１１の閾値電圧を示している。
式（１）から、式（２）が得られる。
【数２】
式（２）に示すように、ＩＧＢＴ１１のコレクタ−エミッタ間の電流ＩｃＥの時間変化は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅと、ＩＧＢＴ１１の相互コンダクタンスｇｍの時間変化に依存する。
ＩＧＢＴ１１の相互コンダクタンスｇｍは、式（３）のように示される。
【数３】
式（３）において、αＰＮＰは、エミッタ注入効率を示している。μｎｓは、チャネル内電子の平均移動度を示す。
式（３）から、式（４）が得られる。
【数４】
ここで、式（５）に示すようにＫを定義する。
【数５】
以上の式（２）乃至式（５）から、式（６）が得られる。
【数６】
また、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅは、式（７）のように示される。
【数７】
式（７）において、ＶＦＢは、帰還電圧を示す。ここで、簡素化のためにゲート抵抗Ｒｇ＝０とすると、式（７）から、式（８）が得られる。
【数８】
式（８）から、式（９）が得られる。
【数９】
式（９）より、ゲイン（大きさ）は２ｇｍに、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔは、帰還電圧ＦＢに、それぞれ比例することがわかる。
ここで、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔに比例した電圧を、帰還電圧ＶＦＢとしてフィードバックさせると、式（１０）及び式（１１）が得られる。
【数１０】
【数１１】
式（１１）より、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔは、自身の２階微分に比例することがわかる。
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」では、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに比例した電圧が、帰還電圧ＶＦＢとなり、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算される。これにより、ＩＧＢＴ１１のサージ電圧の発生が開始する領域であって、コレクタ電流Ｉｃの時間変化の変曲する領域において、最も高いゲインを得ること、即ち、ｄＩｃ／ｄｔに作用させることができる。
【００２８】
図２は、上述した式（１０）や式（１１）により得られる制御ブロック、即ち本発明の「ｄｉ／ｄｔ自己帰還動作」を実現可能な制御ブロックを示している。
図２に示すように、本発明の「ｄｉ／ｄｔ自己帰還動作」は、加算ブロックＢ１と、ゲインブロックＢ２と、時間微分ブロックＢ３とから構成されるフィードバックループ制御系により実現される。
加算ブロックＢ１は、ＩＧＢＴ１１のゲートに対応する。即ち、加算ブロックＢ１において、正（＋）入力は、電圧源２２からＩＧＢＴ１１のゲートへの入力に対応し、負（−）入力は、ｄｉ／ｄｔ帰還部２３からＩＧＢＴ１１のゲートへの入力に対応する。
ｄｉ／ｄｔ帰還部２３からＩＧＢＴ１１のゲートへの入力は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔが時間微分ブロックＢ３においてさらに時間微分された電圧情報となる。
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間微分値ｄＩｃ／ｄｔがさらに時間微分された電圧情報が、帰還電圧ＶＦＢとして、ＩＧＢＴ１１のゲートに負帰還することにより実現される。
【００２９】
ここで、帰還電圧ＶＦＢの極性は、ＩＧＢＴ１１がターンオンする時には、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを下げる方向となり、ＩＧＢＴ１１がターンオフする時には、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを上げる方向となる。即ち、ＩＧＢＴ１１のゲートにおいて、電流の時間的変化の変曲点（電流の２階時間微分）がゼロになるように、電流変化の度合に応じて、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅが自動的に増減することによって、ＩＧＢＴ１１からのサージ電圧が自動的に抑制される。さらに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔの状態は時々刻々と変化するが、この時々刻々と変化する状態は帰還されるので、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅが常に最適調整される。
【００３０】
この場合の帰還ゲインは、ゲインブロックＢ２のゲイン、即ち、予めフィードバックループ制御系に設定された制御ゲインＡｇａｉｎと、ＩＧＢＴ１１が有する相互コンダクタンスｇｍとの積で決定される。
一般的に、ＩＧＢＴ１１の相互コンダクタンスｇｍは大きいゲインを有するので、制御ゲインＡｇａｉｎは比較的小さな値であっても、電流変化に影響を与え、サージ電圧とスイッチング損失のトレードオフ特性を理想的に改善する作用が生じる。さらに、この作用により、ＩＧＢＴ１１個々のスイッチング速度のばらつきが自動的に最適化される。
即ち、特許文献１の従来の技術が、ＩＧＢＴの最悪値に制御パラメータを合せる必要があるのに対して、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することで、個体差によらず常に最適な状態で自動的にＩＧＢＴ１１を駆動させることが可能になる。
【００３１】
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することにより、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる。
ここで、図３を参照して、従来一般的に行われてきた手法（以下、「従来の手法」と呼ぶ）を説明することで、サージ電圧とスイッチング損失のトレードオフ特性の詳細について説明する。
【００３２】
図３は、サージ電圧とスイッチング損失のトレードオフ特性が生じる従来の手法を説明する図である。
図３（Ａ）は、従来の手法が適用された場合における、ＩＧＢＴがターンオフするときのゲートの駆動の様子を示すタイミングチャートである。具体的には、図３（Ａ）において、上から順に、ゲート−エミッタ間の電圧Ｖｇｅと、コレクタ電流Ｉｃと、コレクタ−エミッタ間の電圧Ｖｃｅと、の各々についてのタイミングチャートが示されている。
図３（Ａ）の何れのタイミングチャートにおいても、実線が、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合が相対的に大きい場合の波形を示し、破線が、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合が相対的に小さい場合の波形を示している。
図３（Ｂ）は、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合の大小と、サージ電圧及びスイッチング損失と、の対応関係を示している。
【００３３】
図３（Ａ）に示すように、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合の大小に応じて、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの変化の仕方が異なる。
そこで、従来の手法では、ゲート抵抗（図１のゲート抵抗２１に相当）の抵抗値Ｒｇによって、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合を一意に決定することで、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの変化の仕方を決定付け、これにより、サージ電圧及びスイッチング特性の度合を決定していた。
即ち、過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を大きくすると、図３（Ａ）及び図３（Ｂ）に示すように、コレクタ電流Ｉｃの変化速度が高速になることから、サージ電圧は大きくなる。一方で、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの各々の立上り及び立下りの速度が急峻になる分だけ、スイッチング損失は小さくなる。
逆に、過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を小さくすると、図３（Ａ）及び図３（Ｂ）に示すように、コレクタ電流Ｉｃの変化速度が低速になることから、サージ電圧は小さくなる。一方で、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの各々の立上り及び立下りの速度が緩慢になる分だけ、スイッチング損失は大きくなる。
従来の手法では、このような過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を大きくさせる状態と小さくさせる状態とのうち何れか一方のみしか選択できない。従って、サージ電圧とスイッチング損失との特性のうち、何れか一方の特性を小さくすることはできても、そのトレードオフとして、他方の特性は大きくなることになる。
即ち、従来の手法を適用した場合、サージ電圧とスイッチング損失とはトレードオフの関係にあり、何れか一方の特性のみしか改善することができない。このような関係にあるサージ電圧とスイッチング損失の特性が、サージ電圧とスイッチング損失のトレードオフ特性と呼ばれているものである。
【００３４】
このようなサージ電圧とスイッチング損失のトレードオフ特性は、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することにより改善することができる。
図４は、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のＩＧＢＴ１１がターンオフするときのゲートの駆動の様子を示すタイミングチャートである。
図４（Ａ）は、「ｄｉ／ｄｔ自己帰還動作」が適用されていない場合の従来のゲート−エミッタ間の電圧Ｖｇｅ、及び、本発明の「ｄｉ／ｄｔ自己帰還動作」により発生する帰還電圧ＶＦＢのタイミングチャートである。即ち、図４（Ａ）において、実線が、従来のゲート−エミッタ間の電圧Ｖｇｅの波形を示し、破線が、帰還電圧ＶＦＢの波形を示している。
図４（Ｂ）は、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のゲート−エミッタ間の電圧Ｖｇｅのタイミングチャートである。即ち、図４（Ａ）と図４（Ｂ）とを比較すると容易にわかることであるが、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のゲート−エミッタ間の電圧Ｖｇｅとは、従来のゲート−エミッタ間の電圧Ｖｇｅに対して帰還電圧ＶＦＢが加算された電圧であり、以下、「電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅ」と呼ぶ。
図４（Ｃ）は、コレクタ電流Ｉｃのタイミングチャートである。
図４（Ｄ）は、コレクタ−エミッタ間の電圧Ｖｃｅのタイミングチャートである。
【００３５】
図４（Ａ）乃至図４（Ｃ）に示すように、コレクタ電流Ｉｃの変化が小さいときには、その時間微分値ｄＩｃ／ｄｔは０に近くなる。よって、帰還電圧ＶＦＢも０に近くなるため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅは、従来のゲート−エミッタ間の電圧Ｖｇｅとほぼ同じ大きさとなる。このため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合も、従来のゲート−エミッタ間の電圧Ｖｇｅとほぼ同じく大きなものとなる。
これにより、コレクタ−エミッタ間の電圧Ｖｃｅの立上りの速度も従来とほぼ同程度の急峻なものになり、スイッチング損失は小さくなる。
【００３６】
その後、コレクタ電流Ｉｃが減少し始めると、その時間微分値ｄＩｃ／ｄｔが一定以上となる。その結果、一定以上の帰還電圧ＶＦＢが発生して、当該帰還電圧ＶＦＢが、従来のゲート−エミッタ間の電圧Ｖｇｅに対して加算された電圧が、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅとなる。このため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合が、従来のゲート−エミッタ間の電圧Ｖｇｅと比較して小さくなる。
これにより、コレクタ電流Ｉｃの変化の度合が、従来と比較して抑制されるので、図４（Ｄ）に示すように、サージ電圧も従来のもの（図３（Ａ）参照）と比較して抑制される。
【００３７】
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することで、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合が各区間において自動的に調整され、その結果、スイッチング損失の増加を抑制しつつ、サージ電圧の低減させる効果を奏することが可能になる。即ち、当該効果とは、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる効果であると把握することができる。
【００３８】
図５は、このような本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用した場合における、半導体素子駆動回路１３を含む電子回路１の一実施形態の概略構成を示す図である。
図１と図５とを比較するに、電子回路１の構成のうち、ｄｉ／ｄｔ帰還部２３以外の構成は同様なものとなっている。即ち、図５は、ｄｉ／ｄｔ帰還部２３の構成例が示されている点が図１との差異点である。そこで、以下、図１との差異点、即ち、ｄｉ／ｄｔ帰還部２３の構成について説明する。
なお、本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用した場合の電子回路１は、図５に示す構成が基本となって、各種各様の形態で具現化（実装）される。そこで、以下、電子回路１の図５に示す構成を、「ターンオフ基本モデル」と呼ぶ。
【００３９】
ｄｉ／ｄｔ帰還部２３は、ｄｉ／ｄｔ検出部３１と、ゲイン部３２と、電圧源３３と、を備えている。
ｄｉ／ｄｔ検出部３１は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔを検出する。
ゲイン部３２は、ｄｉ／ｄｔ検出部３１により検出された時間微分値ｄＩｃ／ｄｔに対して、所定のゲインを乗算する。
電圧源３３は、ゲイン部３２により所定のゲインが乗算された時間微分値ｄＩｃ／ｄｔに対応する大きさの電圧を、帰還電圧ＶＦＢとして出力する。
【００４０】
図６は、図５の電子回路１のターンオフ基本モデルのフローチャートである。
図６において、ＩＧＢＴ１１がターンオフしたことによるゲート−エミッタ間の電圧Ｖｇｅの変化が、ＩＧＢＴ１１を介してコレクタ電流Ｉｃの変化になり、リアクタンスＬｓを介してサージ電圧△Ｖｃｅｐになるまでの一方向（同図中下方向）のフローは、従来から存在する。そこで、以下、かかるフローを「従来のフロー」と呼ぶ。
ターンオフ基本モデルでは、このような従来のフローに対してさらに、コレクタ電流Ｉｃの変化に対応する帰還電圧ＶＦＢの変化が負帰還されて、ゲート−エミッタ間の電圧Ｖｇｅの変化に加算される。
【００４１】
図７は、図５及び図６の電子回路１のターンオフ基本モデル、及び従来のフローに従って動作する電子回路（以下、「従来の電子回路」と呼ぶ）の各々のターンオフ時の動作の結果を示すタイミングチャートである。
図７（Ａ）は、ゲート−エミッタ間の電圧Ｖｇｅのタイミングチャートである。
図７（Ｂ）は、コレクタ電流Ｉｃのタイミングチャートである。
図７（Ｃ）は、帰還電圧ＶＦＢのタイミングチャートである。
図７（Ｄ）は、コレクタ−エミッタ間の電圧Ｖｃｅのタイミングチャートである。
図７（Ａ）、図７（Ｂ）、及び図７（Ｄ）において、実線が、電子回路１のターンオフ基本モデルの波形を示し、破線が、従来の電子回路についての波形を示している。なお、帰還電圧ＶＦＢは従来の電子回路では存在しないので、図７（Ｃ）に示す帰還電圧ＶＦＢは、当然ながら、電子回路１のターンオフ基本モデルによるものである。
【００４２】
詳細な原理については、図４を用いて上述した通りであるため、ここでは簡単に説明する。
図７（Ｂ）のコレクタ電流Ｉｃの減少が開始されるまでの区間、即ち同図中の「作用区間」となる前の区間では、図７（Ｃ）に示すように、電子回路１のターンオフ基本モデルでは帰還電圧ＶＦＢが発生しない。
このため、図７（Ａ）に示すように、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）は、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）とほぼ同様に変化していくことになる。
その結果、図７（Ｄ）に示すように、電子回路１のターンオフ基本モデルのコレクタ−エミッタ間の電圧Ｖｃｅ（実線の波形）の立上りの速度は、従来の電子回路のコレクタ−エミッタ間の電圧Ｖｃｅ（破線の波形）とほぼ同等に急峻なものとなる。
これにより、電子回路１のターンオフ基本モデルのスイッチング損失は、従来の電子回路とほぼ同程度の低レベルを維持することが可能になる。
【００４３】
一方で、図７（Ｂ）のコレクタ電流Ｉｃが減少している区間、即ち同図中の「作用区間」では、図７（Ｃ）に示すように、電子回路１のターンオフ基本モデルにおいて帰還電圧ＶＦＢが発生する。
このため、図７（Ａ）に示すように、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）は、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）に対して、帰還電圧ＶＦＢが加算されたものになる。その結果、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）の変化の度合が、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）と比較して小さくなる。
その結果、図７（Ｂ）に示すように、電子回路１のターンオフ基本モデルのコレクタ電流Ｉｃ（実線の波形）の変化の度合が、従来の電子回路のコレクタ電流Ｉｃ（破線の波形）と比較して抑制される。
これにより、図７（Ｄ）に示すように、電子回路１のターンオフ基本モデルのサージ電圧△Ｖｃｅｐ（実線の波形の高低差）が、従来の電子回路のサージ電圧△Ｖｃｅｐ（破線の波形の高低差）と比較して抑制される。
【００４４】
図８は、電子回路１のターンオフ基本モデル及び従来の電子回路の各々のターンオフ時における、サージ電圧と損失との関係の一例を示す図である。
図８において、縦軸はサージ電圧△Ｖｃｅｐを示し、横軸はスイッチング損失を示している。また、実線は、電子回路１のターンオフ基本モデルについての、帰還ゲインを変化させた場合の各実測値をプロットしたものを結んだ曲線である。一方、破線は、従来の電子回路について、帰還ゲインを変化させた場合の各実測値をプロットしたものを結んだ曲線である。
図８に示すように、電子回路１のターンオフ基本モデルの帰還ゲインを最適化することによって、例えば同図の白抜き矢印の先が示すプロットに対応する帰還ゲインを採用することによって、従来の回路と比較して、スイッチング損失を増加させることなく、サージ電圧△Ｖｃｅｐを大幅に抑制することが可能になる。
なお、実測として、ＩＧＢＴ１１のターンオフ速度が高速になるほど、サージ電圧△Ｖｃｅｐの改善効果が大きいことも判明した。
【００４５】
次に、図９を参照して、このような図５及び図６の電子回路１のターンオフ基本モデルの実装の形態について説明する。
図９は、本発明の電子回路１Ｕ及び１Ｄが実装されたインバータの一部の構成を示している。
図９に示すように、電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄは同方向に直列接続され、当該直列接続は、主回路電源５１及び平滑コンデンサ５２と並列接続されている。具体的には、主回路電源５１の正極端は、電子回路１ＵのＩＧＢＴ１１Ｕのコレクタ側に接続され、主回路電源５１の負極端は、電子回路１ＤのＩＧＢＴ１１Ｄのエミッタ側に接続される。
例えば本インバータが電気自動車用インバータとして採用される場合には、電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄの直列接続が１単位として、同期電動機の３相分の負荷６１に対しては、例えば３単位等の複数単位が並列接続されて用いられる。
【００４６】
なお、以下の説明において、電子回路１Ｕ及び電子回路１Ｄの各々を区別する必要がない場合、符号「Ｕ」及び符号「Ｄ」は省略して、単に「電子回路１」と呼ぶことにする。そして、電子回路１と呼んでいる場合には、各構成要素についても、符号「Ｕ」及び符号「Ｄ」は省略して呼ぶことにする。
【００４７】
半導体素子駆動回路１３は、図１等を用いて上述したゲート抵抗２１乃至ｄｉ／ｄｔ帰還部２３に加えてさらに、ゲイン部２４と、抵抗２５と、を備えている。
ゲイン部２４は、電圧源２２の両端のうちのＩＧＢＴ１１のゲート側の端と、ゲート抵抗２１の両端のうちのＩＧＢＴ１１のゲートの逆側の端との間に接続される。抵抗２５は、ゲート抵抗２１Ｕの両端のうちのＩＧＢＴ１１のゲートの逆側の端と、ＩＧＢＴ１１のエミッタとの間に接続される。
抵抗２５は、ゲートの終端抵抗（ターミネート機能）であり、安全のために設けられている。
【００４８】
ｄｉ／ｄｔ帰還部２３は、リアクタンス７１と、ダイオード７２と、可変抵抗７３と、リアクタンス７４と、を備えている。
ここで、リアクタンス７１は、素子（部品）を採用してもよいが、本実施形態では、ＩＧＢＴ１１のエミッタに必ず寄生する浮遊の配線インダクタンス成分である。同様に、リアクタンス７４は、素子（部品）を採用してもよいが、本実施形態では、半導体素子駆動回路１３とＩＧＢＴ１１との間の配線インダクタンス成分である。
従って、ｄｉ／ｄｔ帰還部２３を半導体素子駆動回路１３に実装する場合に必要となる素子（部品）は、ダイオード７２及び可変抵抗７３のみとなる。
ダイオード７２は、例えばショットキーバリアダイオード等で構成され、電圧源２２の両端のうちＩＧＢＴ１１のエミッタ側の端にカソードが接続され、ＩＧＢＴ１１のエミッタにアノードが接続される。
可変抵抗７３は、抵抗２５の両端のうちのＩＧＢＴ１１のエミッタ側の端と、電圧源２２Ｄの両端のうちＩＧＢＴ１１のエミッタ側の端との間に接続される。
【００４９】
図５の電子回路１のターンオフ基本モデルと、図９の構成の電子回路１とを比較するに、図５のｄｉ／ｄｔ検出部３１は、図９のリアクタンス７１としての浮遊インダクタンス成分に対応する。
図５のゲイン部３２は、図９の可変抵抗７３を含む半導体素子駆動回路１３の全体の電圧ゲイン（図２で説明した制御ゲインＡｇａｉｎ）と、ＩＧＢＴ１１の相互コンダクタンスｇｍとの積を帰還ゲインとして乗算する部分に対応する。
図５の電圧源３３は、リアクタンス７１から放出された電圧エネルギーに基づく電流がダイオード７２を介して駆動回路に流れ込むまでの部分、即ち、帰還電圧ＶＦＢを、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅに加算する部分に対応する。
この場合、可変抵抗７３は、帰還ゲインを調整する機能を発揮する。また、リアクタンス７４は、帰還時定数を調整する機能を発揮する。
【００５０】
ここで、このような図９の構成のｄｉ／ｄｔ帰還部２３による「ｄｉ／ｄｔ自己帰還動作」について説明する。
【００５１】
電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄの各々は、一方が導通状態の場合には他方が遮断状態となるように、電子回路１Ｕの半導体素子駆動回路１３Ｕ及び電子回路１Ｄの半導体素子駆動回路１３Ｄの各々により駆動される。
ここで、図９の例では、電子回路１ＵのＩＧＢＴ１１Ｕが遮断状態であって、電子回路１ＵのＩＧＢＴ１１Ｕが導通状態の場合の負荷６１の接続形態が示されている。即ち、図９の例の初期状態では、電流は、主回路電源５１の正極端、負荷６１の端ａ及び端ｂ、電子回路１ＤのＩＧＢＴ１１Ｄ、並びに、主回路電源５１の負極端の順に流れている。
【００５２】
このような初期状態で、電子回路１Ｕは静止状態のまま、電子回路１Ｄにおいて、半導体素子駆動回路１３ＤによりＩＧＢＴ１１Ｄがターンオン動作後にターンオフしたとする。
この場合、ＩＧＢＴ１１Ｄがターンオフするときのコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔが、リアクタンス７１Ｄにおいて一時的に蓄えられた後、電圧エネルギーとして放出される。放出された電圧エネルギーに基づく電流が、ダイオード７２Ｄを介して電圧源２２Ｄの両端のうちＩＧＢＴ１１Ｄのエミッタ側の端に流れ込むことにより、時間微分値ｄＩｃ／ｄｔに比例した電圧が帰還電圧ＶＦＢ分だけ、ＩＧＢＴ１１Ｄのゲート−エミッタ間の電圧Ｖｇｅの値が上昇する。即ち、帰還電圧ＶＦＢが加算される。
この場合の帰還電圧ＶＦＢは、次の式（１２）により表わされる。
ＶＦＢ ＝ −Ｌｓ・ｄＩｃ／ｄｔ ・・・（１２）
【００５３】
なお、逆の場合、即ち、電子回路１Ｕにおいて、半導体素子駆動回路１３ＵによりＩＧＢＴ１１Ｕがターンオフする場合、半導体素子駆動回路１３Ｕ側のｄｉ／ｄｔ帰還部２３Ｕによって、全く同様の「ｄｉ／ｄｔ自己帰還動作」が行われる。
【００５４】
以上説明した本実施形態によれば、次の（１）や（２）の効果を奏することが可能になる。
【００５５】
（１）本実施形態の電子回路１の半導体素子駆動回路１３は、本発明の「ｄｉ／ｄｔ自己帰還動作」を行うことが可能なｄｉ／ｄｔ帰還部２３を備えている。
これにより、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる。
【００５６】
（２）特に本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用することで、即ち、図５の電子回路１のターンオフ基本モデルを適用することで、ターンオフ時において、スイッチング損失を従来よりも増加させることなく、サージ電圧を従来よりも大幅に抑制することが可能になる。
サージ電圧の抑制は、耐電圧近くまでＩＧＢＴ１１の動作が可能になるという効果に結びつく。また、スイッチング損失の維持（増加させないこと）は、ＩＧＢＴ１１の製造バラつきを抑制し、ひいては、設計マージンを少なくして電子回路１全体の小型化やコストダウンが図れるという効果に結びつく。
【００５７】
さらに、図９の構成の電子回路１を採用することで、ｄｉ／ｄｔ帰還部２３における帰還ゲインとして、可変抵抗７３を含む半導体素子駆動回路１３全体の電圧ゲイン（図２で説明した制御ゲインＡｇａｉｎ）と、ＩＧＢＴ１１の相互コンダクタンスｇｍとの積をそのまま利用することができる。これにより、次の（３）及び（４）の効果が得られる。
【００５８】
（３）このような帰還ゲインと、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄの帰還の効果とにより、ＩＧＢＴ１１の特性や製造状のバラつきを吸収する効果がある。
その結果、ＩＧＢＴ１１の個々の調整作業が不要になる。
また、負荷６１を１相分負荷とする３相交流モータの駆動用のパワーモジュールとして、本実施形態の電子回路１が実装される場合等には、２つのＩＧＢＴ１１の直列接続が３つ用意され、これら３つの直列接続が並列接続される。このように、複数のＩＧＢＴ１１が並列接続されるような場合であっても、複数のＩＧＢＴ１１の選別や調整作業が不要になる。
【００５９】
（４）ＩＧＢＴ１１が将来技術進化する際に改善される相互インダクタンスｇｍやスイッチング速度はそのまま、帰還ゲインとして利用することができるので、上述した（１）や（２）の効果の度合をさらに高めることが可能になる。
【００６０】
さらにまた、図９の構成の電子回路１を採用することで、次の（５）の効果を奏することも可能である。
（５）ｄｉ／ｄｔ帰還部２３の構成要素のうち、リアクタンス７１やリアクタンス７４については、電子回路１の構成上避けられない回路の浮遊インダクタンスやプリント基板の配線インダクタンスにより実現できる。その他のｄｉ／ｄｔ帰還部２３の構成要素についても、例えばショットキーバリアダイオード等で構成されるダイオード７２や、可変抵抗７３といった受動素子により実現できる。
即ち、新たな能動素子を付加することなく、ｄｉ／ｄｔ帰還部２３を実現し、当該ｄｉ／ｄｔ帰還部２３を実装した半導体素子駆動回路１３により、能動的なゲート制御を実現することが可能になる。
このように、新たな能動素子を付加することなく半導体素子駆動回路１３を実現することができるので、当該半導体素子駆動回路１３は、小型で極めて故障しにくいものになる。
【００６１】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、本発明は、ＩＧＢＴのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。
即ち、本発明は、例えば、ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、母線を導通又は遮断するために、駆動信号を半導体素子のゲートに供給する駆動回路に広く適用することができる。この場合、当該駆動回路は、母線を流れる電流の時間変化に基づいて帰還電圧を生成し、帰還電圧を駆動信号の電圧の一部として印加する帰還部を備えている。
換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。
特に、図９の構成は、本発明の「ｄｉ／ｄｔ自己帰還動作」を非常にシンプルな構成で実現できていることから、何れの電流開閉器の構成としても好適である。
【符号の説明】
【００６２】
１ 電子回路
１１ ＩＧＢＴ
１２ ＦＷＤ
１３ 半導体素子駆動回路
２１ ゲート抵抗
２２ 電圧源
２３ ｄｉ／ｄｔ帰還部
２４ ゲイン部
２５ 抵抗
３１ ｄｉ／ｄｔ検出部
３２ ゲイン部
３３ 電圧源
５１ 主回路電源
５２ 平滑コンデンサ
６１ 負荷
７１ リアクタンス
７２ ダイオード
７３ 可変抵抗
７４ リアクタンス
【技術分野】
【０００１】
本発明は、スイッチング機能を有する半導体素子の駆動装置及び方法に関する。詳しくは、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法に関する。
【背景技術】
【０００２】
従来より、電気自動車においては、一般的に、３相交流により駆動される同期電動機が用いられているため、バッテリ（直流電源）の直流出力を３相交流に変換して同期電動機を駆動するインバータが搭載されている。なお、このように電気自動車に搭載されるインバータを特に、「電気自動車用インバータ」と呼ぶ。
電気自動車用インバータの多くは、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を採用し、当該ＰＷＭ制御を実現するための電力用半導体素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を採用している（特許文献１乃至３参照）。
【０００３】
ＩＧＢＴは、ゲート−エミッタ間の電圧Ｖｇｅで駆動され、ゲートに対する入力信号によってターンオン及びターンオフの動作ができる自己消弧形の半導体素子である。
ここで、ターンオフスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が導通状態から遮断状態に切り替わることをいう。ターンオンスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が遮断状態から導通状態に切り替わることをいう。
【０００４】
電気自動車用インバータにおいては、このようなＩＧＢＴに対して、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が対となって用いられている。即ち、ＦＷＤは、ＩＧＢＴに対する還流ダイオードであり、ＩＧＢＴと並列に、かつ、ＩＧＢＴの入出力方向とは逆方向に接続される。
【０００５】
また、電気自動車用インバータにおいては、ＩＧＢＴを駆動する回路（以下、「半導体素子駆動回路」と呼ぶ）が設けられている。即ち、半導体素子駆動回路は、ＩＧＢＴのゲート−エミッタ間の電圧Ｖｇｅの値を可変することで、ＩＧＢＴのターンオン及びターンオフを制御する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３０６１６６号公報
【特許文献２】特開２００８−７８８１６号公報
【特許文献３】特開２００８−１９９８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＩＧＢＴのターンオン又はターンオフといったスイッチング時の過渡期間においては、サージ電圧が発生する。以下、サージ電圧の概略について説明する。
ＩＧＢＴが接続された回路（母線）には、浮遊インダクタンスが存在する。このような浮遊インダクタンスは、電流に対して慣性力となり、当該電流の変化を妨げるように作用する。従って、電流が急激に減少しようとすると、浮遊インダクタンス内部において、当該電流の減少を妨げる方向に起電力が発生する。即ち、電気自動車用インバータにおいては、バッテリの電源電圧に対して直列に加算される方向に起電力が発生する。このようにして発生された起電力に基づく電圧が、「サージ電圧」と呼ばれている。
電気自動車用インバータにおいては、直列接続された２つのＩＧＢＴが１単位として、同期電動機の３相分の負荷に対して、例えば３単位等の複数単位が並列接続されて用いられる。１単位内では、一方のＩＧＢＴがターンオンするときには、他方のＩＧＢＴがターンオフする。従って、１単位内のスイッチング時の過渡期間においては、何れか一方のＩＧＢＴのコレクタ電流が急激に低下するため、大きなサージ電圧が発生して電源電圧に重畳され、ＩＧＢＴのコレクタ−エミッタ間に印加される。
【０００８】
このため、ＩＧＢＴは、このようなサージ電圧に耐え得る素子耐圧を有している必要がある。従って、当然ながら、サージ電圧が大きくなるほど、要求される素子耐圧も上昇するため、ＩＧＢＴも大型化する。プラント等で用いられる産業用インバータであれば、工場内に充分な設置スペースがあるため、大型のＩＧＢＴを採用することができる。しかしながら、電気自動車用インバータでは、そのような設置スペースを電気自動車内に確保することは困難であり、大型のＩＧＢＴを採用することは非常に困難である。
よって、電気自動車用インバータに搭載されるＩＧＢＴとしては、小型化が要求されることになる。ＩＧＢＴの小型化のためには、逆に、素子耐圧を低く抑えればよく、このためには、サージ電圧を低減させればよい。
【０００９】
上述したように、電流の急激な減少によりサージ電圧が発生するのであるから、電流の減少の変化度合を緩慢にすることで、サージ電圧を低減することができる。即ち、ＩＧＢＴのスイッチング時の電流や電圧の立上りや立下りの時間を、以下「スイッチング速度」と呼ぶならば、スイッチング速度を遅くすることで、サージ電圧を低減することができる。
【００１０】
しかしながら、サージ電圧を低減すべくスイッチング速度を遅くすると、今度は、スイッチング時の過渡時期におけるＩＧＢＴやＦＷＤの損失（以下、「スイッチング損失」と呼ぶ）が大きくなってしまう。
一方で、スイッチング損失を低減すべくスイッチング速度を速くすると、上述の如く、サージ電圧が大きくなってしまう。
このように、サージ電圧とスイッチング損失との間には、トレードオフ（背反要件）の関係がある。なお、以下、このような関係にあるサージ電圧とスイッチング損失の特性を、「サージ電圧とスイッチング損失のトレードオフ特性」と呼ぶ。
【００１１】
従って、電気自動車用インバータにおいては、サージ電圧とスイッチング損失のトレードオフ特性を改善すること、換言すると、ＩＧＢＴのスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが要望されている。
このような要望を応えるべく、特許文献１乃至３には幾つかの手法が開示されているが、これらの従来の手法では当該要望に充分に応えられているとは言い難い。このため、当該要望に充分に応えることが可能な新たな手法が求められている状況である。
【００１２】
以上、電気自動車用インバータを例について説明したが、小型化は、電気自動車用インバータのみに要求されている訳ではなく、スイッチング機能を有する半導体素子を採用する各種機器に対して要求されている。従って、当該要望に充分に応えることが可能な新たな手法は、電気自動車用インバータのＩＧＢＴのみならず、スイッチング機能を有する半導体素子一般に広く適用できることも要求されている状況である。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、スイッチング機能を有する半導体素子の駆動装置及び方法であって、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体素子の駆動装置は、ゲートに与えられる駆動信号の電圧（例えば実施形態におけるＩＧＢＴのゲート−エミッタ間の電圧）に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子（例えば実施形態におけるＩＧＢＴ）によって、前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する、半導体素子の駆動装置（例えば実施形態における半導体素子駆動回路）において、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する帰還部（例えば実施形態におけるｄｉ／ｄｔ帰還部）
を備えることを特徴とする。
【００１５】
この発明によれば、帰還部は、［発明を実施するための形態］の欄で後述する、本発明の「ｄｉ／ｄｔ自己帰還動作」を行うことができる。
これにより、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することができる。
特に、この発明によれば、スイッチング損失の増加を抑制しつつ、半導体素子がターンオフ時に生ずるサージ電圧を低減することができる。
【００１６】
この場合、前記帰還部は、
前記前記半導体素子のコレクタ電流の前記時間変化が、前記半導体素子のエミッタに寄生する浮遊インダクタンスにおいて一時的に蓄えられ、その後、前記浮遊インダクタンスから放出される電圧エネルギーに基づいて、前記帰還電圧を生成する、
ようにすることができる。
【００１７】
この発明によれば、帰還部を、構成上避けられない回路の浮遊インダクタンスやプリント基板の配線インダクタンス、及び、幾つかの受動素子により実現できる。
即ち、新たな能動素子を付加することなく帰還部を実現し、当該帰還部を実装した半導体素子の駆動装置により、能動的なゲート制御を実現することが可能になる。
このように、新たな能動素子を付加することなく半導体素子の駆動装置を実現することができるので、当該半導体素子の駆動装置は、小型で極めて故障しにくいものになる。
【００１８】
本発明の半導体素子の駆動方法は、上述した本発明の半導体素子の駆動装置に対応する方法である。従って、上述した本発明の半導体素子の駆動装置と同様の効果を奏することが可能になる。
【発明の効果】
【００１９】
本発明によれば、スイッチング機能を有する半導体素子の駆動装置及び方法として、半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減することが可能な、半導体素子の駆動装置及び方法を提供することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された半導体素子駆動回路を含む、電子回路の一実施形態の概略構成を示す図である。
【図２】本発明の「ｄｉ／ｄｔ自己帰還動作」を実現可能な制御ブロックを示している。
【図３】サージ電圧とスイッチング損失のトレードオフ特性が生じる従来の手法を説明する図である。
【図４】本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のＩＧＢＴがターンオフするときのゲートの駆動の様子を示すタイミングチャートである。
【図５】図１の電子回路として、本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用したターンオフ基本モデルの概略構成を示す図である。
【図６】図５の電子回路のターンオフ基本モデルのフローチャートである。
【図７】図６のターンオフ基本モデルの電子回路、及び従来の電子回路の各々のターンオフ時の動作の結果を示すタイミングチャートである。
【図８】図６のターンオフ基本モデルの電子回路及び従来の電子回路の各々のターンオフ時における、サージ電圧と損失との関係の一例を示す図である。
【図９】図６のターンオフ基本モデルの実装の形態の概略構成を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面に基づいて説明する。
【００２２】
図１は、本発明の半導体素子駆動回路１３を含む電子回路１の一実施形態の概略構成を示す図である。
【００２３】
電子回路１は、例えば、電気自動車用インバータのパワーモジュールの一部として採用することができる。電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。
【００２４】
ＩＧＢＴ１１とＦＷＤ１２とは、並列に、かつ入出力方向が逆方向に接続されている。
ＩＧＢＴ１１は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、ＩＧＢＴ１１のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート−エミッタ間の電圧Ｖｇｅの大きさに応じて、ターンオン又はターンオフする。
半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。
【００２５】
半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、を備えている。
電圧源２２は、ゲート電圧Ｖｇｇを出力し、その一端がＩＧＢＴ１１のエミッタに接続され、その他端がゲート抵抗２１を介してＩＧＢＴ１１のゲートに接続される。
即ち、ゲート抵抗２１は、その一端が電圧源２２に接続され、他端がＩＧＢＴ１１のゲートに接続される。ゲート抵抗２１は、その抵抗値Ｒｇに応じて、ターンオン又はターンオフの過渡期にみられるＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの振動抑制や、ＩＧＢＴ１１のスイッチング速度等を調整する機能を有している。
電圧源２２が、ゲート電圧Ｖｇｇを高値（ハイ）にすると、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅも高値（ハイ）になり、ＩＧＢＴ１１がターンオンする。一方、電圧源２２が、ゲート電圧Ｖｇｇを低値（ロー）にすると、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅも低値（ロー）になり、ＩＧＢＴ１１がターンオフする。
【００２６】
ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１が接続された母線を流れる電流時間変化に基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部、即ち駆動信号の電圧の一部として加算する。
具体的にはここでは、ｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。
このようなｄｉ／ｄｔ帰還部２３の動作が、本発明が適用される動作であり、以下、従来の他の動作と区別すべく、特に「ｄｉ／ｄｔ自己帰還動作」と呼ぶ。
【００２７】
以下、本発明の「ｄｉ／ｄｔ自己帰還動作」について、さらに詳しく説明する。
式（１）乃至式（１１）は、本発明の「ｄｉ／ｄｔ自己帰還動作」の原理を説明する式である。
【数１】
式（１）において、Ｉｃｅは、ＩＧＢＴ１１のコレクタ−エミッタ間の電流（コレクタ電流Ｉｃと等価）を示している。ｇｍは、ＩＧＢＴ１１の相互コンダクタンスを示している。Ｖｇｅは、ＩＧＢＴ１１のゲート−エミッタ間の電圧を示している。ＶＴｈは、ＩＧＢＴ１１の閾値電圧を示している。
式（１）から、式（２）が得られる。
【数２】
式（２）に示すように、ＩＧＢＴ１１のコレクタ−エミッタ間の電流ＩｃＥの時間変化は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅと、ＩＧＢＴ１１の相互コンダクタンスｇｍの時間変化に依存する。
ＩＧＢＴ１１の相互コンダクタンスｇｍは、式（３）のように示される。
【数３】
式（３）において、αＰＮＰは、エミッタ注入効率を示している。μｎｓは、チャネル内電子の平均移動度を示す。
式（３）から、式（４）が得られる。
【数４】
ここで、式（５）に示すようにＫを定義する。
【数５】
以上の式（２）乃至式（５）から、式（６）が得られる。
【数６】
また、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅは、式（７）のように示される。
【数７】
式（７）において、ＶＦＢは、帰還電圧を示す。ここで、簡素化のためにゲート抵抗Ｒｇ＝０とすると、式（７）から、式（８）が得られる。
【数８】
式（８）から、式（９）が得られる。
【数９】
式（９）より、ゲイン（大きさ）は２ｇｍに、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔは、帰還電圧ＦＢに、それぞれ比例することがわかる。
ここで、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔに比例した電圧を、帰還電圧ＶＦＢとしてフィードバックさせると、式（１０）及び式（１１）が得られる。
【数１０】
【数１１】
式（１１）より、ＩＧＢＴ１１のコレクタ−エミッタ間の電流Ｉｃｅ（コレクタ電流Ｉｃと等価）の時間的変化、即ち時間微分値ｄＩｃ／ｄｔは、自身の２階微分に比例することがわかる。
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」では、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに比例した電圧が、帰還電圧ＶＦＢとなり、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算される。これにより、ＩＧＢＴ１１のサージ電圧の発生が開始する領域であって、コレクタ電流Ｉｃの時間変化の変曲する領域において、最も高いゲインを得ること、即ち、ｄＩｃ／ｄｔに作用させることができる。
【００２８】
図２は、上述した式（１０）や式（１１）により得られる制御ブロック、即ち本発明の「ｄｉ／ｄｔ自己帰還動作」を実現可能な制御ブロックを示している。
図２に示すように、本発明の「ｄｉ／ｄｔ自己帰還動作」は、加算ブロックＢ１と、ゲインブロックＢ２と、時間微分ブロックＢ３とから構成されるフィードバックループ制御系により実現される。
加算ブロックＢ１は、ＩＧＢＴ１１のゲートに対応する。即ち、加算ブロックＢ１において、正（＋）入力は、電圧源２２からＩＧＢＴ１１のゲートへの入力に対応し、負（−）入力は、ｄｉ／ｄｔ帰還部２３からＩＧＢＴ１１のゲートへの入力に対応する。
ｄｉ／ｄｔ帰還部２３からＩＧＢＴ１１のゲートへの入力は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔが時間微分ブロックＢ３においてさらに時間微分された電圧情報となる。
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間微分値ｄＩｃ／ｄｔがさらに時間微分された電圧情報が、帰還電圧ＶＦＢとして、ＩＧＢＴ１１のゲートに負帰還することにより実現される。
【００２９】
ここで、帰還電圧ＶＦＢの極性は、ＩＧＢＴ１１がターンオンする時には、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを下げる方向となり、ＩＧＢＴ１１がターンオフする時には、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを上げる方向となる。即ち、ＩＧＢＴ１１のゲートにおいて、電流の時間的変化の変曲点（電流の２階時間微分）がゼロになるように、電流変化の度合に応じて、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅが自動的に増減することによって、ＩＧＢＴ１１からのサージ電圧が自動的に抑制される。さらに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔの状態は時々刻々と変化するが、この時々刻々と変化する状態は帰還されるので、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅが常に最適調整される。
【００３０】
この場合の帰還ゲインは、ゲインブロックＢ２のゲイン、即ち、予めフィードバックループ制御系に設定された制御ゲインＡｇａｉｎと、ＩＧＢＴ１１が有する相互コンダクタンスｇｍとの積で決定される。
一般的に、ＩＧＢＴ１１の相互コンダクタンスｇｍは大きいゲインを有するので、制御ゲインＡｇａｉｎは比較的小さな値であっても、電流変化に影響を与え、サージ電圧とスイッチング損失のトレードオフ特性を理想的に改善する作用が生じる。さらに、この作用により、ＩＧＢＴ１１個々のスイッチング速度のばらつきが自動的に最適化される。
即ち、特許文献１の従来の技術が、ＩＧＢＴの最悪値に制御パラメータを合せる必要があるのに対して、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することで、個体差によらず常に最適な状態で自動的にＩＧＢＴ１１を駆動させることが可能になる。
【００３１】
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することにより、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる。
ここで、図３を参照して、従来一般的に行われてきた手法（以下、「従来の手法」と呼ぶ）を説明することで、サージ電圧とスイッチング損失のトレードオフ特性の詳細について説明する。
【００３２】
図３は、サージ電圧とスイッチング損失のトレードオフ特性が生じる従来の手法を説明する図である。
図３（Ａ）は、従来の手法が適用された場合における、ＩＧＢＴがターンオフするときのゲートの駆動の様子を示すタイミングチャートである。具体的には、図３（Ａ）において、上から順に、ゲート−エミッタ間の電圧Ｖｇｅと、コレクタ電流Ｉｃと、コレクタ−エミッタ間の電圧Ｖｃｅと、の各々についてのタイミングチャートが示されている。
図３（Ａ）の何れのタイミングチャートにおいても、実線が、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合が相対的に大きい場合の波形を示し、破線が、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合が相対的に小さい場合の波形を示している。
図３（Ｂ）は、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合の大小と、サージ電圧及びスイッチング損失と、の対応関係を示している。
【００３３】
図３（Ａ）に示すように、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合の大小に応じて、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの変化の仕方が異なる。
そこで、従来の手法では、ゲート抵抗（図１のゲート抵抗２１に相当）の抵抗値Ｒｇによって、ゲート−エミッタ間の電圧Ｖｇｅの変化の度合を一意に決定することで、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの変化の仕方を決定付け、これにより、サージ電圧及びスイッチング特性の度合を決定していた。
即ち、過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を大きくすると、図３（Ａ）及び図３（Ｂ）に示すように、コレクタ電流Ｉｃの変化速度が高速になることから、サージ電圧は大きくなる。一方で、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの各々の立上り及び立下りの速度が急峻になる分だけ、スイッチング損失は小さくなる。
逆に、過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を小さくすると、図３（Ａ）及び図３（Ｂ）に示すように、コレクタ電流Ｉｃの変化速度が低速になることから、サージ電圧は小さくなる。一方で、コレクタ電流Ｉｃ及びコレクタ−エミッタ間の電圧Ｖｃｅの各々の立上り及び立下りの速度が緩慢になる分だけ、スイッチング損失は大きくなる。
従来の手法では、このような過渡期におけるゲート−エミッタ間の電圧Ｖｇｅの変化の度合を大きくさせる状態と小さくさせる状態とのうち何れか一方のみしか選択できない。従って、サージ電圧とスイッチング損失との特性のうち、何れか一方の特性を小さくすることはできても、そのトレードオフとして、他方の特性は大きくなることになる。
即ち、従来の手法を適用した場合、サージ電圧とスイッチング損失とはトレードオフの関係にあり、何れか一方の特性のみしか改善することができない。このような関係にあるサージ電圧とスイッチング損失の特性が、サージ電圧とスイッチング損失のトレードオフ特性と呼ばれているものである。
【００３４】
このようなサージ電圧とスイッチング損失のトレードオフ特性は、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することにより改善することができる。
図４は、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のＩＧＢＴ１１がターンオフするときのゲートの駆動の様子を示すタイミングチャートである。
図４（Ａ）は、「ｄｉ／ｄｔ自己帰還動作」が適用されていない場合の従来のゲート−エミッタ間の電圧Ｖｇｅ、及び、本発明の「ｄｉ／ｄｔ自己帰還動作」により発生する帰還電圧ＶＦＢのタイミングチャートである。即ち、図４（Ａ）において、実線が、従来のゲート−エミッタ間の電圧Ｖｇｅの波形を示し、破線が、帰還電圧ＶＦＢの波形を示している。
図４（Ｂ）は、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のゲート−エミッタ間の電圧Ｖｇｅのタイミングチャートである。即ち、図４（Ａ）と図４（Ｂ）とを比較すると容易にわかることであるが、本発明の「ｄｉ／ｄｔ自己帰還動作」が適用された場合のゲート−エミッタ間の電圧Ｖｇｅとは、従来のゲート−エミッタ間の電圧Ｖｇｅに対して帰還電圧ＶＦＢが加算された電圧であり、以下、「電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅ」と呼ぶ。
図４（Ｃ）は、コレクタ電流Ｉｃのタイミングチャートである。
図４（Ｄ）は、コレクタ−エミッタ間の電圧Ｖｃｅのタイミングチャートである。
【００３５】
図４（Ａ）乃至図４（Ｃ）に示すように、コレクタ電流Ｉｃの変化が小さいときには、その時間微分値ｄＩｃ／ｄｔは０に近くなる。よって、帰還電圧ＶＦＢも０に近くなるため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅは、従来のゲート−エミッタ間の電圧Ｖｇｅとほぼ同じ大きさとなる。このため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合も、従来のゲート−エミッタ間の電圧Ｖｇｅとほぼ同じく大きなものとなる。
これにより、コレクタ−エミッタ間の電圧Ｖｃｅの立上りの速度も従来とほぼ同程度の急峻なものになり、スイッチング損失は小さくなる。
【００３６】
その後、コレクタ電流Ｉｃが減少し始めると、その時間微分値ｄＩｃ／ｄｔが一定以上となる。その結果、一定以上の帰還電圧ＶＦＢが発生して、当該帰還電圧ＶＦＢが、従来のゲート−エミッタ間の電圧Ｖｇｅに対して加算された電圧が、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅとなる。このため、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合が、従来のゲート−エミッタ間の電圧Ｖｇｅと比較して小さくなる。
これにより、コレクタ電流Ｉｃの変化の度合が、従来と比較して抑制されるので、図４（Ｄ）に示すように、サージ電圧も従来のもの（図３（Ａ）参照）と比較して抑制される。
【００３７】
このように、本発明の「ｄｉ／ｄｔ自己帰還動作」を適用することで、電流自己帰還のゲート−エミッタ間の電圧Ｖｇｅの変化の度合が各区間において自動的に調整され、その結果、スイッチング損失の増加を抑制しつつ、サージ電圧の低減させる効果を奏することが可能になる。即ち、当該効果とは、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる効果であると把握することができる。
【００３８】
図５は、このような本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用した場合における、半導体素子駆動回路１３を含む電子回路１の一実施形態の概略構成を示す図である。
図１と図５とを比較するに、電子回路１の構成のうち、ｄｉ／ｄｔ帰還部２３以外の構成は同様なものとなっている。即ち、図５は、ｄｉ／ｄｔ帰還部２３の構成例が示されている点が図１との差異点である。そこで、以下、図１との差異点、即ち、ｄｉ／ｄｔ帰還部２３の構成について説明する。
なお、本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用した場合の電子回路１は、図５に示す構成が基本となって、各種各様の形態で具現化（実装）される。そこで、以下、電子回路１の図５に示す構成を、「ターンオフ基本モデル」と呼ぶ。
【００３９】
ｄｉ／ｄｔ帰還部２３は、ｄｉ／ｄｔ検出部３１と、ゲイン部３２と、電圧源３３と、を備えている。
ｄｉ／ｄｔ検出部３１は、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔを検出する。
ゲイン部３２は、ｄｉ／ｄｔ検出部３１により検出された時間微分値ｄＩｃ／ｄｔに対して、所定のゲインを乗算する。
電圧源３３は、ゲイン部３２により所定のゲインが乗算された時間微分値ｄＩｃ／ｄｔに対応する大きさの電圧を、帰還電圧ＶＦＢとして出力する。
【００４０】
図６は、図５の電子回路１のターンオフ基本モデルのフローチャートである。
図６において、ＩＧＢＴ１１がターンオフしたことによるゲート−エミッタ間の電圧Ｖｇｅの変化が、ＩＧＢＴ１１を介してコレクタ電流Ｉｃの変化になり、リアクタンスＬｓを介してサージ電圧△Ｖｃｅｐになるまでの一方向（同図中下方向）のフローは、従来から存在する。そこで、以下、かかるフローを「従来のフロー」と呼ぶ。
ターンオフ基本モデルでは、このような従来のフローに対してさらに、コレクタ電流Ｉｃの変化に対応する帰還電圧ＶＦＢの変化が負帰還されて、ゲート−エミッタ間の電圧Ｖｇｅの変化に加算される。
【００４１】
図７は、図５及び図６の電子回路１のターンオフ基本モデル、及び従来のフローに従って動作する電子回路（以下、「従来の電子回路」と呼ぶ）の各々のターンオフ時の動作の結果を示すタイミングチャートである。
図７（Ａ）は、ゲート−エミッタ間の電圧Ｖｇｅのタイミングチャートである。
図７（Ｂ）は、コレクタ電流Ｉｃのタイミングチャートである。
図７（Ｃ）は、帰還電圧ＶＦＢのタイミングチャートである。
図７（Ｄ）は、コレクタ−エミッタ間の電圧Ｖｃｅのタイミングチャートである。
図７（Ａ）、図７（Ｂ）、及び図７（Ｄ）において、実線が、電子回路１のターンオフ基本モデルの波形を示し、破線が、従来の電子回路についての波形を示している。なお、帰還電圧ＶＦＢは従来の電子回路では存在しないので、図７（Ｃ）に示す帰還電圧ＶＦＢは、当然ながら、電子回路１のターンオフ基本モデルによるものである。
【００４２】
詳細な原理については、図４を用いて上述した通りであるため、ここでは簡単に説明する。
図７（Ｂ）のコレクタ電流Ｉｃの減少が開始されるまでの区間、即ち同図中の「作用区間」となる前の区間では、図７（Ｃ）に示すように、電子回路１のターンオフ基本モデルでは帰還電圧ＶＦＢが発生しない。
このため、図７（Ａ）に示すように、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）は、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）とほぼ同様に変化していくことになる。
その結果、図７（Ｄ）に示すように、電子回路１のターンオフ基本モデルのコレクタ−エミッタ間の電圧Ｖｃｅ（実線の波形）の立上りの速度は、従来の電子回路のコレクタ−エミッタ間の電圧Ｖｃｅ（破線の波形）とほぼ同等に急峻なものとなる。
これにより、電子回路１のターンオフ基本モデルのスイッチング損失は、従来の電子回路とほぼ同程度の低レベルを維持することが可能になる。
【００４３】
一方で、図７（Ｂ）のコレクタ電流Ｉｃが減少している区間、即ち同図中の「作用区間」では、図７（Ｃ）に示すように、電子回路１のターンオフ基本モデルにおいて帰還電圧ＶＦＢが発生する。
このため、図７（Ａ）に示すように、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）は、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）に対して、帰還電圧ＶＦＢが加算されたものになる。その結果、電子回路１のターンオフ基本モデルのゲート−エミッタ間の電圧Ｖｇｅ（実線の波形）の変化の度合が、従来の電子回路のゲート−エミッタ間の電圧Ｖｇｅ（破線の波形）と比較して小さくなる。
その結果、図７（Ｂ）に示すように、電子回路１のターンオフ基本モデルのコレクタ電流Ｉｃ（実線の波形）の変化の度合が、従来の電子回路のコレクタ電流Ｉｃ（破線の波形）と比較して抑制される。
これにより、図７（Ｄ）に示すように、電子回路１のターンオフ基本モデルのサージ電圧△Ｖｃｅｐ（実線の波形の高低差）が、従来の電子回路のサージ電圧△Ｖｃｅｐ（破線の波形の高低差）と比較して抑制される。
【００４４】
図８は、電子回路１のターンオフ基本モデル及び従来の電子回路の各々のターンオフ時における、サージ電圧と損失との関係の一例を示す図である。
図８において、縦軸はサージ電圧△Ｖｃｅｐを示し、横軸はスイッチング損失を示している。また、実線は、電子回路１のターンオフ基本モデルについての、帰還ゲインを変化させた場合の各実測値をプロットしたものを結んだ曲線である。一方、破線は、従来の電子回路について、帰還ゲインを変化させた場合の各実測値をプロットしたものを結んだ曲線である。
図８に示すように、電子回路１のターンオフ基本モデルの帰還ゲインを最適化することによって、例えば同図の白抜き矢印の先が示すプロットに対応する帰還ゲインを採用することによって、従来の回路と比較して、スイッチング損失を増加させることなく、サージ電圧△Ｖｃｅｐを大幅に抑制することが可能になる。
なお、実測として、ＩＧＢＴ１１のターンオフ速度が高速になるほど、サージ電圧△Ｖｃｅｐの改善効果が大きいことも判明した。
【００４５】
次に、図９を参照して、このような図５及び図６の電子回路１のターンオフ基本モデルの実装の形態について説明する。
図９は、本発明の電子回路１Ｕ及び１Ｄが実装されたインバータの一部の構成を示している。
図９に示すように、電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄは同方向に直列接続され、当該直列接続は、主回路電源５１及び平滑コンデンサ５２と並列接続されている。具体的には、主回路電源５１の正極端は、電子回路１ＵのＩＧＢＴ１１Ｕのコレクタ側に接続され、主回路電源５１の負極端は、電子回路１ＤのＩＧＢＴ１１Ｄのエミッタ側に接続される。
例えば本インバータが電気自動車用インバータとして採用される場合には、電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄの直列接続が１単位として、同期電動機の３相分の負荷６１に対しては、例えば３単位等の複数単位が並列接続されて用いられる。
【００４６】
なお、以下の説明において、電子回路１Ｕ及び電子回路１Ｄの各々を区別する必要がない場合、符号「Ｕ」及び符号「Ｄ」は省略して、単に「電子回路１」と呼ぶことにする。そして、電子回路１と呼んでいる場合には、各構成要素についても、符号「Ｕ」及び符号「Ｄ」は省略して呼ぶことにする。
【００４７】
半導体素子駆動回路１３は、図１等を用いて上述したゲート抵抗２１乃至ｄｉ／ｄｔ帰還部２３に加えてさらに、ゲイン部２４と、抵抗２５と、を備えている。
ゲイン部２４は、電圧源２２の両端のうちのＩＧＢＴ１１のゲート側の端と、ゲート抵抗２１の両端のうちのＩＧＢＴ１１のゲートの逆側の端との間に接続される。抵抗２５は、ゲート抵抗２１Ｕの両端のうちのＩＧＢＴ１１のゲートの逆側の端と、ＩＧＢＴ１１のエミッタとの間に接続される。
抵抗２５は、ゲートの終端抵抗（ターミネート機能）であり、安全のために設けられている。
【００４８】
ｄｉ／ｄｔ帰還部２３は、リアクタンス７１と、ダイオード７２と、可変抵抗７３と、リアクタンス７４と、を備えている。
ここで、リアクタンス７１は、素子（部品）を採用してもよいが、本実施形態では、ＩＧＢＴ１１のエミッタに必ず寄生する浮遊の配線インダクタンス成分である。同様に、リアクタンス７４は、素子（部品）を採用してもよいが、本実施形態では、半導体素子駆動回路１３とＩＧＢＴ１１との間の配線インダクタンス成分である。
従って、ｄｉ／ｄｔ帰還部２３を半導体素子駆動回路１３に実装する場合に必要となる素子（部品）は、ダイオード７２及び可変抵抗７３のみとなる。
ダイオード７２は、例えばショットキーバリアダイオード等で構成され、電圧源２２の両端のうちＩＧＢＴ１１のエミッタ側の端にカソードが接続され、ＩＧＢＴ１１のエミッタにアノードが接続される。
可変抵抗７３は、抵抗２５の両端のうちのＩＧＢＴ１１のエミッタ側の端と、電圧源２２Ｄの両端のうちＩＧＢＴ１１のエミッタ側の端との間に接続される。
【００４９】
図５の電子回路１のターンオフ基本モデルと、図９の構成の電子回路１とを比較するに、図５のｄｉ／ｄｔ検出部３１は、図９のリアクタンス７１としての浮遊インダクタンス成分に対応する。
図５のゲイン部３２は、図９の可変抵抗７３を含む半導体素子駆動回路１３の全体の電圧ゲイン（図２で説明した制御ゲインＡｇａｉｎ）と、ＩＧＢＴ１１の相互コンダクタンスｇｍとの積を帰還ゲインとして乗算する部分に対応する。
図５の電圧源３３は、リアクタンス７１から放出された電圧エネルギーに基づく電流がダイオード７２を介して駆動回路に流れ込むまでの部分、即ち、帰還電圧ＶＦＢを、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅに加算する部分に対応する。
この場合、可変抵抗７３は、帰還ゲインを調整する機能を発揮する。また、リアクタンス７４は、帰還時定数を調整する機能を発揮する。
【００５０】
ここで、このような図９の構成のｄｉ／ｄｔ帰還部２３による「ｄｉ／ｄｔ自己帰還動作」について説明する。
【００５１】
電子回路１ＵのＩＧＢＴ１１Ｕ及び電子回路１ＤのＩＧＢＴ１１Ｄの各々は、一方が導通状態の場合には他方が遮断状態となるように、電子回路１Ｕの半導体素子駆動回路１３Ｕ及び電子回路１Ｄの半導体素子駆動回路１３Ｄの各々により駆動される。
ここで、図９の例では、電子回路１ＵのＩＧＢＴ１１Ｕが遮断状態であって、電子回路１ＵのＩＧＢＴ１１Ｕが導通状態の場合の負荷６１の接続形態が示されている。即ち、図９の例の初期状態では、電流は、主回路電源５１の正極端、負荷６１の端ａ及び端ｂ、電子回路１ＤのＩＧＢＴ１１Ｄ、並びに、主回路電源５１の負極端の順に流れている。
【００５２】
このような初期状態で、電子回路１Ｕは静止状態のまま、電子回路１Ｄにおいて、半導体素子駆動回路１３ＤによりＩＧＢＴ１１Ｄがターンオン動作後にターンオフしたとする。
この場合、ＩＧＢＴ１１Ｄがターンオフするときのコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔが、リアクタンス７１Ｄにおいて一時的に蓄えられた後、電圧エネルギーとして放出される。放出された電圧エネルギーに基づく電流が、ダイオード７２Ｄを介して電圧源２２Ｄの両端のうちＩＧＢＴ１１Ｄのエミッタ側の端に流れ込むことにより、時間微分値ｄＩｃ／ｄｔに比例した電圧が帰還電圧ＶＦＢ分だけ、ＩＧＢＴ１１Ｄのゲート−エミッタ間の電圧Ｖｇｅの値が上昇する。即ち、帰還電圧ＶＦＢが加算される。
この場合の帰還電圧ＶＦＢは、次の式（１２）により表わされる。
ＶＦＢ ＝ −Ｌｓ・ｄＩｃ／ｄｔ ・・・（１２）
【００５３】
なお、逆の場合、即ち、電子回路１Ｕにおいて、半導体素子駆動回路１３ＵによりＩＧＢＴ１１Ｕがターンオフする場合、半導体素子駆動回路１３Ｕ側のｄｉ／ｄｔ帰還部２３Ｕによって、全く同様の「ｄｉ／ｄｔ自己帰還動作」が行われる。
【００５４】
以上説明した本実施形態によれば、次の（１）や（２）の効果を奏することが可能になる。
【００５５】
（１）本実施形態の電子回路１の半導体素子駆動回路１３は、本発明の「ｄｉ／ｄｔ自己帰還動作」を行うことが可能なｄｉ／ｄｔ帰還部２３を備えている。
これにより、サージ電圧とスイッチング損失のトレードオフ特性を改善することができる。
【００５６】
（２）特に本発明の「ｄｉ／ｄｔ自己帰還動作」をターンオフ時に適用することで、即ち、図５の電子回路１のターンオフ基本モデルを適用することで、ターンオフ時において、スイッチング損失を従来よりも増加させることなく、サージ電圧を従来よりも大幅に抑制することが可能になる。
サージ電圧の抑制は、耐電圧近くまでＩＧＢＴ１１の動作が可能になるという効果に結びつく。また、スイッチング損失の維持（増加させないこと）は、ＩＧＢＴ１１の製造バラつきを抑制し、ひいては、設計マージンを少なくして電子回路１全体の小型化やコストダウンが図れるという効果に結びつく。
【００５７】
さらに、図９の構成の電子回路１を採用することで、ｄｉ／ｄｔ帰還部２３における帰還ゲインとして、可変抵抗７３を含む半導体素子駆動回路１３全体の電圧ゲイン（図２で説明した制御ゲインＡｇａｉｎ）と、ＩＧＢＴ１１の相互コンダクタンスｇｍとの積をそのまま利用することができる。これにより、次の（３）及び（４）の効果が得られる。
【００５８】
（３）このような帰還ゲインと、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄの帰還の効果とにより、ＩＧＢＴ１１の特性や製造状のバラつきを吸収する効果がある。
その結果、ＩＧＢＴ１１の個々の調整作業が不要になる。
また、負荷６１を１相分負荷とする３相交流モータの駆動用のパワーモジュールとして、本実施形態の電子回路１が実装される場合等には、２つのＩＧＢＴ１１の直列接続が３つ用意され、これら３つの直列接続が並列接続される。このように、複数のＩＧＢＴ１１が並列接続されるような場合であっても、複数のＩＧＢＴ１１の選別や調整作業が不要になる。
【００５９】
（４）ＩＧＢＴ１１が将来技術進化する際に改善される相互インダクタンスｇｍやスイッチング速度はそのまま、帰還ゲインとして利用することができるので、上述した（１）や（２）の効果の度合をさらに高めることが可能になる。
【００６０】
さらにまた、図９の構成の電子回路１を採用することで、次の（５）の効果を奏することも可能である。
（５）ｄｉ／ｄｔ帰還部２３の構成要素のうち、リアクタンス７１やリアクタンス７４については、電子回路１の構成上避けられない回路の浮遊インダクタンスやプリント基板の配線インダクタンスにより実現できる。その他のｄｉ／ｄｔ帰還部２３の構成要素についても、例えばショットキーバリアダイオード等で構成されるダイオード７２や、可変抵抗７３といった受動素子により実現できる。
即ち、新たな能動素子を付加することなく、ｄｉ／ｄｔ帰還部２３を実現し、当該ｄｉ／ｄｔ帰還部２３を実装した半導体素子駆動回路１３により、能動的なゲート制御を実現することが可能になる。
このように、新たな能動素子を付加することなく半導体素子駆動回路１３を実現することができるので、当該半導体素子駆動回路１３は、小型で極めて故障しにくいものになる。
【００６１】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、本発明は、ＩＧＢＴのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。
即ち、本発明は、例えば、ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、母線を導通又は遮断するために、駆動信号を半導体素子のゲートに供給する駆動回路に広く適用することができる。この場合、当該駆動回路は、母線を流れる電流の時間変化に基づいて帰還電圧を生成し、帰還電圧を駆動信号の電圧の一部として印加する帰還部を備えている。
換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。
特に、図９の構成は、本発明の「ｄｉ／ｄｔ自己帰還動作」を非常にシンプルな構成で実現できていることから、何れの電流開閉器の構成としても好適である。
【符号の説明】
【００６２】
１ 電子回路
１１ ＩＧＢＴ
１２ ＦＷＤ
１３ 半導体素子駆動回路
２１ ゲート抵抗
２２ 電圧源
２３ ｄｉ／ｄｔ帰還部
２４ ゲイン部
２５ 抵抗
３１ ｄｉ／ｄｔ検出部
３２ ゲイン部
３３ 電圧源
５１ 主回路電源
５２ 平滑コンデンサ
６１ 負荷
７１ リアクタンス
７２ ダイオード
７３ 可変抵抗
７４ リアクタンス
【特許請求の範囲】
【請求項１】
ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する、半導体素子の駆動装置において、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する帰還部
を備える半導体素子の駆動装置。
【請求項２】
前記帰還部は、
前記半導体素子のコレクタ電流の前記時間変化が、前記半導体素子のエミッタに寄生する浮遊インダクタンスにおいて一時的に蓄えられ、その後、前記浮遊インダクタンスから放出される電圧エネルギーに基づいて、前記帰還電圧を生成する、
請求項１に記載の半導体素子の駆動装置。
【請求項３】
ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素の駆動方法において、
前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する駆動装置が、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する、
ステップを含む半導体素子の駆動方法。
【請求項１】
ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する、半導体素子の駆動装置において、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する帰還部
を備える半導体素子の駆動装置。
【請求項２】
前記帰還部は、
前記半導体素子のコレクタ電流の前記時間変化が、前記半導体素子のエミッタに寄生する浮遊インダクタンスにおいて一時的に蓄えられ、その後、前記浮遊インダクタンスから放出される電圧エネルギーに基づいて、前記帰還電圧を生成する、
請求項１に記載の半導体素子の駆動装置。
【請求項３】
ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素の駆動方法において、
前記母線を導通又は遮断するために、前記駆動信号を前記半導体素子のゲートに供給する駆動装置が、
前記半導体素子がオンからオフに切り替わるときに、前記半導体素子のコレクタ電流の時間変化に基づいて帰還電圧を生成し、前記帰還電圧を前記駆動信号の電圧の一部として印加する、
ステップを含む半導体素子の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−３９４５７（Ｐ２０１２−３９４５７Ａ）
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願番号】特願２０１０−１７８７８４（Ｐ２０１０−１７８７８４）
【出願日】平成２２年８月９日（２０１０．８．９）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願日】平成２２年８月９日（２０１０．８．９）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
[ Back to top ]