半導体装置およびその製造方法
【課題】プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させること。
【解決手段】半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜３４と前記金属膜より硬い材料の層３６とを備え、上視した場合前記層と前記金属膜とが配置された第１領域４０と、前記金属膜が配置され前記層が形成されない第２領域４２とを備えるパッド１６と、を具備する半導体装置。
【解決手段】半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜３４と前記金属膜より硬い材料の層３６とを備え、上視した場合前記層と前記金属膜とが配置された第１領域４０と、前記金属膜が配置され前記層が形成されない第２領域４２とを備えるパッド１６と、を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、電子回路に電気的に接続するパッドを備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated circuit）等の半導体装置をウエーハ状態において試験する際には、プローブ針の先端をパッドに接触させて試験を実施する。パッドは電子回路と電気的に接続されており、プローブ針を介し電子回路の特性を測定することができる。プローブ針の先端がパッドに接触した際に、パッドを形成する金属片がプローブ針の先端に付着すると、プローブ針の先端とパッドとの接触抵抗が増大する。そこで、プローブ針の先端とパッドとを複数回接触させた後に、プローブ針は、ウエーハを配置したステージから研磨板に移動させ、プローブ針の先端の研磨を行なう。また、ウエーハ内にプローブ針の先端を研磨する領域を設け、プローブ針の先端をウエーハ内において研磨することが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１０８３３号公報
【特許文献２】特開平５−１７５２８６号公報
【特許文献３】特開２００６−８６２４４号公報
【特許文献４】特開２００６−２３７４１３号公報
【特許文献５】特開２００５−１５９１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ウエーハ内においてプローブ針の先端を研磨する場合、プローブ針を研磨板に移動させる時間を節約することができる。また、ウエーハの温度を変えて半導体装置の試験を行なう場合、研磨板を用いてプローブ針の先端を研磨した後にプローブ針の温度がウエーハの温度となるまで待機することになる。ウエーハ内においてプローブ針の先端を研磨する場合、プローブ針の温度がウエーハの温度となるまでの時間も節約することができる。
【０００５】
しかしながら、ウエーハ内においてプローブ針の先端を研磨する場合においてもプローブ針を研磨する領域にプローブ針を移動させ、プローブ針の先端を研磨することになる。
【０００６】
本半導体装置およびその製造方法は、プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させることを目的とする。
【課題を解決するための手段】
【０００７】
例えば、半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、を具備することを特徴とする半導体装置を用いる。
【０００８】
例えば、半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、を備えることを特徴とする半導体装置の製造方法を用いる。
【発明の効果】
【０００９】
本半導体装置およびその製造方法によれば、プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、実施例１のウエーハの平面図、図１（ｂ）は、チップ領域の平面図である。
【図２】図２（ａ）および図２（ｂ）は、ウエーハにプローブ針の先端が接触している状態の断面図および平面図である。
【図３】図３（ａ）は、パッドの平面図，図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。
【図４】図４（ａ）から図４（ｄ）は、パッドにプローブ針の先端を接触させる方法を示す断面図である。
【図５】図５は、プローブ針の先端をパッドに接触させた後のパッドの平面図である。
【図６】図６は、実施例１の変形例１のパッドの平面図である。
【図７】図７は、実施例１の変形例２のパッドの平面図である。
【図８】図８（ａ）から図８（ｃ）は、実施例２のパッドの製造方法を示す断面図（その１）である。
【図９】図９（ａ）から図９（ｃ）は、実施例２のパッドの製造方法を示す断面図（その２）である。
【図１０】図１０（ａ）および図１０（ｂ）は、実施例２のパッドの製造方法を示す断面図（その３）である。
【図１１】図１１（ａ）および図１１（ｂ）は、実施例２のパッドの製造方法を示す断面図（その４）である。
【図１２】図１２（ａ）および図１２（ｂ）は、実施例２の変形例のパッドの製造方法を示す断面図（その１）である。
【図１３】図１３は、実施例２の変形例のパッドの製造方法を示す断面図（その２）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照に実施例について説明する。
【実施例１】
【００１２】
図１（ａ）は、実施例１のウエーハの平面図、図１（ｂ）は、チップ領域の平面図である。図１（ａ）のように、ウエーハ１０内に複数のチップ領域１２がＸ方向およびＹ方向に配列している。なお、チップ領域１２は、例えばウエーハ１０を個片化した際にチップとなる領域である。ウエーハ１０は、例えばシリコンウエーハである。図１（ｂ）のように、チップ領域１２の間にはスクライブライン１４が形成されている。半導体基板上のチップ領域１２内には電子回路１５が形成されている。電子回路１５は、例えばロジック回路、メモリ回路、またはロジックおよびメモリの混載回路等である。また、電子回路１５は、トランジスタ等の回路要素が1つで形成されていてもよい。電子回路１５を囲うように複数のパッド１６が配列している。パッド１６は、電子回路１５と電気的に接続されている。
【００１３】
図２（ａ）および図２（ｂ）は、ウエーハにプローブ針の先端が接触している状態の断面図および平面図である。図２（ａ）のように、ウエーハ１０が、プローバのステージ１９上に配置されている。ウエーハ１０上方にプローブカード２０が配置されている。プローブカード２０には、窓２１が形成されている。窓２１の周囲にはプローブ針１８が配置されている。プローブ針１８は、それぞれケーブルを介し測定器に接続される。図２（ｂ）のように、プローブ針１８の先端は、それぞれパッド１６に接触している。その他の構成は図１（ｂ）と同じであり説明を省略する。
【００１４】
プローブ針１８は、例えばタングステンまたはパラジウム等の金属から形成される。プローブ針１８の先端径は、例えば１０μｍから３０μｍである。プローブカード２０とステージ１９とを接近させることにより、プローブ針１８の先端がパッドに接触する。プローブカード２０とステージ１９とを離すことにより、プローブ針１８の先端がパッド１６から離れる。プローブ針１８の先端をパッド１６から離した状態でプローブカード２０をステージ１９に対し相対的に移動させる。これにより、プローブ針１８を各チップ領域１２のパッド１６上に配置することができる。また、窓２１およびプローブ針１８がプローブカード２０に複数設けられ、プロ−ブ針１８の先端がウエーハに接触した際に複数の電子回路の測定を同時に行なうこともできる。
【００１５】
図３（ａ）は、パッドの平面図，図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。図３（ａ）および図３（ｂ）のように、半導体基板３０上に絶縁膜３２が形成されている。絶縁膜３２は、例えば配線層の層間絶縁膜であり、例えば酸化シリコン膜である。絶縁膜３２は、複数の層間絶縁膜を含んでもよい。また、絶縁膜３２内に配線が形成されていてもよい。絶縁膜３２上にパッド１６が形成されている。このように、パッド１６は半導体基板３０上に形成されている。パッド１６は主に金属膜３４により形成されている。金属膜３４内に層３６が形成されている。パッド１６には、上視した場合第１領域４０と第２領域とが形成されている。第１領域４０には、上視した場合層３６と金属膜３４とが配置されている。第２領域には、上視した場合、層３６は形成されず、金属膜３４が形成されている。金属膜３４は例えばアルミニウム膜または銅膜により形成されている。層３６は、金属膜３４より硬い材料により形成されている。層３６は、例えばタングステン、タンタルまたはチタン等の金属膜、または酸化炭化シリコン、窒化シリコン等の絶縁膜により形成されている。第１領域４０において、層３６は、上視した場合ドット状である。
【００１６】
図４（ａ）から図４（ｄ）は、パッドにプローブ針の先端を接触させる方法を示す断面図である。図４（ａ）から図４（ｄ）は、図３（ａ）のＡ−Ａ断面に相当する。図４（ａ）のように、パッド１６の第１領域４０の上方にプローブ針１８を配置する。図４（ｂ）のように、プローブ針１８の先端をパッド１６に押し当てる。例えば、ウエーハを搭載したステージを上昇させ、ウエーハ１０をプローブカードに近づける。プローブ針１８の先端が第１領域４０においてパッド１６に接触する。図４（ｃ）のように、プローブ針１８の先端は、パッド１６に深く食い込みながら第２領域４２の方向（プローブ針１８の先端の方向）に移動する。プローブ針１８の先端が第２領域４２において金属膜３４と接触した状態で静止する。この状態で電子回路の電気的特性を測定する。金属膜３４は柔らかいため、金属膜３４はプローブ針１８の先端により削れる。一方、層３６は硬いためほとんど削れない。パッド１６には、プローブ針１８が移動した痕３８ａとプローブ針１８が静止した痕３８ｂとが形成される。図４（ｄ）のように、プローブ針１８の先端が第１領域４０の層３６と接触しながら移動するように、プローブ針１８の先端をパッド１６から離す。例えば、ウエーハを搭載したステージを下降させ、ウエーハ１０をプローブカードから遠ざける。プローブ針１８は第１領域４０の方向（プローブ針１８の付け根方向）に後退する。この際、プローブ針１８の先端が層３６と擦れる。これにより、プローブ針１８の先端に付着した金属膜の破片が除去される。
【００１７】
図５は、プローブ針の先端をパッドに接触させた後のパッドの平面図である。図５のように、パッド１６にプローブ針の痕３８が形成されている。プローブ針が移動した痕３８ａにおいては、プローブ針痕３８ｂに行くにしたがい、プローブ針痕の幅が広くなる。プローブ針が静止した痕３８ｂにおいてプローブ針痕の幅は最大となる。
【００１８】
図６は、実施例１の変形例１のパッドの平面図である。図６のように、層３６ａが上視した場合ストライプ状に形成されている。図７は、実施例１の変形例２のパッドの平面図である。図７のように、層３６ｂが上視した場合格子状に形成されている。以上のように、第１領域４０において、上視した場合層３６と金属膜３４とが配置されていればよい。層３６は例えばドット状、ストライプ状または格子状でもよい。なお、プローブ針１８の先端が接触する領域において、上視した場合層３６と金属膜３４とが配置されていることが好ましい。
【００１９】
実施例１によれば、パッド１６は、上視した場合層３６と金属膜３４とが配置された第１領域４０と、層３６が形成されていない第２領域４２とを備える。これにより、図４（ａ）から図４（ｄ）において説明したように、プローブ針１８が静止した際は、第２領域４２において金属膜３４とプローブ針１８の先端とが接触する。第２領域４２には層３６が形成されていないため、金属膜３４とプローブ針１８の先端との接触抵抗を小さくすることができる。一方、プローブ針１８がパッドから離れる際に、第１領域４０内をプローブ針１８が移動する。第１領域４０において、上視した場合層３６と金属膜３４とが配置されているため、プローブ針１８の先端が層３６により研磨される。
【００２０】
ウエーハ内のパッド１６とは別の領域にプローブ針１８の先端を研磨する研磨領域を設けた場合、プローブ針を研磨領域に移動させることになる。このため、時間がかかる。また、プローブ針１８の先端にパッド１６の金属片が付着した直後に金属片を除去できない。このため、金属片は酸化してしまう。例えばパッドがアルミニウムの場合、酸化アルミニウムが形成される。これにより、プローブ針１８の先端とパッド１６との接触抵抗がより高くなってしまう。実施例１では、プローブ針１８を用いた測定の直後にプローブ針１８の先端をクリーニングできる。これにより、プローブ針１８の先端とパッド１６との接触抵抗をより低下させることができる。このように、実施例１によれば、測定チップ毎にプローブ針１８の先端を研磨するため、プローブ針１８の先端とパッド１６との接触抵抗を低く安定させることができる。また、プローブ針１８の先端を研磨する時間を短縮することができる。
【００２１】
例えば、層３６は金属膜３４の上面上に形成されていてもよい。しかしながら、この場合、層３６がプローブ針１８を研磨する際に層３６が金属膜３４の上面から離脱しやすくなる。実施例１では、層３６が金属膜３４に埋め込まれている。これにより、層３６がプローブ針１８を研磨する際に層３６が離脱することを抑制できる。層３６は、金属膜３４を上下に貫通するように形成されることが好ましい。これにより、層３６の離脱をより抑制することができる。
【００２２】
図２（ａ）および図２（ｂ）のように、プローブ針１８は、電子回路１５の外側から延伸しパッド１６に接触する。よって、第１領域４０は電子回路１５に対し外側に設けられ、第２領域４２は電子回路１５側に形成されることが好ましい。
【００２３】
実施例１によれば、試験が終了した半導体装置のパッド１６は、第１領域４０にプローブ針１８が移動した痕３８ａを、第２領域４２にプローブ針１８が静止した痕３８ｂを、それぞれ備えることになる。
【実施例２】
【００２４】
実施例２は、実施例１のパッドの作製方法である。図８（ａ）から図１１（ｂ）は、実施例２のパッドの製造方法を示す断面図である。図８（ａ）のように、シリコン半導体基板３０上に絶縁膜３２を形成する。絶縁膜３２は、例えば１層または複数層の層間絶縁膜である。絶縁膜３２上に絶縁膜５０を形成する。絶縁膜５０は例えば炭化シリコンから形成される。絶縁膜５０上に絶縁膜５２を形成する。絶縁膜５２は例えば酸化シリコンから形成される。絶縁膜５２に凹部を形成する。凹部内および絶縁膜５２の上面にバリア層５４を形成する。バリア層５４は、例えば膜厚が２０ｎｍのタンタル膜である。バリア層５４上にシード層として例えば膜厚が１３０ｎｍの銅膜を形成する。シード層上に例えば膜厚が１５００ｎｍの銅をめっき法を用い配線層５６として形成する。絶縁膜５２上のバリア層５４および配線層５６をＣＭＰ（Chemical
Mechanical Polish）法を用い研磨する。以上により、絶縁膜５２に埋め込まれた配線層５６が形成される。配線層５６は、多層配線のうち例えば最上の配線層である。
【００２５】
図８（ｂ）のように、配線層５６および絶縁膜５２上に、例えば膜厚が１００ｎｍの炭化シリコン膜を絶縁膜６０として形成する。絶縁膜６０上に、例えば膜厚が１５００ｎｍの酸化シリコン膜を絶縁膜６２として形成する。図８（ｃ）のように、絶縁膜６２上にフォトレジスト８０を塗布する。露光現像することによりフォトレジスト８０に開口８２を形成する。開口８２を備えるフォトレジスト８０をマスクに絶縁膜６２および絶縁膜６０をエッチングする。
【００２６】
図９（ａ）のように、絶縁膜６２の開口内および絶縁膜６２の上面に、例えば膜厚が５０ｎｍの窒化チタン膜をバリア層６４として形成する。バリア層６４上に、例えば膜厚が３００ｎｍのタングステン膜を金属層６６として形成する。図９（ｂ）のように、ＣＭＰ法を用い、絶縁膜６２上の金属層６６およびバリア層６４を除去する。これにより、金属層６６から絶縁膜６２を上下に貫通するコンタクトが形成される。コンタクトは配線層５６とパッドとを電気的に接続する。図９（ｃ）のように、絶縁膜６２および金属層６６上に例えば膜厚が６０ｎｍのチタン膜、膜厚が３０ｎｍの窒化チタン膜をバリア層７０として形成する。バリア層７０上に、例えば膜厚が１０００ｎｍのアルミニウム膜、膜厚が５０ｎｍの窒化チタン膜を金属膜７２として形成する。
【００２７】
図１０（ａ）のように、金属膜７２上にフォトレジスト８４を塗布する。露光現像することにより、フォトレジスト８４に開口８６を形成する。開口８６を備えたフォトレジスト８４をマスクに金属膜７２およびバリア層７０をエッチングする。図１０（ｂ）のように、金属膜７２の開口内および金属膜７２の上面に、例えば膜厚が５０ｎｍの窒化チタン膜をバリア層７４としてＣＶＤ（Chemical
Vapor Deposition）法を用い形成する。バリア層７４上に、例えば膜厚が５００ｎｍのタングステン膜を層７６としてＣＶＤ法を用い形成する。層７６の膜厚を金属膜７２に形成された開口の幅の１／２以上とすることにより、開口を層７６により埋め込むことができる。例えば開口の幅を１μｍとすることができる。
【００２８】
図１１（ａ）のように、ＣＭＰ法を用い、金属膜７２上の層７６およびバリア層７４を除去する。これにより、金属膜７２を上下に貫通する層７６が形成される。図１１（ｂ）のように、パッド１６以外の金属膜７２およびバリア層７０をエッチングする。パッド１６を覆うように、例えば膜厚が１４００ｎｍの酸化シリコン膜を保護膜７８として形成する。保護膜７８上に、例えば膜厚が５００ｎｍの窒化シリコン膜を保護膜７９として形成する。パッド１６上の保護膜７９および７８をエッチングし、パッド１６の上面が露出する開口８８を形成する。以上により、パッド１６が形成される。
【００２９】
実施例２のように、パッドを作製することができる。実施例２においては、金属膜７２が実施例１の金属膜３４に対応し、層７６が実施例１の層３６に対応する。実施例２においては、層７６を金属を用い形成することができる。
【００３０】
パッドの大きさは、例えば５０×５０μｍとすることができる。層７６の径は、例えば１μｍとすることができる。図１０（ｂ）のように。層７６を形成する際の層７６の膜厚を薄くするため、層７６の幅は小さいことが好ましい。例えば、層７６の幅は１μｍ以下が好ましい。プローブ針の先端を層７６を用いクリーニングするため、層７６の間隔は、プローブ針の先端の径より小さいことが好ましい。層７６の間隔は、例えば１μｍ〜１０μｍとすることができる。
【００３１】
図１２（ａ）から図１３は、実施例２の変形例のパッドの製造方法を示す断面図である。実施例２の図８（ａ）から図１０（ａ）までの工程を行なう。図１２（ａ）のように、金属膜７２の開口内および金属膜７２の上面に、例えば膜厚が５００ｎｍの酸化炭化シリコン膜を層７５としてＣＶＤ法を用い形成する。図１２（ｂ）のように、ＣＭＰ法を用い、金属膜７２上の層７５を除去する。これにより、金属膜７２を上下に貫通する層７５が形成される。図１３のように、実施例２の図１１（ｂ）と同様に、パッド１６上に開口８８を備える保護膜７８および７９を形成する。パッド１６が形成される。
【００３２】
実施例２の変形例ように、パッドを作製することができる。実施例２の変形例においては、金属膜７２が実施例１の金属膜３４に対応し、層７５が実施例１の層３６に対応する。実施例２の変形例においては、層７５を絶縁体を用い形成することができる。
【００３３】
実施例１および実施例２において、ウエーハ状態において電子回路を測定した後、スクライブラインでウエーハを切断しチップを形成することもできる。また、チップをパッケージ等に実装することもできる。
【００３４】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００３５】
実施例１〜２を含む実施形態に関し、さらに以下の付記を開示する。
付記１：半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、を具備することを特徴とする半導体装置。
付記２：前記層は、前記金属膜に埋め込まれていることを特徴とする付記１記載の半導体装置。
付記３：前記パッドは、前記第１領域にプローブ針が移動した痕を、前記第２領域に前記プローブ針が静止した痕を、それぞれ備えることを特徴とする付記１または２記載の半導体装置。
付記４：前記第１領域は電子回路に対し外側に設けられていることを特徴とする付記１から３のいずれか一項記載の半導体装置。
付記５：前記層は、上視した場合ドット状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記６：前記層は、上視した場合ストライプ状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記７：前記層は、上視した場合メッシュ状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記８：半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、を備えることを特徴とする半導体装置の製造方法。
【符号の説明】
【００３６】
１０ ウエーハ
１２ チップ領域
１５ 電子回路
１６ パッド
３４ 金属膜
３６ 層
４０ 第１領域
４２ 第２領域
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、電子回路に電気的に接続するパッドを備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated circuit）等の半導体装置をウエーハ状態において試験する際には、プローブ針の先端をパッドに接触させて試験を実施する。パッドは電子回路と電気的に接続されており、プローブ針を介し電子回路の特性を測定することができる。プローブ針の先端がパッドに接触した際に、パッドを形成する金属片がプローブ針の先端に付着すると、プローブ針の先端とパッドとの接触抵抗が増大する。そこで、プローブ針の先端とパッドとを複数回接触させた後に、プローブ針は、ウエーハを配置したステージから研磨板に移動させ、プローブ針の先端の研磨を行なう。また、ウエーハ内にプローブ針の先端を研磨する領域を設け、プローブ針の先端をウエーハ内において研磨することが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１０８３３号公報
【特許文献２】特開平５−１７５２８６号公報
【特許文献３】特開２００６−８６２４４号公報
【特許文献４】特開２００６−２３７４１３号公報
【特許文献５】特開２００５−１５９１９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ウエーハ内においてプローブ針の先端を研磨する場合、プローブ針を研磨板に移動させる時間を節約することができる。また、ウエーハの温度を変えて半導体装置の試験を行なう場合、研磨板を用いてプローブ針の先端を研磨した後にプローブ針の温度がウエーハの温度となるまで待機することになる。ウエーハ内においてプローブ針の先端を研磨する場合、プローブ針の温度がウエーハの温度となるまでの時間も節約することができる。
【０００５】
しかしながら、ウエーハ内においてプローブ針の先端を研磨する場合においてもプローブ針を研磨する領域にプローブ針を移動させ、プローブ針の先端を研磨することになる。
【０００６】
本半導体装置およびその製造方法は、プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させることを目的とする。
【課題を解決するための手段】
【０００７】
例えば、半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、を具備することを特徴とする半導体装置を用いる。
【０００８】
例えば、半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、を備えることを特徴とする半導体装置の製造方法を用いる。
【発明の効果】
【０００９】
本半導体装置およびその製造方法によれば、プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、実施例１のウエーハの平面図、図１（ｂ）は、チップ領域の平面図である。
【図２】図２（ａ）および図２（ｂ）は、ウエーハにプローブ針の先端が接触している状態の断面図および平面図である。
【図３】図３（ａ）は、パッドの平面図，図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。
【図４】図４（ａ）から図４（ｄ）は、パッドにプローブ針の先端を接触させる方法を示す断面図である。
【図５】図５は、プローブ針の先端をパッドに接触させた後のパッドの平面図である。
【図６】図６は、実施例１の変形例１のパッドの平面図である。
【図７】図７は、実施例１の変形例２のパッドの平面図である。
【図８】図８（ａ）から図８（ｃ）は、実施例２のパッドの製造方法を示す断面図（その１）である。
【図９】図９（ａ）から図９（ｃ）は、実施例２のパッドの製造方法を示す断面図（その２）である。
【図１０】図１０（ａ）および図１０（ｂ）は、実施例２のパッドの製造方法を示す断面図（その３）である。
【図１１】図１１（ａ）および図１１（ｂ）は、実施例２のパッドの製造方法を示す断面図（その４）である。
【図１２】図１２（ａ）および図１２（ｂ）は、実施例２の変形例のパッドの製造方法を示す断面図（その１）である。
【図１３】図１３は、実施例２の変形例のパッドの製造方法を示す断面図（その２）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照に実施例について説明する。
【実施例１】
【００１２】
図１（ａ）は、実施例１のウエーハの平面図、図１（ｂ）は、チップ領域の平面図である。図１（ａ）のように、ウエーハ１０内に複数のチップ領域１２がＸ方向およびＹ方向に配列している。なお、チップ領域１２は、例えばウエーハ１０を個片化した際にチップとなる領域である。ウエーハ１０は、例えばシリコンウエーハである。図１（ｂ）のように、チップ領域１２の間にはスクライブライン１４が形成されている。半導体基板上のチップ領域１２内には電子回路１５が形成されている。電子回路１５は、例えばロジック回路、メモリ回路、またはロジックおよびメモリの混載回路等である。また、電子回路１５は、トランジスタ等の回路要素が1つで形成されていてもよい。電子回路１５を囲うように複数のパッド１６が配列している。パッド１６は、電子回路１５と電気的に接続されている。
【００１３】
図２（ａ）および図２（ｂ）は、ウエーハにプローブ針の先端が接触している状態の断面図および平面図である。図２（ａ）のように、ウエーハ１０が、プローバのステージ１９上に配置されている。ウエーハ１０上方にプローブカード２０が配置されている。プローブカード２０には、窓２１が形成されている。窓２１の周囲にはプローブ針１８が配置されている。プローブ針１８は、それぞれケーブルを介し測定器に接続される。図２（ｂ）のように、プローブ針１８の先端は、それぞれパッド１６に接触している。その他の構成は図１（ｂ）と同じであり説明を省略する。
【００１４】
プローブ針１８は、例えばタングステンまたはパラジウム等の金属から形成される。プローブ針１８の先端径は、例えば１０μｍから３０μｍである。プローブカード２０とステージ１９とを接近させることにより、プローブ針１８の先端がパッドに接触する。プローブカード２０とステージ１９とを離すことにより、プローブ針１８の先端がパッド１６から離れる。プローブ針１８の先端をパッド１６から離した状態でプローブカード２０をステージ１９に対し相対的に移動させる。これにより、プローブ針１８を各チップ領域１２のパッド１６上に配置することができる。また、窓２１およびプローブ針１８がプローブカード２０に複数設けられ、プロ−ブ針１８の先端がウエーハに接触した際に複数の電子回路の測定を同時に行なうこともできる。
【００１５】
図３（ａ）は、パッドの平面図，図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。図３（ａ）および図３（ｂ）のように、半導体基板３０上に絶縁膜３２が形成されている。絶縁膜３２は、例えば配線層の層間絶縁膜であり、例えば酸化シリコン膜である。絶縁膜３２は、複数の層間絶縁膜を含んでもよい。また、絶縁膜３２内に配線が形成されていてもよい。絶縁膜３２上にパッド１６が形成されている。このように、パッド１６は半導体基板３０上に形成されている。パッド１６は主に金属膜３４により形成されている。金属膜３４内に層３６が形成されている。パッド１６には、上視した場合第１領域４０と第２領域とが形成されている。第１領域４０には、上視した場合層３６と金属膜３４とが配置されている。第２領域には、上視した場合、層３６は形成されず、金属膜３４が形成されている。金属膜３４は例えばアルミニウム膜または銅膜により形成されている。層３６は、金属膜３４より硬い材料により形成されている。層３６は、例えばタングステン、タンタルまたはチタン等の金属膜、または酸化炭化シリコン、窒化シリコン等の絶縁膜により形成されている。第１領域４０において、層３６は、上視した場合ドット状である。
【００１６】
図４（ａ）から図４（ｄ）は、パッドにプローブ針の先端を接触させる方法を示す断面図である。図４（ａ）から図４（ｄ）は、図３（ａ）のＡ−Ａ断面に相当する。図４（ａ）のように、パッド１６の第１領域４０の上方にプローブ針１８を配置する。図４（ｂ）のように、プローブ針１８の先端をパッド１６に押し当てる。例えば、ウエーハを搭載したステージを上昇させ、ウエーハ１０をプローブカードに近づける。プローブ針１８の先端が第１領域４０においてパッド１６に接触する。図４（ｃ）のように、プローブ針１８の先端は、パッド１６に深く食い込みながら第２領域４２の方向（プローブ針１８の先端の方向）に移動する。プローブ針１８の先端が第２領域４２において金属膜３４と接触した状態で静止する。この状態で電子回路の電気的特性を測定する。金属膜３４は柔らかいため、金属膜３４はプローブ針１８の先端により削れる。一方、層３６は硬いためほとんど削れない。パッド１６には、プローブ針１８が移動した痕３８ａとプローブ針１８が静止した痕３８ｂとが形成される。図４（ｄ）のように、プローブ針１８の先端が第１領域４０の層３６と接触しながら移動するように、プローブ針１８の先端をパッド１６から離す。例えば、ウエーハを搭載したステージを下降させ、ウエーハ１０をプローブカードから遠ざける。プローブ針１８は第１領域４０の方向（プローブ針１８の付け根方向）に後退する。この際、プローブ針１８の先端が層３６と擦れる。これにより、プローブ針１８の先端に付着した金属膜の破片が除去される。
【００１７】
図５は、プローブ針の先端をパッドに接触させた後のパッドの平面図である。図５のように、パッド１６にプローブ針の痕３８が形成されている。プローブ針が移動した痕３８ａにおいては、プローブ針痕３８ｂに行くにしたがい、プローブ針痕の幅が広くなる。プローブ針が静止した痕３８ｂにおいてプローブ針痕の幅は最大となる。
【００１８】
図６は、実施例１の変形例１のパッドの平面図である。図６のように、層３６ａが上視した場合ストライプ状に形成されている。図７は、実施例１の変形例２のパッドの平面図である。図７のように、層３６ｂが上視した場合格子状に形成されている。以上のように、第１領域４０において、上視した場合層３６と金属膜３４とが配置されていればよい。層３６は例えばドット状、ストライプ状または格子状でもよい。なお、プローブ針１８の先端が接触する領域において、上視した場合層３６と金属膜３４とが配置されていることが好ましい。
【００１９】
実施例１によれば、パッド１６は、上視した場合層３６と金属膜３４とが配置された第１領域４０と、層３６が形成されていない第２領域４２とを備える。これにより、図４（ａ）から図４（ｄ）において説明したように、プローブ針１８が静止した際は、第２領域４２において金属膜３４とプローブ針１８の先端とが接触する。第２領域４２には層３６が形成されていないため、金属膜３４とプローブ針１８の先端との接触抵抗を小さくすることができる。一方、プローブ針１８がパッドから離れる際に、第１領域４０内をプローブ針１８が移動する。第１領域４０において、上視した場合層３６と金属膜３４とが配置されているため、プローブ針１８の先端が層３６により研磨される。
【００２０】
ウエーハ内のパッド１６とは別の領域にプローブ針１８の先端を研磨する研磨領域を設けた場合、プローブ針を研磨領域に移動させることになる。このため、時間がかかる。また、プローブ針１８の先端にパッド１６の金属片が付着した直後に金属片を除去できない。このため、金属片は酸化してしまう。例えばパッドがアルミニウムの場合、酸化アルミニウムが形成される。これにより、プローブ針１８の先端とパッド１６との接触抵抗がより高くなってしまう。実施例１では、プローブ針１８を用いた測定の直後にプローブ針１８の先端をクリーニングできる。これにより、プローブ針１８の先端とパッド１６との接触抵抗をより低下させることができる。このように、実施例１によれば、測定チップ毎にプローブ針１８の先端を研磨するため、プローブ針１８の先端とパッド１６との接触抵抗を低く安定させることができる。また、プローブ針１８の先端を研磨する時間を短縮することができる。
【００２１】
例えば、層３６は金属膜３４の上面上に形成されていてもよい。しかしながら、この場合、層３６がプローブ針１８を研磨する際に層３６が金属膜３４の上面から離脱しやすくなる。実施例１では、層３６が金属膜３４に埋め込まれている。これにより、層３６がプローブ針１８を研磨する際に層３６が離脱することを抑制できる。層３６は、金属膜３４を上下に貫通するように形成されることが好ましい。これにより、層３６の離脱をより抑制することができる。
【００２２】
図２（ａ）および図２（ｂ）のように、プローブ針１８は、電子回路１５の外側から延伸しパッド１６に接触する。よって、第１領域４０は電子回路１５に対し外側に設けられ、第２領域４２は電子回路１５側に形成されることが好ましい。
【００２３】
実施例１によれば、試験が終了した半導体装置のパッド１６は、第１領域４０にプローブ針１８が移動した痕３８ａを、第２領域４２にプローブ針１８が静止した痕３８ｂを、それぞれ備えることになる。
【実施例２】
【００２４】
実施例２は、実施例１のパッドの作製方法である。図８（ａ）から図１１（ｂ）は、実施例２のパッドの製造方法を示す断面図である。図８（ａ）のように、シリコン半導体基板３０上に絶縁膜３２を形成する。絶縁膜３２は、例えば１層または複数層の層間絶縁膜である。絶縁膜３２上に絶縁膜５０を形成する。絶縁膜５０は例えば炭化シリコンから形成される。絶縁膜５０上に絶縁膜５２を形成する。絶縁膜５２は例えば酸化シリコンから形成される。絶縁膜５２に凹部を形成する。凹部内および絶縁膜５２の上面にバリア層５４を形成する。バリア層５４は、例えば膜厚が２０ｎｍのタンタル膜である。バリア層５４上にシード層として例えば膜厚が１３０ｎｍの銅膜を形成する。シード層上に例えば膜厚が１５００ｎｍの銅をめっき法を用い配線層５６として形成する。絶縁膜５２上のバリア層５４および配線層５６をＣＭＰ（Chemical
Mechanical Polish）法を用い研磨する。以上により、絶縁膜５２に埋め込まれた配線層５６が形成される。配線層５６は、多層配線のうち例えば最上の配線層である。
【００２５】
図８（ｂ）のように、配線層５６および絶縁膜５２上に、例えば膜厚が１００ｎｍの炭化シリコン膜を絶縁膜６０として形成する。絶縁膜６０上に、例えば膜厚が１５００ｎｍの酸化シリコン膜を絶縁膜６２として形成する。図８（ｃ）のように、絶縁膜６２上にフォトレジスト８０を塗布する。露光現像することによりフォトレジスト８０に開口８２を形成する。開口８２を備えるフォトレジスト８０をマスクに絶縁膜６２および絶縁膜６０をエッチングする。
【００２６】
図９（ａ）のように、絶縁膜６２の開口内および絶縁膜６２の上面に、例えば膜厚が５０ｎｍの窒化チタン膜をバリア層６４として形成する。バリア層６４上に、例えば膜厚が３００ｎｍのタングステン膜を金属層６６として形成する。図９（ｂ）のように、ＣＭＰ法を用い、絶縁膜６２上の金属層６６およびバリア層６４を除去する。これにより、金属層６６から絶縁膜６２を上下に貫通するコンタクトが形成される。コンタクトは配線層５６とパッドとを電気的に接続する。図９（ｃ）のように、絶縁膜６２および金属層６６上に例えば膜厚が６０ｎｍのチタン膜、膜厚が３０ｎｍの窒化チタン膜をバリア層７０として形成する。バリア層７０上に、例えば膜厚が１０００ｎｍのアルミニウム膜、膜厚が５０ｎｍの窒化チタン膜を金属膜７２として形成する。
【００２７】
図１０（ａ）のように、金属膜７２上にフォトレジスト８４を塗布する。露光現像することにより、フォトレジスト８４に開口８６を形成する。開口８６を備えたフォトレジスト８４をマスクに金属膜７２およびバリア層７０をエッチングする。図１０（ｂ）のように、金属膜７２の開口内および金属膜７２の上面に、例えば膜厚が５０ｎｍの窒化チタン膜をバリア層７４としてＣＶＤ（Chemical
Vapor Deposition）法を用い形成する。バリア層７４上に、例えば膜厚が５００ｎｍのタングステン膜を層７６としてＣＶＤ法を用い形成する。層７６の膜厚を金属膜７２に形成された開口の幅の１／２以上とすることにより、開口を層７６により埋め込むことができる。例えば開口の幅を１μｍとすることができる。
【００２８】
図１１（ａ）のように、ＣＭＰ法を用い、金属膜７２上の層７６およびバリア層７４を除去する。これにより、金属膜７２を上下に貫通する層７６が形成される。図１１（ｂ）のように、パッド１６以外の金属膜７２およびバリア層７０をエッチングする。パッド１６を覆うように、例えば膜厚が１４００ｎｍの酸化シリコン膜を保護膜７８として形成する。保護膜７８上に、例えば膜厚が５００ｎｍの窒化シリコン膜を保護膜７９として形成する。パッド１６上の保護膜７９および７８をエッチングし、パッド１６の上面が露出する開口８８を形成する。以上により、パッド１６が形成される。
【００２９】
実施例２のように、パッドを作製することができる。実施例２においては、金属膜７２が実施例１の金属膜３４に対応し、層７６が実施例１の層３６に対応する。実施例２においては、層７６を金属を用い形成することができる。
【００３０】
パッドの大きさは、例えば５０×５０μｍとすることができる。層７６の径は、例えば１μｍとすることができる。図１０（ｂ）のように。層７６を形成する際の層７６の膜厚を薄くするため、層７６の幅は小さいことが好ましい。例えば、層７６の幅は１μｍ以下が好ましい。プローブ針の先端を層７６を用いクリーニングするため、層７６の間隔は、プローブ針の先端の径より小さいことが好ましい。層７６の間隔は、例えば１μｍ〜１０μｍとすることができる。
【００３１】
図１２（ａ）から図１３は、実施例２の変形例のパッドの製造方法を示す断面図である。実施例２の図８（ａ）から図１０（ａ）までの工程を行なう。図１２（ａ）のように、金属膜７２の開口内および金属膜７２の上面に、例えば膜厚が５００ｎｍの酸化炭化シリコン膜を層７５としてＣＶＤ法を用い形成する。図１２（ｂ）のように、ＣＭＰ法を用い、金属膜７２上の層７５を除去する。これにより、金属膜７２を上下に貫通する層７５が形成される。図１３のように、実施例２の図１１（ｂ）と同様に、パッド１６上に開口８８を備える保護膜７８および７９を形成する。パッド１６が形成される。
【００３２】
実施例２の変形例ように、パッドを作製することができる。実施例２の変形例においては、金属膜７２が実施例１の金属膜３４に対応し、層７５が実施例１の層３６に対応する。実施例２の変形例においては、層７５を絶縁体を用い形成することができる。
【００３３】
実施例１および実施例２において、ウエーハ状態において電子回路を測定した後、スクライブラインでウエーハを切断しチップを形成することもできる。また、チップをパッケージ等に実装することもできる。
【００３４】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００３５】
実施例１〜２を含む実施形態に関し、さらに以下の付記を開示する。
付記１：半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、を具備することを特徴とする半導体装置。
付記２：前記層は、前記金属膜に埋め込まれていることを特徴とする付記１記載の半導体装置。
付記３：前記パッドは、前記第１領域にプローブ針が移動した痕を、前記第２領域に前記プローブ針が静止した痕を、それぞれ備えることを特徴とする付記１または２記載の半導体装置。
付記４：前記第１領域は電子回路に対し外側に設けられていることを特徴とする付記１から３のいずれか一項記載の半導体装置。
付記５：前記層は、上視した場合ドット状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記６：前記層は、上視した場合ストライプ状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記７：前記層は、上視した場合メッシュ状であることを特徴とする付記１から４のいずれか一項記載の半導体装置。
付記８：半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、を備えることを特徴とする半導体装置の製造方法。
【符号の説明】
【００３６】
１０ ウエーハ
１２ チップ領域
１５ 電子回路
１６ パッド
３４ 金属膜
３６ 層
４０ 第１領域
４２ 第２領域
【特許請求の範囲】
【請求項１】
半導体基板上に形成された電子回路と、
前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、
を具備することを特徴とする半導体装置。
【請求項２】
前記層は、前記金属膜に埋め込まれていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記パッドは、前記第１領域にプローブ針が移動した痕を、前記第２領域に前記プローブ針が静止した痕を、それぞれ備えることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１領域は電子回路に対し外側に設けられていることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、
プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、
前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に形成された電子回路と、
前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるパッドと、
を具備することを特徴とする半導体装置。
【請求項２】
前記層は、前記金属膜に埋め込まれていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記パッドは、前記第１領域にプローブ針が移動した痕を、前記第２領域に前記プローブ針が静止した痕を、それぞれ備えることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１領域は電子回路に対し外側に設けられていることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
半導体基板上に形成された電子回路と電気的に接続し、金属膜と前記金属膜より硬い材料の層とを備え、上視した場合前記層と前記金属膜とが配置された第１領域と、前記金属膜が配置され前記層が形成されない第２領域とを備えるように、前記半導体基板上にパッドを形成する工程と、
プローブ針の先端を前記第２領域の前記金属膜に接触させた状態で、前記電子回路の特性を測定する工程と、
前記プローブ針の先端が前記第１領域の前記層と接触しながら移動するように、前記プローブ針の先端を前記パッドから離す工程と、
を備えることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−８４５６１（Ｐ２０１２−８４５６１Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１０−２２６９１１（Ｐ２０１０−２２６９１１）
【出願日】平成２２年１０月６日（２０１０．１０．６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２２年１０月６日（２０１０．１０．６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]