半導体装置
【目的】Ｓｉ−半導体素子とＳｉＣ−半導体素子を有する半導体装置において、それぞれの半導体素子を動作可能温度で動作させることができて、冷媒の圧力損失を小さくできるフィン付ベースを有する半導体装置を提供する。
【解決手段】Ｓｉ−ＩＧＢＴチップ４同士をまとめ、ＳｉＣ−Ｄｉチップ５同士をまとめることで、ＳｉＣ−Ｄｉチップ５下のフィン１ａ間隔を広くすることができる。その結果、Ｓｉ−ＩＧＢＴチップ４は１７５℃まで動作させ、ＳｉＣ−Ｄｉチップ５は２５０℃まで動作させることができる。また、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５に接続する配線バー５６，５７，５９を介しての相互の熱干渉６５，６６，６７を小さくするができる。その結果、全体のフィン１ａ間隔を広くすることができて圧力損失を小さくできる。
【解決手段】Ｓｉ−ＩＧＢＴチップ４同士をまとめ、ＳｉＣ−Ｄｉチップ５同士をまとめることで、ＳｉＣ−Ｄｉチップ５下のフィン１ａ間隔を広くすることができる。その結果、Ｓｉ−ＩＧＢＴチップ４は１７５℃まで動作させ、ＳｉＣ−Ｄｉチップ５は２５０℃まで動作させることができる。また、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５に接続する配線バー５６，５７，５９を介しての相互の熱干渉６５，６６，６７を小さくするができる。その結果、全体のフィン１ａ間隔を広くすることができて圧力損失を小さくできる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ回路などの電気回路を搭載したＳｉ−半導体素子とＳｉＣ−半導体素子からなる半導体装置に関する。
【背景技術】
【０００２】
図１０は、三相インバータの回路図である。三相インバータ回路は、上アームおよび下アームと、これらの接続点に接続するＵ端子、Ｖ端子およびＷ端子と、上アームの高電位側に接続するＰ端子と、下アームの低電位側に接続するＮ端子と、上下アームを構成する例えばＩＧＢＴと、これと逆並列に接続する例えば、ＦＷＤ（フリーホイーリングダイオード）からなる。
【０００３】
図１１は、従来の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は、半導体装置を裏側から見たフィン付ベースの要部平面図である。この半導体装置６００は図１０の三相インバータ回路を搭載しているパワー半導体モジュールである。以下の説明において、Ｓｉ−ＩＧＢＴチップ５４はシリコンで製作した絶縁ゲート型バイポーラトランジスタチップであり、ＳｉＣ−Ｄｉチップ５５はシリコンカーバイトで製作したショットキーバリアダイオード（ＳＢＤ）からなるＦＷＤチップである。
【０００４】
また、三相インバータ回路はＵ相，Ｖ相，Ｗ相の３つの相があり、各相でのチップ配置はすべて同じであるので、ここでは，Ｕ相を例にして説明する。
半導体装置６００は、フィン付ベース５１上に導電パターン付絶縁基板５２の導電膜５２ｃを固着し、導電パターン５２ａに上アームとなるＳｉ−ＩＧＢＴチップ５４のコレクタおよびＳｉＣ−Ｄｉチップ５５のカソードが固着し、導電パターン５３ａに下アームとなるＳｉ−ＩＧＢＴチップ５４のコレクタおよびＳｉＣ−Ｄｉチップ５５のカソードが固着する。
【０００５】
また、上アームのＳｉ−ＩＧＢＴチップ５４のエミッタおよびＳｉＣ−Ｄｉチップ５５のカソードは配線バー５６で接続し、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタおよびＳｉＣ−Ｄｉチップ５５のカソードはＮ端子バー５９と接続する。また、導電パターン５２ａはＰ端子バー５８と接続する。上アームのＳｉＣ−Ｄｉ５５のカソードと導電パターン５３ａは配線バー５７で接続し、配線バー５７はＵ端子バー５７ａと接続する。前記したようにＶ相、Ｗ相も同様の配置であるので説明は省略する。
【０００６】
Ｕ端子バー５７ａ，Ｖ端子バー５７ｂおよびＷ端子バー５７ｃは図示しない負荷に接続し、Ｐ端子バー５８およびＮ端子バー５９は図示しない電源に接続する。これらの端子の接続箇所は図示しない樹脂ケースから露出している。
【０００７】
３つの導電パターン付絶縁基板５２のそれぞれには上下アームを構成する２個のＳｉ−ＩＧＢＴチップ５４と２個のＳｉＣ−Ｄｉチップ５５が搭載されそれぞれは隣接して配置される。このように上下アームのＳｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５をまとめて一つの導電パターン付絶縁基板５２上に配置することで、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５が動作するときに生じる発熱量をそれぞれの導電パターン付絶縁基板５２で同じにしてある。
【０００８】
各導電パターン付絶縁基板５２で発熱量が均等であるため、フィン付ベース５１を構成するフィン５１ａも均等な間隔で配置される。ここではフィン５１ａはストレート状の歯（直方体）で形成され，そのフィン５１ａの間隔は各導電パターン付絶縁基板５２下で均一である。また、チップ５４，５５で発熱した熱を効率よく冷媒６１に逃がすためフィン５１ａの間隔は密にしてある。
【０００９】
図１２は、この半導体装置６００を冷却する場合にその仕方を説明した説明図であり、同図（ａ）は要部断面図、同図（ｂ）は裏側から見た要部平面図である。
フィン付ベース５１にカバー６０をセットする。図示していないが、カバー６０には冷媒６１の入口と出口がある。入口から入った冷媒６１はフィン５１ａの隙間を通って出口に向う。冷媒６１はフィン５１ａの密な間隔を通って流れる。この冷媒６１がフィン５１ａの間を通過させるためには圧力を加える必要がある。この冷媒６１がフィン５１ａの間を通過するときに必要となる圧力（入口の圧力−出口の圧力）を冷媒の圧力損失と称す。通常、図示しないポンプで冷媒６１を循環させている。
【００１０】
図１３は、この半導体装置６００の各チップの熱干渉の様子を示す図であり、同図（ａ）は半導体装置の要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。この三相インバータ回路が動作すると、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５の間で熱干渉が起こる。
【００１１】
同図（ｂ）を用いて熱干渉７１を説明する。Ｕ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作し、Ｕ相の下アームのＳｉＣ−Ｄｉ５５が動作を停止しているときは、Ｓｉ−ＩＧＢＴチップ５４が発熱し、その熱は導電パターン５２ａから絶縁基板５２ｂを通して隣接する導電パターン５３ａに伝達され、その導電パターン５３ａに固着している温度の低いチップ５５の温度を上昇させる。逆にＵ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作を停止し、Ｕ相の下アームのＳｉＣ−Ｄｉ５５が動作するときは、温度の低いＳｉ−ＩＧＢＴチップ５４の温度を上昇させる。
【００１２】
つぎに、同図（ｃ）を用いて熱干渉７２を説明する。例えば、Ｕ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作している時は、ＳｉＣ−Ｄｉチップ５５は停止しているので、Ｓｉ−ＩＧＢＴチップ５４が発熱し、その熱は導電パターン５２ａを通して隣接する温度の低いＳｉＣ−Ｄｉチップ５５の温度を上昇させる。逆にＵ相の上アームのＳｉ−ＩＧＢＴチップ５４が停止し、ＳｉＣ−Ｄｉチップ５５が動作するときは、温度の低いＳｉ−ＩＧＢＴチップ５４の温度を上昇させる。
【００１３】
熱干渉７１は絶縁基板５２ｂを介して行なわれ、熱干渉７２は導電パターン５２を介して行われるので熱干渉７２の方が熱干渉７１に比べて大きい。また、フィン付ベース１を介して行なわれる熱干渉７１ａは、熱がフィン５１ａを介して殆どが冷媒６１に放出されるため小さい。尚、チップ５４，５５間の間隔Ｍ１，Ｍ２および導電パターン付絶縁基板２間の間隔Ｍ３は数ｍｍである。
【００１４】
従来の半導体装置６００ではＳｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉ５５チップ間の熱干渉７２，７１は、熱源から近く熱伝導の大きい導電パターン５２ａおよび熱源に近く冷媒から離れている絶縁基板５２ｂを介して行なわれるため大きくなる。
【００１５】
図１４は、各端子バーを介してチップ間で熱のやり取りを説明した要部平面図である。上アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードを接続する配線バー５６、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードを接続するＮ端子バー５９および上アームのＳｉＣ−Ｄｉチップ５５のアノードと下アームの導電パターン５３ａを結ぶ配線バー５７を介して熱干渉６５、６６，６７が行なわれる。
【００１６】
上アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードが配線バー５６と接続する接続箇所の間隔Ｎ１、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードがＮ端子バー５９と接続する接続箇所の間隔Ｎ２および上アームのＳｉＣ−Ｄｉチップ５５のアノードと下アームの導電パターン５３ａが配線バー５７と接続する接続箇所の間隔Ｎ３が１ｃｍ〜数ｃｍ程度と狭いため、熱干渉６５，６６、６７は大きい。
【００１７】
ＳｉＣ−Ｄｉチップ５５の動作可能温度は２５０℃であるので、この温度でＳｉＣ−Ｄｉチップ５５を動作させると、Ｓｉ−ＩＧＢＴチップ５４の温度が動作可能温度の１７５℃を超えてしまい、Ｓｉ−ＩＧＢＴチップ５４が熱破壊を起こす。
【００１８】
そのため、このＳｉ−ＩＧＢＴチップ５４の動作可能温度に律速されて、ＳｉＣ−Ｄｉチップ５５の動作温度を１７５℃以下にする必要がある。
また、特許文献１では、半導体装置は、第１放熱板、第１絶縁層、第１導電層、及び第１半導体素子（シリコンで製作したＩＧＢＴ）をこの順で含む第１積層体と、第２放熱板、第２絶縁層、第２導電層、及び前記第１半導体とは異なる半導体材料で形成される第２半導体素子（ＳｉＣで製作したダイオード）をこの順で含む第２積層体と、前記第１導電層及び前記第２導電層を電気的に接続する接続部とを備え、前記第１積層体と前記第２積層体を、分離することで熱的に絶縁した半導体装置が開示されている。
【００１９】
この特許文献１では、上下アームを構成するＳｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップは隣接して配置され、Ｓｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップはそれぞれ横並びのグループを形成し、それぞれのグループは交互に配置されている。冷媒はＳｉ−ＩＧＢＴチップグループを流れた後、ＳｉＣ−Ｄｉチップに流れる通路となり、その通路の長さは長い。また、この通路は上アームを構成するチップを冷却する通路と下アームを構成するチップを冷却する通路の２系統からなる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００９−２７２４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
前記したように、Ｓｉ−ＩＧＢＴチップ５４の動作可能温度である１７５℃に律速されて、ＳｉＣ−Ｄｉチップ５５は、動作可能温度である２５０℃で動作させることができない。また、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５が近接して配置されているので、相互の熱干渉が大きく、フィン５１ａの間隔を密にして冷却効率を高める必要がある。フィン５１ａの間隔が密になるため、冷媒６１の圧力損失が大きくなり、冷媒循環用ポンプが大きくなる。その結果、インバータシステム全体のコストアップを招く。
【００２２】
また、特許文献１では、Ｓｉ−ＩＧＢＴチップが位置する箇所の冷却器とＳｉＣ−Ｄｉチップが位置する箇所の冷却器の冷却構造は同一構造であり、しかも、Ｓｉ−ＩＧＢＴチップグループとＳｉＣ−Ｄｉチップグループは隣接して配置されており、ＳｉＣ−Ｄｉチップを動作可能温度まで上げて動作させることができない。これは、Ｓｉ−ＩＧＢＴチップグループとＳｉＣ−Ｄｉチップグループの間は熱絶縁構造になっているが、各チップの上部に配置される特許文献１では図示していない点線で示した短い配線バーを介してＳｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップの間に熱干渉があるためである。
【００２３】
また、冷却器内を流れる冷媒の通路は２系統となっており複雑であり、その経路の長さが長いため冷媒の圧力損失が大きい。そのため、冷媒循環用ポンプが大きくなり、インバータシステム全体のコストアップを招く。
【００２４】
この発明の目的は、前記の課題を解決して、Ｓｉ−半導体素子とＳｉＣ−半導体素子を有する半導体装置において、それぞれの半導体素子を動作可能温度で動作させることができて、冷媒の圧力損失を小さくできるフィン付ベースを有する半導体装置を提供することにある。
【課題を解決するための手段】
【００２５】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、纏まって配置され、シリコンで製作された複数の第１半導体素子の第１素子群と、纏まって配置され、シリコンカーバイトで製作された複数の第２半導体素子の第２素子群と、前記第１半導体素子と前記第２半導体素子をそれぞれ接続する複数の配線導体と、前記第１半導体素子および前記第２半導体素子で発生した熱を放熱する突起付放熱ベースとを有する半導体装置であって、前記第１素子群下に配置される前記突起付放熱ベースの突起間隔に比べて、前記第２素子群下に配置される前記突起付放熱ベースの突起間隔が広い構成とする。
【００２６】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記第１半導体素子が、ＭＯＳ型トランジスタであり、前記第２半導体素子が、ショットキーバリアダイオードであるとよい。
【００２７】
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記第１半導体素子と前記第２半導体素子で電気回路を構成するとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１に記載の発明において、前記突起が、概直方体もしくは概円柱の凸部であるとよい。
【００２８】
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１に記載の発明において、前記配線導体の前記第１半導体素子と前記第２半導体素子の接続箇所の間に第１熱干渉軽減部が設けられているとよい。
【００２９】
また、特許請求の範囲の請求項６に記載の発明によれば、請求項５に記載の発明において、前記第１熱干渉軽減部が前記配線導体に設けた開口部もしくは凹部であるとよい。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項１に記載の発明において、前記配線導体が前記第１半導体素子の接続箇所と前記第２半導体素子の接続箇所の間で分断されているとよい。
【００３０】
また、特許請求の範囲の請求項８に記載の発明によれば、請求項１に記載の発明において、前記第１素子群下とこれと対向する前記第２素子群下の間にある前記突起付放熱ベースに第２熱干渉軽減部が配置されているとよい。
【００３１】
また、特許請求の範囲の請求項９に記載の発明によれば、請求項８に記載の発明において、前記第２熱干渉軽減部が、前記突起付放熱ベースに形成した切り込みもしくは前記突起付放熱ベースを分断しその側面に固着した熱絶縁部材であるとよい。
【００３２】
また、特許請求の範囲の請求項１０に記載の発明によれば、請求項１に記載の発明において、前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、前記カバーに仕切りを設けて、前記媒体の流れを蛇行させるとよい。
【００３３】
また、特許請求の範囲の請求項１１に記載の発明によれば、請求項１に記載の発明において、前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、該媒体の流れる方向に長短の突起を設けるとよい。
【００３４】
また、特許請求の範囲の請求項１２に記載の発明によれば、請求項４に記載の発明において、前記突起を三角配置とするとよい。
【発明の効果】
【００３５】
この発明によれば、Ｓｉ−半導体素子（チップ）下のフィン構造と、ＳｉＣ−半導体素子（チップ）下のフィン構造を違えることで、Ｓｉ−半導体素子は１７５℃まで動作させ、ＳｉＣ−半導体素子はさらに高温まで動作させることができる。その結果、それぞれの半導体素子の性能を最大限に引き出すことができる。
【００３６】
また、ＳｉＣ−半導体素子下のフィン間隔を広くすることで、冷媒の圧力損失を低減できる。
【図面の簡単な説明】
【００３７】
【図１】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）は表側から見た要部平面図、（ｂ）は裏側から見た要部平面図である。
【図２】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）の図１（ａ）のＸ−Ｘ線で切断した要部断面図、（ｂ）は図１（ａ）のＹ１−Ｙ１線で切断した要部断面図、（ｃ）は図１（ａ）のＹ２−Ｙ２線で切断した要部断面図である。
【図３】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）はＵ端子の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図４】図１の半導体装置１００を冷却する場合にその仕方を説明した説明図であり、同図（ａ）は要部断面図、同図（ｂ）は裏側の要部平面図である。
【図５】チップから発生した熱について説明した説明図であり、（ａ）は半導体装置１００の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図６】この発明の第２実施例の半導体装置２００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図７】この発明の第３実施例の半導体装置３００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図８】この発明の第４実施例の半導体装置４００の要部平面図である。
【図９】この発明の第５実施例の半導体装置５００の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ方向から見たフィン付ベースの要部平面図である。
【図１０】三相インバータの回路図である。
【図１１】従来の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は、半導体装置を裏面から見たフィン付ベースの要部平面図である。
【図１２】この半導体装置６００を冷却する場合にその仕方を説明した説明図であり、（ａ）は要部断面図、（ｂ）は裏側から見た要部平面図である。
【図１３】この半導体装置６００の各チップの熱干渉の様子を示す図であり、（ａ）は半導体装置の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。
【図１４】各端子バーを介してチップ間での熱のやり取りを説明した要部平面図である。
【図１５】図１（ｂ）の変形例であり、（ａ）は仕切りを設けた図、（ｂ）は仕切りを設けた別の図である。
【図１６】図１５（ｂ）の変形例であり、仕切りとフィンの間に隙間を設けた図である。
【図１７】図１（ｂ）の変形例であり、媒体の流れ方向に長さの異なるフィンを配置した図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ａ）のＹ１−Ｙ１線で切断した要部断面図、（ｄ）は（ａ）のＹ２−Ｙ２線で切断した要部断面図である
【図１８】図６（ｂ）の変形例であり、（ａ）疎に配置されたフィンを三角配置にした図、（ｂ）は疎密に配置された全てのフィンを三角配置にした図である。
【発明を実施するための形態】
【００３８】
実施の形態を以下の実施例で説明する。
【実施例１】
【００３９】
図１〜図３は、この発明の第１実施例の半導体装置の構成図であり、図１（ａ）は表側から見た要部平面図、図１（ｂ）は裏側から見た要部平面図、図２（ａ）は図１（ａ）のＸ−Ｘ線で切断した要部断面図、図２（ｂ）は図１（ａ）のＹ１−Ｙ１線で切断した要部断面図、図２（ｃ）は図１（ａ）のＹ２−Ｙ２線で切断した要部断面図、図３（ａ）はＵ端子の要部平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線で切断した要部断面図である。図１（ａ）は蓋１２を外した状態の要部平面図である。この半導体装置１００は三相インバータ回路を搭載しているパワー半導体モジュールである。
【００４０】
半導体装置１００は、フィン１ａ（突起である凸部）が密に配置された箇所３１（フィン１ａの間隔が狭い箇所）のフィン付ベース１（突起付放熱ベース）上に第１導電パターン付絶縁基板２を半田で固着する。このフィン１ａは下駄の歯のような直方体をしている。フィン１ａが疎に配置された箇所３２（フィン１ａの間隔が広い箇所）に第２導電パターン付絶縁基板３を半田で固着する。これらの導電パターン付絶縁基板２，３は熱伝導性が高く電気絶縁性が高いセラミックスなどの絶縁基板２ｂ，３ｂと、この導電パターン付絶縁基板２，３はＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板などである。裏面に形成された導電膜２ｃ，３ｃと、表側に形成された導電パターン２ａ，３ａからなる。この第１導電パターン付絶縁基板２に上下２列で各列３個配置された第１導電パターン２ａ（上列は上アームを構成、下列は下アームを構成）にそれぞれ１個のＳｉ−ＩＧＢＴチップ４のコレクタを半田で固着する。第２導電パターン付絶縁基板３に上下２列で各列それぞれ３個配置された第２導電パターン３ａ（上列は上アームを構成、下列は下アームを構成）にそれぞれ１個のＳｉＣ−Ｄｉ５のカソードを半田で固着する。上３列の第１導電パターン２ａおよび上３列の第２導電パターン３ａをそれぞれＰ端子バー８にワイヤ３４で接続する（超音波接合する）。下列の３個のＳｉ−ＩＧＢＴチップ４のそれぞれのエミッタおよび下列の３個のＳｉＣ−Ｄｉチップ５のそれぞれのアノードをＮ端子バー９にワイヤ３５で接続する（超音波接合する）。上列の３個のＳｉ−ＩＧＢＴチップ４のそれぞれのエミッタと下列の３個の第１導電パターン２ａを接続バー６下に形成された凸部６ａ，６ｂを介してそれぞれ半田で固着する。上列の３個のＳｉＣ−Ｄｉチップ５のそれぞれのアノードと下列の３個の第２導電パターン３ａを接続バー６下に形成された凸部６ａ，６ｂを介してそれぞれ半田で固着する。前記の半田は全て融点３００℃以上の高温半田にすると良い。また、６個ある接続バー６の内、左側から１番目と４番目の接続バー６上に形成された凸部６ｃとＵ端子バー７ａをレーザー溶接で固着する。２番目と５番目の接続バー６上に形成された凸部６ｃとＶ端子バー７ｂをレーザー溶接で固着する。３番目と６番目の接続バー６上に形成された凸部６ｃとＷ端子バー７ｃをレーザー溶接で固着する。これらは樹脂枠１０で囲まれ、内部にゲル１１を注入して樹脂の蓋１２をする。
【００４１】
フィン１ａの間隔が密な箇所３１（狭い箇所）上に配置されるＳｉ−ＩＧＢＴチップ４は最高動作温度を動作可能温度である１７５℃で動作させ、フィン１ａの間隔が疎な箇所３２（広い箇所）上に配置されるＳｉＣ−Ｄｉチップ５は最高動作温度を動作可能温度である２５０℃で動作させる。
【００４２】
フィン１ａの間隔が密な箇所３１（狭い箇所）とフィン１ａの間隔が疎な箇所３２を設けることで、それぞれのチップ４，５を動作可能温度で動作させることができる。
図４は、図１の半導体装置１００を冷却する場合にその仕方を説明した説明図であり、（ａ）は要部断面図、（ｂ）は裏側の要部平面図である。
【００４３】
フィン付ベース１にウォータジャケットであるカバー１３をセットする。カバー１３には冷媒１４（例えば、水など）である冷媒１４の入口１３ａと出口１３ｂがある。入口１３ａから入った冷媒１４はフィン１ａの隙間を通って出口１３ｂに向う。フィン１ａの間隔が疎である箇所３２を設けることで冷媒１４の圧力損失を低減することができる。圧力損失を低減することで冷媒１４を循環させる図示しないポンプを小型化できて、インバータシステム全体のコストダウンを図ることができる。なお、カバー１３は、フィン付ベース１上に第１導電パターン付絶縁基板２を固着する段階で、あらかじめフィン付ベース１に固着し、一体化しておいてもよい。
【００４４】
図５は、チップから発生した熱について説明した説明図であり、同図（ａ）は半導体装置１００の要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
【００４５】
第１導電パターン付絶縁基板２と第２導電パターン付絶縁基板３を間隔Ｌ１を空けて配置することで、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の熱干渉１５を低減することができる。この間隔Ｌ１は例えば、数ｍｍ程度あれば効果がある。この熱干渉１５としては、フィン付ベース１を介して起こる熱干渉１５ａとＵ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃを介して起こる熱干渉１５ｂがあるが、熱干渉１５ａに比べて熱干渉１５ｂは大きい。これは、間隔Ｌ１が数ｍｍ程度あれば、フィン付ベース１に到達した熱はフィン１ａを介して殆ど冷媒１４に放熱されるためである。
【００４６】
一方、熱干渉１５ｂは熱干渉１５ａに比べて大きいものの、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５が接続する箇所の間隔Ｌ２を数ｃｍ程度離せば、従来（従来の間隔は数ｍｍ程度）に比べると大幅に熱干渉１５ｂを小さくすることができる。すなわち、本発明ではＩＧＢＴ群とＦＷＤ群をそれぞれ纏めて、数ｃｍ離して配置するので、従来構造に比べて端子バーを介した熱干渉を低減することができる。その結果、ＳｉＣ−Ｄｉチップ５を２５０℃で動作させた場合でも、Ｓｉ−ＩＧＢＴチップ４の動作温度を１７５℃以下に抑制できるので、Ｓｉ−ＩＧＢＴチップ４を安全に動作させることができる。
【００４７】
また、熱干渉１５（主に熱干渉１５ｂ）が小さくなるので、従来よりＳｉＣ−Ｄｉチップ５下のフィン１ａ同士の間隔を広くすることができて、冷媒１４の圧力損失を小さくすることができる。
【００４８】
尚、前記のＳｉ−ＩＧＢＴチップ４をＳｉ−ＭＯＳＦＥＴに代えてインバータ回路を形成する場合もある。また、三相インバータ回路を搭載した例に挙げたが単相インバータ回路やチョッパ回路などの電気回路を搭載する場合もある。
【００４９】
前記したように、本実施例では、Ｓｉ−ＩＧＢＴチップ４同士をまとめ、ＳｉＣ−Ｄｉチップ５同士をまとめ、それぞれの下に配置されるフィン１ａの間隔を違えることで、Ｓｉ−ＩＧＢＴチップ４は１７５℃まで動作させ、ＳｉＣ−Ｄｉチップ５は２５０℃まで動作させることができる。その結果、それぞれのチップ４，５の性能を最大限に引き出すことができる。
【００５０】
また、ＳｉＣ−Ｄｉチップ５下のフィン１ａの間隔を広くすることで、冷媒１４の圧力損失を低減できる。その結果、冷媒用のポンプ（ファン等）を簡素化できインバータシステム全体のコストダウンを図ることができる。
【００５１】
図１５は、図１（ｂ）および図４（ｂ）の変形例であり、同図（ａ）は仕切りを設けた図、同図（ｂ）は仕切りを設けた別の図である。
図１５（ａ）と図１（ｂ）および図４（ｂ）との違いは、カバー１３に、カバー１３の入り口１３ａ側の内壁から突出し、密な間隔に配置されたフィン１ａに接する仕切り４０を設けた点である。仕切り４０を設けることで、入り口１３ａから流入した媒体１４の流れの方向が仕切り４０で変わり、Ｓｉ−ＩＧＢＴチップ４下の密な間隔に配置されたフィン１ａの間を均一に流れ、カバー１３の中を蛇行するようになるので、図４（ｂ）のように仕切り４０が無い場合よりも冷却効率を向上でき、好ましい。
【００５２】
また、図１５（ｂ）のようにカバー１３の内壁から突出し、密な間隔に配置されたフィン１ａに接する仕切り４０を交互に配置し、さらに疎な間隔に配置されたフィン１ａに接する仕切り４０を配置することで、媒体１４の流れの蛇行する回数が増えてＳｉ−ＩＧＢＴチップ４下のフィン１ａの冷却効率が更に向上する。なお、図１５（ｂ）では密な間隔に配置されたフィン１ａに接する仕切り４０および疎な間隔に配置されたフィン１ａに接する仕切り４０をそれぞれ２つずつ、全体で偶数個の仕切り４０を交互に設けているので、カバー１３の対角線上に出口１３ｂおよび入り口１３ａを形成している。仕切り４０を全体で奇数個形成する場合は、カバー１３のひとつの辺に沿って出口１３ｂおよび入り口１３ａを形成できる。
【００５３】
図１６は、図１５（ｂ）の変形例であり、仕切り４０とフィン１ａの間に隙間を設けた図である。図１５（ｂ）では仕切り４０を設ける箇所が多いので、媒体１４の圧力損失が大きくなる。それを改善するために、仕切り４０とフィン１ａの間に隙間４１を設けて、この隙間４１にも媒体１４を流すことで媒体１４の圧力損失を低下させる。隙間４１の大きさは適宜調整することができる。また、密な間隔に配置されたフィン１ａと仕切り４０の間の隙間４１の大きさと、疎な間隔に配置されたフィン１ａと仕切り４０の間の隙間４１の大きさを異なるものとして、媒体１４の圧力損失を調整すると同時にフィン１ａ間に導かれる流量を調整してもよい。
【００５４】
図１７は、図１（ｂ）および図４（ｂ）の変形例であり、媒体の流れ方向に長さの異なるフィンを配置した図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）同図（ａ）のＹ１−Ｙ１線で切断した要部断面図、同図（ｄ）は同図（ａ）のＹ２−Ｙ２線で切断した要部断面図である。フィン１ａの間隔が密な箇所３１には長短両方のフィン１ａを配置し、疎の箇所には長いフィン１ａを配置する。
【実施例２】
【００５５】
図６は、この発明の第２実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図６はこの半導体装置２００のフィン付ベース２１の要部構成図である。
【００５６】
第１実施例との違いは、フィン２１ａを円柱とした点である。この場合も、フィン２１ａの間隔が密な箇所３１と疎な箇所３２を設けることで、第１実施例と同様の効果がある。
【００５７】
また、フィン２１ａの形状は直方体や円柱に限るものではなく、直方体の側壁が凹凸しているなど略直方体であったり、円柱も六方柱など略円柱であっても構わない。また、三角柱や四角柱であっても構わない。
【００５８】
図１８は、図６（ｂ）の変形例であり、同図（ａ）疎に配置されたフィンを三角配置にした図、同図（ｂ）は疎密に配置された全てのフィンを三角配置にした図である。
媒体１４の入り口１３ａをカバー１３の一辺の中央に位置させる。フィン２１ａを三角配置とすることで、媒体１４の流れが蛇行し冷却効率を高めることができる。但し、三角配置とは隣接するフィン２１ａの中心を結ぶ直線が三角形を作る場合をここでは言う。六角形配置という場合もある。
【実施例３】
【００５９】
図７は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図７はこの半導体装置３００のＵ端子バー７ａ（Ｖ端子バー７ｂまたはＷ端子バー７ｃ）の構成図である。
【００６０】
第１実施例との違いは、Ｕ端子バー７ａ（Ｖ端子バー７ｂまたはＷ端子バー７ｃ）に開口部２３が入っている点である。この開口部２３のある箇所は熱抵抗が高くなり、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の熱干渉を軽減することができる。熱干渉を軽減することで、フィン１ａの間隔を広げることができて、圧力損失を小さくすることができる。また、点線で示すように、開口部２３の代わりに貫通しない凹部を２４を形成してもよい。この場合は開口部２３で大きくなった配線インダクタンスを小さくすることができる。これらの開口部２３や凹部２４は熱干渉軽減部となる。
【００６１】
このように、Ｓｉ−ＩＧＢＴチップ４（Ｓｉ−半導体素子）とＳｉＣ−Ｄｉチップ５（ＳｉＣ−半導体素子）に接続するＵ端子バー７ａ（Ｖ端子バー７ｂ，Ｗ端子７ｃ）やフィン付ベース１に熱干渉軽減部を設けることで、Ｓｉ−半導体素子とＳｉＣ−半導体素子の相互の熱干渉１５を小さくできる。その結果、全体のフィン１ａの間隔をさらに広くすることができて、冷媒１４の圧力損失を一層低減することができる。
【実施例４】
【００６２】
図８は、この発明の第４実施例の半導体装置の要部平面図である。この半導体装置４００と図１の半導体装置１００との違いは、Ｕ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃをＳｉ−ＩＧＢＴチップ４側とＳｉＣ−Ｄｉチップ５側に引き出し図１のように互いを接続しないようにした点である。こうすることで、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の端子を介しての熱干渉１５を遮断することができる。それによって、フィン１ａを広げることができて、冷媒１４の圧力損失を小さくできる。
【００６３】
また、左右のＵ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃは半導体装置４００の外に配置される図示しない外部配線で互いに接続される。
【実施例５】
【００６４】
図９は、この発明の第５実施例の半導体装置の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＡ方向から見たフィン付ベースの要部平面図である。この半導体装置５００と図１の半導体装置１００との違いは、フィン付ベース１の熱干渉１５ａを起こす箇所に切り込み２５を入れて、熱干渉１５ａを小さくした点にある。この切り込み２５は熱干渉軽減部となる。切り込み２５の代わりにこの箇所を切断して間に熱絶縁部材を挿入し、両側からフィン付ベース１でこの熱絶縁部材を挟み込んでもよい。この熱絶縁部材としては３００℃以上の耐熱性を有し、フィン付ベース１を構成する銅やアルミニウムなどとの接触性が良好なものがよい。
【００６５】
前記した、第１実施例から第５実施例を組み合わせることで、熱干渉を抑制し、圧力損失を小さくできる半導体装置を提供することができる。
【符号の説明】
【００６６】
１，１２ フィン付ベース
１ａ，２１ａ フィン
２、３ 導電パターン付絶縁基板
２ａ、３ａ 導電パターン
２ｂ，３ｂ 絶縁基板
２ｃ，３ｃ 導電膜
４ Ｓｉ−ＩＧＢＴチップ
５ ＳｉＣ−Ｄｉチップ
６ 接続バー
６ａ，６ｂ，６ｃ 凸部
７ａ Ｕ端子バー
７ｂ Ｖ端子バー
７ｃ Ｗ端子バー
８ Ｐ端子バー
９ Ｎ端子バー
１０ 樹脂枠
１１ ゲル
１２ 蓋
１３ カバー
１３ａ 入口
１３ｂ 出口
１４ 冷媒
１５，１５ａ、１５b 熱干渉
１６ａ，１６ｂ，１６ｃ，１６ｄ 熱
２３ 開口部
２４ 凹部
２５ 切り込み
３１，３２ 箇所
４０ 仕切り
４１ 隙間
１００，２００，３００，４００，５００ 半導体装置
【技術分野】
【０００１】
この発明は、インバータ回路などの電気回路を搭載したＳｉ−半導体素子とＳｉＣ−半導体素子からなる半導体装置に関する。
【背景技術】
【０００２】
図１０は、三相インバータの回路図である。三相インバータ回路は、上アームおよび下アームと、これらの接続点に接続するＵ端子、Ｖ端子およびＷ端子と、上アームの高電位側に接続するＰ端子と、下アームの低電位側に接続するＮ端子と、上下アームを構成する例えばＩＧＢＴと、これと逆並列に接続する例えば、ＦＷＤ（フリーホイーリングダイオード）からなる。
【０００３】
図１１は、従来の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は、半導体装置を裏側から見たフィン付ベースの要部平面図である。この半導体装置６００は図１０の三相インバータ回路を搭載しているパワー半導体モジュールである。以下の説明において、Ｓｉ−ＩＧＢＴチップ５４はシリコンで製作した絶縁ゲート型バイポーラトランジスタチップであり、ＳｉＣ−Ｄｉチップ５５はシリコンカーバイトで製作したショットキーバリアダイオード（ＳＢＤ）からなるＦＷＤチップである。
【０００４】
また、三相インバータ回路はＵ相，Ｖ相，Ｗ相の３つの相があり、各相でのチップ配置はすべて同じであるので、ここでは，Ｕ相を例にして説明する。
半導体装置６００は、フィン付ベース５１上に導電パターン付絶縁基板５２の導電膜５２ｃを固着し、導電パターン５２ａに上アームとなるＳｉ−ＩＧＢＴチップ５４のコレクタおよびＳｉＣ−Ｄｉチップ５５のカソードが固着し、導電パターン５３ａに下アームとなるＳｉ−ＩＧＢＴチップ５４のコレクタおよびＳｉＣ−Ｄｉチップ５５のカソードが固着する。
【０００５】
また、上アームのＳｉ−ＩＧＢＴチップ５４のエミッタおよびＳｉＣ−Ｄｉチップ５５のカソードは配線バー５６で接続し、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタおよびＳｉＣ−Ｄｉチップ５５のカソードはＮ端子バー５９と接続する。また、導電パターン５２ａはＰ端子バー５８と接続する。上アームのＳｉＣ−Ｄｉ５５のカソードと導電パターン５３ａは配線バー５７で接続し、配線バー５７はＵ端子バー５７ａと接続する。前記したようにＶ相、Ｗ相も同様の配置であるので説明は省略する。
【０００６】
Ｕ端子バー５７ａ，Ｖ端子バー５７ｂおよびＷ端子バー５７ｃは図示しない負荷に接続し、Ｐ端子バー５８およびＮ端子バー５９は図示しない電源に接続する。これらの端子の接続箇所は図示しない樹脂ケースから露出している。
【０００７】
３つの導電パターン付絶縁基板５２のそれぞれには上下アームを構成する２個のＳｉ−ＩＧＢＴチップ５４と２個のＳｉＣ−Ｄｉチップ５５が搭載されそれぞれは隣接して配置される。このように上下アームのＳｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５をまとめて一つの導電パターン付絶縁基板５２上に配置することで、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５が動作するときに生じる発熱量をそれぞれの導電パターン付絶縁基板５２で同じにしてある。
【０００８】
各導電パターン付絶縁基板５２で発熱量が均等であるため、フィン付ベース５１を構成するフィン５１ａも均等な間隔で配置される。ここではフィン５１ａはストレート状の歯（直方体）で形成され，そのフィン５１ａの間隔は各導電パターン付絶縁基板５２下で均一である。また、チップ５４，５５で発熱した熱を効率よく冷媒６１に逃がすためフィン５１ａの間隔は密にしてある。
【０００９】
図１２は、この半導体装置６００を冷却する場合にその仕方を説明した説明図であり、同図（ａ）は要部断面図、同図（ｂ）は裏側から見た要部平面図である。
フィン付ベース５１にカバー６０をセットする。図示していないが、カバー６０には冷媒６１の入口と出口がある。入口から入った冷媒６１はフィン５１ａの隙間を通って出口に向う。冷媒６１はフィン５１ａの密な間隔を通って流れる。この冷媒６１がフィン５１ａの間を通過させるためには圧力を加える必要がある。この冷媒６１がフィン５１ａの間を通過するときに必要となる圧力（入口の圧力−出口の圧力）を冷媒の圧力損失と称す。通常、図示しないポンプで冷媒６１を循環させている。
【００１０】
図１３は、この半導体装置６００の各チップの熱干渉の様子を示す図であり、同図（ａ）は半導体装置の要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。この三相インバータ回路が動作すると、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５の間で熱干渉が起こる。
【００１１】
同図（ｂ）を用いて熱干渉７１を説明する。Ｕ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作し、Ｕ相の下アームのＳｉＣ−Ｄｉ５５が動作を停止しているときは、Ｓｉ−ＩＧＢＴチップ５４が発熱し、その熱は導電パターン５２ａから絶縁基板５２ｂを通して隣接する導電パターン５３ａに伝達され、その導電パターン５３ａに固着している温度の低いチップ５５の温度を上昇させる。逆にＵ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作を停止し、Ｕ相の下アームのＳｉＣ−Ｄｉ５５が動作するときは、温度の低いＳｉ−ＩＧＢＴチップ５４の温度を上昇させる。
【００１２】
つぎに、同図（ｃ）を用いて熱干渉７２を説明する。例えば、Ｕ相の上アームのＳｉ−ＩＧＢＴチップ５４が動作している時は、ＳｉＣ−Ｄｉチップ５５は停止しているので、Ｓｉ−ＩＧＢＴチップ５４が発熱し、その熱は導電パターン５２ａを通して隣接する温度の低いＳｉＣ−Ｄｉチップ５５の温度を上昇させる。逆にＵ相の上アームのＳｉ−ＩＧＢＴチップ５４が停止し、ＳｉＣ−Ｄｉチップ５５が動作するときは、温度の低いＳｉ−ＩＧＢＴチップ５４の温度を上昇させる。
【００１３】
熱干渉７１は絶縁基板５２ｂを介して行なわれ、熱干渉７２は導電パターン５２を介して行われるので熱干渉７２の方が熱干渉７１に比べて大きい。また、フィン付ベース１を介して行なわれる熱干渉７１ａは、熱がフィン５１ａを介して殆どが冷媒６１に放出されるため小さい。尚、チップ５４，５５間の間隔Ｍ１，Ｍ２および導電パターン付絶縁基板２間の間隔Ｍ３は数ｍｍである。
【００１４】
従来の半導体装置６００ではＳｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉ５５チップ間の熱干渉７２，７１は、熱源から近く熱伝導の大きい導電パターン５２ａおよび熱源に近く冷媒から離れている絶縁基板５２ｂを介して行なわれるため大きくなる。
【００１５】
図１４は、各端子バーを介してチップ間で熱のやり取りを説明した要部平面図である。上アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードを接続する配線バー５６、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードを接続するＮ端子バー５９および上アームのＳｉＣ−Ｄｉチップ５５のアノードと下アームの導電パターン５３ａを結ぶ配線バー５７を介して熱干渉６５、６６，６７が行なわれる。
【００１６】
上アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードが配線バー５６と接続する接続箇所の間隔Ｎ１、下アームのＳｉ−ＩＧＢＴチップ５４のエミッタとＳｉＣ−Ｄｉチップ５５のアノードがＮ端子バー５９と接続する接続箇所の間隔Ｎ２および上アームのＳｉＣ−Ｄｉチップ５５のアノードと下アームの導電パターン５３ａが配線バー５７と接続する接続箇所の間隔Ｎ３が１ｃｍ〜数ｃｍ程度と狭いため、熱干渉６５，６６、６７は大きい。
【００１７】
ＳｉＣ−Ｄｉチップ５５の動作可能温度は２５０℃であるので、この温度でＳｉＣ−Ｄｉチップ５５を動作させると、Ｓｉ−ＩＧＢＴチップ５４の温度が動作可能温度の１７５℃を超えてしまい、Ｓｉ−ＩＧＢＴチップ５４が熱破壊を起こす。
【００１８】
そのため、このＳｉ−ＩＧＢＴチップ５４の動作可能温度に律速されて、ＳｉＣ−Ｄｉチップ５５の動作温度を１７５℃以下にする必要がある。
また、特許文献１では、半導体装置は、第１放熱板、第１絶縁層、第１導電層、及び第１半導体素子（シリコンで製作したＩＧＢＴ）をこの順で含む第１積層体と、第２放熱板、第２絶縁層、第２導電層、及び前記第１半導体とは異なる半導体材料で形成される第２半導体素子（ＳｉＣで製作したダイオード）をこの順で含む第２積層体と、前記第１導電層及び前記第２導電層を電気的に接続する接続部とを備え、前記第１積層体と前記第２積層体を、分離することで熱的に絶縁した半導体装置が開示されている。
【００１９】
この特許文献１では、上下アームを構成するＳｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップは隣接して配置され、Ｓｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップはそれぞれ横並びのグループを形成し、それぞれのグループは交互に配置されている。冷媒はＳｉ−ＩＧＢＴチップグループを流れた後、ＳｉＣ−Ｄｉチップに流れる通路となり、その通路の長さは長い。また、この通路は上アームを構成するチップを冷却する通路と下アームを構成するチップを冷却する通路の２系統からなる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００９−２７２４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
前記したように、Ｓｉ−ＩＧＢＴチップ５４の動作可能温度である１７５℃に律速されて、ＳｉＣ−Ｄｉチップ５５は、動作可能温度である２５０℃で動作させることができない。また、Ｓｉ−ＩＧＢＴチップ５４とＳｉＣ−Ｄｉチップ５５が近接して配置されているので、相互の熱干渉が大きく、フィン５１ａの間隔を密にして冷却効率を高める必要がある。フィン５１ａの間隔が密になるため、冷媒６１の圧力損失が大きくなり、冷媒循環用ポンプが大きくなる。その結果、インバータシステム全体のコストアップを招く。
【００２２】
また、特許文献１では、Ｓｉ−ＩＧＢＴチップが位置する箇所の冷却器とＳｉＣ−Ｄｉチップが位置する箇所の冷却器の冷却構造は同一構造であり、しかも、Ｓｉ−ＩＧＢＴチップグループとＳｉＣ−Ｄｉチップグループは隣接して配置されており、ＳｉＣ−Ｄｉチップを動作可能温度まで上げて動作させることができない。これは、Ｓｉ−ＩＧＢＴチップグループとＳｉＣ−Ｄｉチップグループの間は熱絶縁構造になっているが、各チップの上部に配置される特許文献１では図示していない点線で示した短い配線バーを介してＳｉ−ＩＧＢＴチップとＳｉＣ−Ｄｉチップの間に熱干渉があるためである。
【００２３】
また、冷却器内を流れる冷媒の通路は２系統となっており複雑であり、その経路の長さが長いため冷媒の圧力損失が大きい。そのため、冷媒循環用ポンプが大きくなり、インバータシステム全体のコストアップを招く。
【００２４】
この発明の目的は、前記の課題を解決して、Ｓｉ−半導体素子とＳｉＣ−半導体素子を有する半導体装置において、それぞれの半導体素子を動作可能温度で動作させることができて、冷媒の圧力損失を小さくできるフィン付ベースを有する半導体装置を提供することにある。
【課題を解決するための手段】
【００２５】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、纏まって配置され、シリコンで製作された複数の第１半導体素子の第１素子群と、纏まって配置され、シリコンカーバイトで製作された複数の第２半導体素子の第２素子群と、前記第１半導体素子と前記第２半導体素子をそれぞれ接続する複数の配線導体と、前記第１半導体素子および前記第２半導体素子で発生した熱を放熱する突起付放熱ベースとを有する半導体装置であって、前記第１素子群下に配置される前記突起付放熱ベースの突起間隔に比べて、前記第２素子群下に配置される前記突起付放熱ベースの突起間隔が広い構成とする。
【００２６】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記第１半導体素子が、ＭＯＳ型トランジスタであり、前記第２半導体素子が、ショットキーバリアダイオードであるとよい。
【００２７】
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記第１半導体素子と前記第２半導体素子で電気回路を構成するとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１に記載の発明において、前記突起が、概直方体もしくは概円柱の凸部であるとよい。
【００２８】
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１に記載の発明において、前記配線導体の前記第１半導体素子と前記第２半導体素子の接続箇所の間に第１熱干渉軽減部が設けられているとよい。
【００２９】
また、特許請求の範囲の請求項６に記載の発明によれば、請求項５に記載の発明において、前記第１熱干渉軽減部が前記配線導体に設けた開口部もしくは凹部であるとよい。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項１に記載の発明において、前記配線導体が前記第１半導体素子の接続箇所と前記第２半導体素子の接続箇所の間で分断されているとよい。
【００３０】
また、特許請求の範囲の請求項８に記載の発明によれば、請求項１に記載の発明において、前記第１素子群下とこれと対向する前記第２素子群下の間にある前記突起付放熱ベースに第２熱干渉軽減部が配置されているとよい。
【００３１】
また、特許請求の範囲の請求項９に記載の発明によれば、請求項８に記載の発明において、前記第２熱干渉軽減部が、前記突起付放熱ベースに形成した切り込みもしくは前記突起付放熱ベースを分断しその側面に固着した熱絶縁部材であるとよい。
【００３２】
また、特許請求の範囲の請求項１０に記載の発明によれば、請求項１に記載の発明において、前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、前記カバーに仕切りを設けて、前記媒体の流れを蛇行させるとよい。
【００３３】
また、特許請求の範囲の請求項１１に記載の発明によれば、請求項１に記載の発明において、前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、該媒体の流れる方向に長短の突起を設けるとよい。
【００３４】
また、特許請求の範囲の請求項１２に記載の発明によれば、請求項４に記載の発明において、前記突起を三角配置とするとよい。
【発明の効果】
【００３５】
この発明によれば、Ｓｉ−半導体素子（チップ）下のフィン構造と、ＳｉＣ−半導体素子（チップ）下のフィン構造を違えることで、Ｓｉ−半導体素子は１７５℃まで動作させ、ＳｉＣ−半導体素子はさらに高温まで動作させることができる。その結果、それぞれの半導体素子の性能を最大限に引き出すことができる。
【００３６】
また、ＳｉＣ−半導体素子下のフィン間隔を広くすることで、冷媒の圧力損失を低減できる。
【図面の簡単な説明】
【００３７】
【図１】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）は表側から見た要部平面図、（ｂ）は裏側から見た要部平面図である。
【図２】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）の図１（ａ）のＸ−Ｘ線で切断した要部断面図、（ｂ）は図１（ａ）のＹ１−Ｙ１線で切断した要部断面図、（ｃ）は図１（ａ）のＹ２−Ｙ２線で切断した要部断面図である。
【図３】この発明の第１実施例の半導体装置１００の構成図であり、（ａ）はＵ端子の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図４】図１の半導体装置１００を冷却する場合にその仕方を説明した説明図であり、同図（ａ）は要部断面図、同図（ｂ）は裏側の要部平面図である。
【図５】チップから発生した熱について説明した説明図であり、（ａ）は半導体装置１００の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図６】この発明の第２実施例の半導体装置２００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図７】この発明の第３実施例の半導体装置３００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
【図８】この発明の第４実施例の半導体装置４００の要部平面図である。
【図９】この発明の第５実施例の半導体装置５００の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＡ方向から見たフィン付ベースの要部平面図である。
【図１０】三相インバータの回路図である。
【図１１】従来の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は、半導体装置を裏面から見たフィン付ベースの要部平面図である。
【図１２】この半導体装置６００を冷却する場合にその仕方を説明した説明図であり、（ａ）は要部断面図、（ｂ）は裏側から見た要部平面図である。
【図１３】この半導体装置６００の各チップの熱干渉の様子を示す図であり、（ａ）は半導体装置の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。
【図１４】各端子バーを介してチップ間での熱のやり取りを説明した要部平面図である。
【図１５】図１（ｂ）の変形例であり、（ａ）は仕切りを設けた図、（ｂ）は仕切りを設けた別の図である。
【図１６】図１５（ｂ）の変形例であり、仕切りとフィンの間に隙間を設けた図である。
【図１７】図１（ｂ）の変形例であり、媒体の流れ方向に長さの異なるフィンを配置した図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ａ）のＹ１−Ｙ１線で切断した要部断面図、（ｄ）は（ａ）のＹ２−Ｙ２線で切断した要部断面図である
【図１８】図６（ｂ）の変形例であり、（ａ）疎に配置されたフィンを三角配置にした図、（ｂ）は疎密に配置された全てのフィンを三角配置にした図である。
【発明を実施するための形態】
【００３８】
実施の形態を以下の実施例で説明する。
【実施例１】
【００３９】
図１〜図３は、この発明の第１実施例の半導体装置の構成図であり、図１（ａ）は表側から見た要部平面図、図１（ｂ）は裏側から見た要部平面図、図２（ａ）は図１（ａ）のＸ−Ｘ線で切断した要部断面図、図２（ｂ）は図１（ａ）のＹ１−Ｙ１線で切断した要部断面図、図２（ｃ）は図１（ａ）のＹ２−Ｙ２線で切断した要部断面図、図３（ａ）はＵ端子の要部平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線で切断した要部断面図である。図１（ａ）は蓋１２を外した状態の要部平面図である。この半導体装置１００は三相インバータ回路を搭載しているパワー半導体モジュールである。
【００４０】
半導体装置１００は、フィン１ａ（突起である凸部）が密に配置された箇所３１（フィン１ａの間隔が狭い箇所）のフィン付ベース１（突起付放熱ベース）上に第１導電パターン付絶縁基板２を半田で固着する。このフィン１ａは下駄の歯のような直方体をしている。フィン１ａが疎に配置された箇所３２（フィン１ａの間隔が広い箇所）に第２導電パターン付絶縁基板３を半田で固着する。これらの導電パターン付絶縁基板２，３は熱伝導性が高く電気絶縁性が高いセラミックスなどの絶縁基板２ｂ，３ｂと、この導電パターン付絶縁基板２，３はＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板などである。裏面に形成された導電膜２ｃ，３ｃと、表側に形成された導電パターン２ａ，３ａからなる。この第１導電パターン付絶縁基板２に上下２列で各列３個配置された第１導電パターン２ａ（上列は上アームを構成、下列は下アームを構成）にそれぞれ１個のＳｉ−ＩＧＢＴチップ４のコレクタを半田で固着する。第２導電パターン付絶縁基板３に上下２列で各列それぞれ３個配置された第２導電パターン３ａ（上列は上アームを構成、下列は下アームを構成）にそれぞれ１個のＳｉＣ−Ｄｉ５のカソードを半田で固着する。上３列の第１導電パターン２ａおよび上３列の第２導電パターン３ａをそれぞれＰ端子バー８にワイヤ３４で接続する（超音波接合する）。下列の３個のＳｉ−ＩＧＢＴチップ４のそれぞれのエミッタおよび下列の３個のＳｉＣ−Ｄｉチップ５のそれぞれのアノードをＮ端子バー９にワイヤ３５で接続する（超音波接合する）。上列の３個のＳｉ−ＩＧＢＴチップ４のそれぞれのエミッタと下列の３個の第１導電パターン２ａを接続バー６下に形成された凸部６ａ，６ｂを介してそれぞれ半田で固着する。上列の３個のＳｉＣ−Ｄｉチップ５のそれぞれのアノードと下列の３個の第２導電パターン３ａを接続バー６下に形成された凸部６ａ，６ｂを介してそれぞれ半田で固着する。前記の半田は全て融点３００℃以上の高温半田にすると良い。また、６個ある接続バー６の内、左側から１番目と４番目の接続バー６上に形成された凸部６ｃとＵ端子バー７ａをレーザー溶接で固着する。２番目と５番目の接続バー６上に形成された凸部６ｃとＶ端子バー７ｂをレーザー溶接で固着する。３番目と６番目の接続バー６上に形成された凸部６ｃとＷ端子バー７ｃをレーザー溶接で固着する。これらは樹脂枠１０で囲まれ、内部にゲル１１を注入して樹脂の蓋１２をする。
【００４１】
フィン１ａの間隔が密な箇所３１（狭い箇所）上に配置されるＳｉ−ＩＧＢＴチップ４は最高動作温度を動作可能温度である１７５℃で動作させ、フィン１ａの間隔が疎な箇所３２（広い箇所）上に配置されるＳｉＣ−Ｄｉチップ５は最高動作温度を動作可能温度である２５０℃で動作させる。
【００４２】
フィン１ａの間隔が密な箇所３１（狭い箇所）とフィン１ａの間隔が疎な箇所３２を設けることで、それぞれのチップ４，５を動作可能温度で動作させることができる。
図４は、図１の半導体装置１００を冷却する場合にその仕方を説明した説明図であり、（ａ）は要部断面図、（ｂ）は裏側の要部平面図である。
【００４３】
フィン付ベース１にウォータジャケットであるカバー１３をセットする。カバー１３には冷媒１４（例えば、水など）である冷媒１４の入口１３ａと出口１３ｂがある。入口１３ａから入った冷媒１４はフィン１ａの隙間を通って出口１３ｂに向う。フィン１ａの間隔が疎である箇所３２を設けることで冷媒１４の圧力損失を低減することができる。圧力損失を低減することで冷媒１４を循環させる図示しないポンプを小型化できて、インバータシステム全体のコストダウンを図ることができる。なお、カバー１３は、フィン付ベース１上に第１導電パターン付絶縁基板２を固着する段階で、あらかじめフィン付ベース１に固着し、一体化しておいてもよい。
【００４４】
図５は、チップから発生した熱について説明した説明図であり、同図（ａ）は半導体装置１００の要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
【００４５】
第１導電パターン付絶縁基板２と第２導電パターン付絶縁基板３を間隔Ｌ１を空けて配置することで、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の熱干渉１５を低減することができる。この間隔Ｌ１は例えば、数ｍｍ程度あれば効果がある。この熱干渉１５としては、フィン付ベース１を介して起こる熱干渉１５ａとＵ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃを介して起こる熱干渉１５ｂがあるが、熱干渉１５ａに比べて熱干渉１５ｂは大きい。これは、間隔Ｌ１が数ｍｍ程度あれば、フィン付ベース１に到達した熱はフィン１ａを介して殆ど冷媒１４に放熱されるためである。
【００４６】
一方、熱干渉１５ｂは熱干渉１５ａに比べて大きいものの、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５が接続する箇所の間隔Ｌ２を数ｃｍ程度離せば、従来（従来の間隔は数ｍｍ程度）に比べると大幅に熱干渉１５ｂを小さくすることができる。すなわち、本発明ではＩＧＢＴ群とＦＷＤ群をそれぞれ纏めて、数ｃｍ離して配置するので、従来構造に比べて端子バーを介した熱干渉を低減することができる。その結果、ＳｉＣ−Ｄｉチップ５を２５０℃で動作させた場合でも、Ｓｉ−ＩＧＢＴチップ４の動作温度を１７５℃以下に抑制できるので、Ｓｉ−ＩＧＢＴチップ４を安全に動作させることができる。
【００４７】
また、熱干渉１５（主に熱干渉１５ｂ）が小さくなるので、従来よりＳｉＣ−Ｄｉチップ５下のフィン１ａ同士の間隔を広くすることができて、冷媒１４の圧力損失を小さくすることができる。
【００４８】
尚、前記のＳｉ−ＩＧＢＴチップ４をＳｉ−ＭＯＳＦＥＴに代えてインバータ回路を形成する場合もある。また、三相インバータ回路を搭載した例に挙げたが単相インバータ回路やチョッパ回路などの電気回路を搭載する場合もある。
【００４９】
前記したように、本実施例では、Ｓｉ−ＩＧＢＴチップ４同士をまとめ、ＳｉＣ−Ｄｉチップ５同士をまとめ、それぞれの下に配置されるフィン１ａの間隔を違えることで、Ｓｉ−ＩＧＢＴチップ４は１７５℃まで動作させ、ＳｉＣ−Ｄｉチップ５は２５０℃まで動作させることができる。その結果、それぞれのチップ４，５の性能を最大限に引き出すことができる。
【００５０】
また、ＳｉＣ−Ｄｉチップ５下のフィン１ａの間隔を広くすることで、冷媒１４の圧力損失を低減できる。その結果、冷媒用のポンプ（ファン等）を簡素化できインバータシステム全体のコストダウンを図ることができる。
【００５１】
図１５は、図１（ｂ）および図４（ｂ）の変形例であり、同図（ａ）は仕切りを設けた図、同図（ｂ）は仕切りを設けた別の図である。
図１５（ａ）と図１（ｂ）および図４（ｂ）との違いは、カバー１３に、カバー１３の入り口１３ａ側の内壁から突出し、密な間隔に配置されたフィン１ａに接する仕切り４０を設けた点である。仕切り４０を設けることで、入り口１３ａから流入した媒体１４の流れの方向が仕切り４０で変わり、Ｓｉ−ＩＧＢＴチップ４下の密な間隔に配置されたフィン１ａの間を均一に流れ、カバー１３の中を蛇行するようになるので、図４（ｂ）のように仕切り４０が無い場合よりも冷却効率を向上でき、好ましい。
【００５２】
また、図１５（ｂ）のようにカバー１３の内壁から突出し、密な間隔に配置されたフィン１ａに接する仕切り４０を交互に配置し、さらに疎な間隔に配置されたフィン１ａに接する仕切り４０を配置することで、媒体１４の流れの蛇行する回数が増えてＳｉ−ＩＧＢＴチップ４下のフィン１ａの冷却効率が更に向上する。なお、図１５（ｂ）では密な間隔に配置されたフィン１ａに接する仕切り４０および疎な間隔に配置されたフィン１ａに接する仕切り４０をそれぞれ２つずつ、全体で偶数個の仕切り４０を交互に設けているので、カバー１３の対角線上に出口１３ｂおよび入り口１３ａを形成している。仕切り４０を全体で奇数個形成する場合は、カバー１３のひとつの辺に沿って出口１３ｂおよび入り口１３ａを形成できる。
【００５３】
図１６は、図１５（ｂ）の変形例であり、仕切り４０とフィン１ａの間に隙間を設けた図である。図１５（ｂ）では仕切り４０を設ける箇所が多いので、媒体１４の圧力損失が大きくなる。それを改善するために、仕切り４０とフィン１ａの間に隙間４１を設けて、この隙間４１にも媒体１４を流すことで媒体１４の圧力損失を低下させる。隙間４１の大きさは適宜調整することができる。また、密な間隔に配置されたフィン１ａと仕切り４０の間の隙間４１の大きさと、疎な間隔に配置されたフィン１ａと仕切り４０の間の隙間４１の大きさを異なるものとして、媒体１４の圧力損失を調整すると同時にフィン１ａ間に導かれる流量を調整してもよい。
【００５４】
図１７は、図１（ｂ）および図４（ｂ）の変形例であり、媒体の流れ方向に長さの異なるフィンを配置した図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）同図（ａ）のＹ１−Ｙ１線で切断した要部断面図、同図（ｄ）は同図（ａ）のＹ２−Ｙ２線で切断した要部断面図である。フィン１ａの間隔が密な箇所３１には長短両方のフィン１ａを配置し、疎の箇所には長いフィン１ａを配置する。
【実施例２】
【００５５】
図６は、この発明の第２実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図６はこの半導体装置２００のフィン付ベース２１の要部構成図である。
【００５６】
第１実施例との違いは、フィン２１ａを円柱とした点である。この場合も、フィン２１ａの間隔が密な箇所３１と疎な箇所３２を設けることで、第１実施例と同様の効果がある。
【００５７】
また、フィン２１ａの形状は直方体や円柱に限るものではなく、直方体の側壁が凹凸しているなど略直方体であったり、円柱も六方柱など略円柱であっても構わない。また、三角柱や四角柱であっても構わない。
【００５８】
図１８は、図６（ｂ）の変形例であり、同図（ａ）疎に配置されたフィンを三角配置にした図、同図（ｂ）は疎密に配置された全てのフィンを三角配置にした図である。
媒体１４の入り口１３ａをカバー１３の一辺の中央に位置させる。フィン２１ａを三角配置とすることで、媒体１４の流れが蛇行し冷却効率を高めることができる。但し、三角配置とは隣接するフィン２１ａの中心を結ぶ直線が三角形を作る場合をここでは言う。六角形配置という場合もある。
【実施例３】
【００５９】
図７は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図７はこの半導体装置３００のＵ端子バー７ａ（Ｖ端子バー７ｂまたはＷ端子バー７ｃ）の構成図である。
【００６０】
第１実施例との違いは、Ｕ端子バー７ａ（Ｖ端子バー７ｂまたはＷ端子バー７ｃ）に開口部２３が入っている点である。この開口部２３のある箇所は熱抵抗が高くなり、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の熱干渉を軽減することができる。熱干渉を軽減することで、フィン１ａの間隔を広げることができて、圧力損失を小さくすることができる。また、点線で示すように、開口部２３の代わりに貫通しない凹部を２４を形成してもよい。この場合は開口部２３で大きくなった配線インダクタンスを小さくすることができる。これらの開口部２３や凹部２４は熱干渉軽減部となる。
【００６１】
このように、Ｓｉ−ＩＧＢＴチップ４（Ｓｉ−半導体素子）とＳｉＣ−Ｄｉチップ５（ＳｉＣ−半導体素子）に接続するＵ端子バー７ａ（Ｖ端子バー７ｂ，Ｗ端子７ｃ）やフィン付ベース１に熱干渉軽減部を設けることで、Ｓｉ−半導体素子とＳｉＣ−半導体素子の相互の熱干渉１５を小さくできる。その結果、全体のフィン１ａの間隔をさらに広くすることができて、冷媒１４の圧力損失を一層低減することができる。
【実施例４】
【００６２】
図８は、この発明の第４実施例の半導体装置の要部平面図である。この半導体装置４００と図１の半導体装置１００との違いは、Ｕ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃをＳｉ−ＩＧＢＴチップ４側とＳｉＣ−Ｄｉチップ５側に引き出し図１のように互いを接続しないようにした点である。こうすることで、Ｓｉ−ＩＧＢＴチップ４とＳｉＣ−Ｄｉチップ５の間の端子を介しての熱干渉１５を遮断することができる。それによって、フィン１ａを広げることができて、冷媒１４の圧力損失を小さくできる。
【００６３】
また、左右のＵ端子バー７ａ，Ｖ端子バー７ｂ，Ｗ端子バー７ｃは半導体装置４００の外に配置される図示しない外部配線で互いに接続される。
【実施例５】
【００６４】
図９は、この発明の第５実施例の半導体装置の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＡ方向から見たフィン付ベースの要部平面図である。この半導体装置５００と図１の半導体装置１００との違いは、フィン付ベース１の熱干渉１５ａを起こす箇所に切り込み２５を入れて、熱干渉１５ａを小さくした点にある。この切り込み２５は熱干渉軽減部となる。切り込み２５の代わりにこの箇所を切断して間に熱絶縁部材を挿入し、両側からフィン付ベース１でこの熱絶縁部材を挟み込んでもよい。この熱絶縁部材としては３００℃以上の耐熱性を有し、フィン付ベース１を構成する銅やアルミニウムなどとの接触性が良好なものがよい。
【００６５】
前記した、第１実施例から第５実施例を組み合わせることで、熱干渉を抑制し、圧力損失を小さくできる半導体装置を提供することができる。
【符号の説明】
【００６６】
１，１２ フィン付ベース
１ａ，２１ａ フィン
２、３ 導電パターン付絶縁基板
２ａ、３ａ 導電パターン
２ｂ，３ｂ 絶縁基板
２ｃ，３ｃ 導電膜
４ Ｓｉ−ＩＧＢＴチップ
５ ＳｉＣ−Ｄｉチップ
６ 接続バー
６ａ，６ｂ，６ｃ 凸部
７ａ Ｕ端子バー
７ｂ Ｖ端子バー
７ｃ Ｗ端子バー
８ Ｐ端子バー
９ Ｎ端子バー
１０ 樹脂枠
１１ ゲル
１２ 蓋
１３ カバー
１３ａ 入口
１３ｂ 出口
１４ 冷媒
１５，１５ａ、１５b 熱干渉
１６ａ，１６ｂ，１６ｃ，１６ｄ 熱
２３ 開口部
２４ 凹部
２５ 切り込み
３１，３２ 箇所
４０ 仕切り
４１ 隙間
１００，２００，３００，４００，５００ 半導体装置
【特許請求の範囲】
【請求項１】
纏まって配置され、シリコンで製作された複数の第１半導体素子の第１素子群と、纏まって配置され、シリコンカーバイトで製作された複数の第２半導体素子の第２素子群と、前記第１半導体素子と前記第２半導体素子をそれぞれ接続する複数の配線導体と、前記第１半導体素子および前記第２半導体素子で発生した熱を放熱する突起付放熱ベースとを有する半導体装置であって、前記第１素子群下に配置される前記突起付放熱ベースの突起間隔に比べて、前記第２素子群下に配置される前記突起付放熱ベースの突起間隔が広いことを特徴とする半導体装置。
【請求項２】
前記第１半導体素子が、ＭＯＳ型トランジスタであり、前記第２半導体素子が、ショットキーバリアダイオードであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１半導体素子と前記第２半導体素子で電気回路を構成することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記突起が、概直方体もしくは概円柱の凸部であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記配線導体の前記第１半導体素子と前記第２半導体素子の接続箇所の間に第１熱干渉軽減部が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１熱干渉軽減部が前記配線導体に設けた開口部もしくは凹部であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記配線導体が前記第１半導体素子の接続箇所と前記第２半導体素子の接続箇所の間で分断されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１素子群下とこれと対向する前記第２素子群下の間にある前記突起付放熱ベースに第２熱干渉軽減部が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２熱干渉軽減部が、前記突起付放熱ベースに形成した切り込みもしくは前記突起付放熱ベースを分断しその側面に固着した熱絶縁部材であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、前記カバーに仕切りを設けて、前記媒体の流れを蛇行させることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、該媒体の流れる方向に長短の突起を設けることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記突起を三角配置とすることを特徴とする請求項４に記載の半導体装置。
【請求項１】
纏まって配置され、シリコンで製作された複数の第１半導体素子の第１素子群と、纏まって配置され、シリコンカーバイトで製作された複数の第２半導体素子の第２素子群と、前記第１半導体素子と前記第２半導体素子をそれぞれ接続する複数の配線導体と、前記第１半導体素子および前記第２半導体素子で発生した熱を放熱する突起付放熱ベースとを有する半導体装置であって、前記第１素子群下に配置される前記突起付放熱ベースの突起間隔に比べて、前記第２素子群下に配置される前記突起付放熱ベースの突起間隔が広いことを特徴とする半導体装置。
【請求項２】
前記第１半導体素子が、ＭＯＳ型トランジスタであり、前記第２半導体素子が、ショットキーバリアダイオードであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１半導体素子と前記第２半導体素子で電気回路を構成することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記突起が、概直方体もしくは概円柱の凸部であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記配線導体の前記第１半導体素子と前記第２半導体素子の接続箇所の間に第１熱干渉軽減部が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１熱干渉軽減部が前記配線導体に設けた開口部もしくは凹部であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記配線導体が前記第１半導体素子の接続箇所と前記第２半導体素子の接続箇所の間で分断されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１素子群下とこれと対向する前記第２素子群下の間にある前記突起付放熱ベースに第２熱干渉軽減部が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２熱干渉軽減部が、前記突起付放熱ベースに形成した切り込みもしくは前記突起付放熱ベースを分断しその側面に固着した熱絶縁部材であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、前記カバーに仕切りを設けて、前記媒体の流れを蛇行させることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記突起付放熱ベースをカバーで被覆し、該カバー内壁と突起の間および突起間に媒体を流して前記突起付放熱ベースからの熱を前記媒体に放熱し、該媒体の流れる方向に長短の突起を設けることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記突起を三角配置とすることを特徴とする請求項４に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−４４１４０（Ｐ２０１２−４４１４０Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１１−５３３３２（Ｐ２０１１−５３３３２）
【出願日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]