半導体集積回路のESD保護回路およびそのESD保護素子
【課題】従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御する。
【解決手段】ESD保護素子21は、スナップバック特性を有するスナップバック特性素子としてのSCR素子と、このSCR素子に接続されて、スナップバック開始電圧Vt1を素子電圧分だけ加算すると共に保持電圧Vhを該素子電圧の2倍高くするための電圧加算素子としてのダイオード13とを有して、ダイオード13の素子電圧を調整して、保持電圧Vhを電源電圧Vcc以上で被保護素子の耐電圧以下に調整する。
【解決手段】ESD保護素子21は、スナップバック特性を有するスナップバック特性素子としてのSCR素子と、このSCR素子に接続されて、スナップバック開始電圧Vt1を素子電圧分だけ加算すると共に保持電圧Vhを該素子電圧の2倍高くするための電圧加算素子としてのダイオード13とを有して、ダイオード13の素子電圧を調整して、保持電圧Vhを電源電圧Vcc以上で被保護素子の耐電圧以下に調整する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サージ電圧によりブレイクダウンが開始すると電流が流れて電圧が急激に低下するスナップバック特性を有し、被保護素子に対してESD保護を行う半導体集積回路のESD保護回路およびそのESD保護素子に関する。
【背景技術】
【0002】
半導体素子を有する従来の半導体装置では、外部からの静電気による静電放電(以下、ESD:Electro Static Dischargeという)から半導体素子を保護するために半導体集積回路のESD保護素子およびそのESD保護回路が用いられている。
【0003】
一般にESD保護素子にはNMOSトランジスタのゲート及びソースを接地電位(GND)に接続したGate Grounded NMOS(ggNMOS)トランジスタや、SCRのように、バイポーラトランジスタ動作によるスナップバック現象を利用したESD保護素子が用いられる。例えばggNMOS構造ESD保護素子では、接地電位を基準とし、ドレインに接続された端子にプラスサージ電圧が印加されると、NMOSトランジスタのドレイン端がブレイクダウンする。このブレイクダウンにより発生したアバランシェ電流と基板抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えると、寄生のNPNバイポーラトランジスタが動作する。寄生バイポーラトランジスタの動作により、ドレイン−ソース間に低インピーダンス電流パスが形成され、電流が流れ、コレクタ・エミッタ間抵抗とコレクタ電流の積で決まる保持電圧Vhまで降下する。これをスナップバック現象と言う。その後、コレクタ・エミッタ間の電流、電圧共に上昇し、大電流が流れ、シリコン内部の発熱がシリコンの融点である摂氏1420度に達すると素子破壊する(破壊電圧Vt2、破壊電流It2)。
【0004】
SCR(Silicon Controlled Rectifier)構造ESD保護素子では、接地電位を基準とし、アノードに接続された端子にプラスサージ電圧が印加されると、低濃度N型不純物拡散層とP型シリコン基板のPN接合がブレイクダウンする。このブレイクダウンによって発生したアバランシェ電流と低濃度N型不純物拡散層の抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えると、PNPバイポーラトランジスタがオンする。さらに、PNPバイポーラトランジスタのコレクタ電流がNPNバイポーラトランジスタのベース電流となり、NPNバイポーラトランジスタも続いてオンする。
【0005】
また、アバランシェ電流と、NPNバイポーラトランジスタのベースを形成するP型シリコン基板や低濃度P型不純物拡散層の抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えた場合にも、NPNバイポーラトランジスタのコレクタ電流がPNPバイポーラトランジスタのベース電流となり、PNPバイポーラトランジスタも続いてオンする。このようなバイポーラトランジスタの動作により、アノード−カソード間に低インピーダンス電流パスが形成され、電流が流れ、保持電圧Vhまで降下する。その後、アノード−カソード間の電流、電圧ともに上昇し、大電流が流れ、シリコン内部の発熱がシリコンの融点である1420℃に達すると素子破壊する(破壊電圧Vt2、破壊電流It2)。
このようなスナップバック現象を利用したESD保護素子は、低耐圧回路の保護素子としては非常に有効であるが、高耐圧回路の保護素子として用いる場合には、次の問題が生じる。
【0006】
高耐圧MOSトランジスタから構成される高耐圧ggNMOSトランジスタで構成したESD保護素子は、非常に破壊しやすいという問題がある。ゲート電極端部がLOCOS(local oxidation of silicon)酸化膜などの厚い酸化膜上に配置されており、ゲート電極端部の厚い酸化膜端部が高電界になることによって厚い酸化膜端部の欠陥層に電子が大量にトラップされ、局所的なリークや破壊を引き起こしてしまい、スナップバック現象直後に素子が破壊してしまう。また、スナップバック現象直後に素子が破壊しなくとも、寄生バイポーラトランジスタの動作により、ドレイン−ソース間のインピーダンスが急激に低下し、保護素子にかかる電圧は保持電圧Vhまで降下する。この時の保持電圧Vhは最大動作電圧以下まで低下し、内部回路の電源から保護素子へ過剰電流が流れ、保護素子内部の発熱で素子破壊する。
【0007】
また、SCR構造ESD保護素子でも同様に、保持電圧Vhは最大動作電圧以下まで低下し、内部回路の電源から保護素子へ過剰電流が流れ、保護素子内部の発熱で素子破壊する。
【0008】
さらに、スナップバック現象を利用しないESD保護素子として、ダイオードが用いられることもあるが、ダイオードを保護素子として用いた場合には、動作時のオン抵抗が非常に大きいため、内部回路を保護するために十分な電流を流そうとすると、非常に大きなレイアウト面積が必要になるという問題がある。
【0009】
このような問題の解決のために下記のような特許文献1、2が提案されている。
【0010】
図18は、特許文献1に開示されている従来の高耐圧ESD保護素子構造を模式的に示す要部縦断面図である。
【0011】
図18に示すように、バイポーラトランジスタ型ESD保護素子100において、P型基板101上に形成されたコレクタのN型エピタキシャル層102と、N型エピタキシャル層102に形成されたベースの低濃度および高濃度P型拡散層103、104と、高濃度P型拡散層104に形成されたエミッタのN型拡散層105と、N型エピタキシャル層102のコレクタコンタクト領域106にN型エピタキシャル層102より浅く、かつ低濃度P型拡散層103より深く形成された高濃度N型シンク層107と、低濃度P型拡散層103とコレクタコンタクト領域106の間でN型エピタキシャル層102の表面に形成されたフィールド酸化膜108とを備え、高濃度N型シンク層107はコレクタコンタクト領域106からフィールド酸化膜108下の領域に拡張している。
【0012】
このように、従来の高耐圧ESD保護素子構造は、高濃度の第4拡散層である高濃度N型シンク層107をコレクタコンタクト領域106から絶縁膜であるフィールド酸化膜108下の領域まで拡げること、即ち、フィールド酸化膜108下の高濃度N型シンク層107の領域の幅Xを広げることにより、高濃度の高濃度N型シンク層107の内蔵抵抗が形成されて電圧降下が生じるため、フィールド酸化膜108下に高濃度N型シンク層107の領域がない場合に比べて、保持電圧Vhの高電圧化を実現することができる。
【0013】
図19は、特許文献2に開示されている従来のESD保護回路の回路図である。
【0014】
図19に示すように、ESD保護回路200において、ドレインD1が第1電位Voに負荷201を介して接続され、ゲートG1が駆動回路202に接続され、ソースS1が第2電位GNDに接続された第1MOSトランジスタM1と、コレクタC1が第1電位Voに負荷201を介して接続され、ベースB1が開放されたバイポーラトランジスタQ1および、ドレインD2がバイポーラトランジスタQ1のエミッタE1に接続され、ゲートG2がソースS2に接続され、ソースS2が第2電位GNDに接続された第2MOSトランジスタM2を有する静電保護回路203とを具備している。
【0015】
静電保護回路203のブレークダウン電圧はバイポーラトランジスタQ1と第2MOSトランジスタM2のブレークダウン電圧の和となり、第1MOSトランジスタM1のブレークダウン電圧より小さく、且つ最大動作電圧より大きいブレークダウン電圧を得ることができる。
【0016】
このように、ESD保護回路200において、バイポーラトランジスタQ1と第2MOSトランジスタM2を直列に接続し、ブレークダウン電圧を制御している。このブレークダウン電圧は、バイポーラトランジスタQ1と第2MOSトランジスタM2のブレークダウン電圧との和になっている。
【0017】
ここでは、PNPバイポーラとNPNバイポーラを組み合わせた一般的なSCR構造のESD保護素子も示されている。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開2007−242923号公報
【特許文献2】特開2007−227697号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上記スナップバック特性により、サージ電圧でブレイクダウンが開始すると、スナップバック動作開始電圧で電圧が急激に低下した後に保持電圧から保護素子に大電流が流れるが、そのスナップバック動作により低下した保持電圧が電源電圧以下の電圧になってしまうと、電源側から保護素子側に大電流が流れて素子破壊に至ってしまう。
【0020】
特許文献1では、図20のサージ電流・サージ電圧特性に示すように、フィールド酸化膜108下の高濃度N型シンク層107の領域の幅Xを増加させることにより、保持電圧Vh1から保持電圧Vh3へと高電圧化を実現することができる。ところが、特許文献1では、高濃度の第4拡散層である高濃度N型シンク層107をコレクタコンタクト領域106から絶縁膜であるフィールド酸化膜108下の領域まで拡げること(Xサイズの拡大)により、コレクタに直列抵抗を付加し、保持電圧Vh1から保持電圧Vh2や保持電圧Vh3へと高電圧化を図って電源電圧より高くしているため、図20の特性直線が保護能力が高いが、高濃度N型シンク層107の領域の幅Xの増加により図20の特性直線が傾いて保護能力が低下し、内部回路を保護するために十分なサージ電流を流そうとしても、高濃度N型シンク層107の領域の幅Xによって、ESD保護素子のレイアウト面積が大きくなってしまう。
【0021】
特許文献2では、ブレークダウン電圧の制御のために素子を直列に二つ接続しており、図21のサージ電流・サージ電圧特性に示すように、例えば、素子のブレイクダウン開始電圧が10V、スナップバック動作開始電圧が11V、保持電圧が9Vおよび特性直線の傾きαとしたとき、素子を直列に二つ接続した場合には、それぞれ値が2倍になって、ブレイクダウン開始電圧が20V、スナップバック動作開始電圧が22V、保持電圧が18Vとなり、特性直線の傾きは傾きαよりも小さい。この結果、高い保持電圧Vhを確保できるが、ESD保護素子領域のサイズが2倍になってESD保護素子領域の拡大を招いてコスト増加にもつながると共に、図21の特性直線も傾いて保護能力(電流を流す能力)が低下する。
【0022】
本発明は、上記従来の問題を解決するもので、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる半導体集積回路のESD保護回路およびそのESD保護素子を提供することを目的とする。
【課題を解決するための手段】
【0023】
本発明の半導体集積回路のESD保護回路は、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、該スナップバック特性素子に接続されて、該スナップバック開始電圧を素子電圧分だけ加算すると共に該保持電圧を電源電圧よりも高くする電圧加算素子とを有し、該電圧加算素子の素子電圧を調整して、該保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整するものであり、そのことにより上記目的が達成される。
【0024】
また、好ましくは、本発明の半導体集積回路のESD保護回路における電圧加算素子は、前記保持電圧を前記素子電圧の2倍高くする。
【0025】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路におけるスナップバック特性素子は、サイリスタ素子、バイポーラトランジスタおよびMOSトランジスタのいずれかである。
【0026】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路における電圧加算素子は、一または複数のダイオード素子または、制御端子が出力端子に接続された一または複数のトランジスタである。
【0027】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該NPNバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続されている。
【0028】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がダイオード素子を逆方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子が該NPNバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続されている。
【0029】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該PNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続されている。
【0030】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がダイオード素子を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子が該PNPバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続されている。
【0031】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、NPNバイポーラトランジスタのコレクタが高電位端子に接続され、該NPNバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該NPNバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続されている。
【0032】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、PNPバイポーラトランジスタのコレクタが高電位端子に接続され、該PNPバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続されている。
【0033】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、MOSトランジスタのドレインが高電位端子に接続され、該MOSトランジスタのボディーが第1抵抗体を介して低電位端子に接続され、該MOSトランジスタのゲートが低電位端子に接続され、該MOSトランジスタのソースがダイオード素子のカソードに接続され、該ダイオードのアノードが該低電位端子に接続されている。
【0034】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、前記素子電圧は前記ダイオード素子の逆方向接合耐圧である。
【0035】
本発明の半導体集積回路のESD保護素子は、本発明の上記半導体集積回路のESD保護回路からなるものであり、そのことにより上記目的が達成される。
【0036】
また、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0037】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0038】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である。
【0039】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である。
【0040】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記MOSトランジスタのソースを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0041】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのベースと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0042】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのベースと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0043】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのコレクタと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0044】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのコレクタと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0045】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記MOSトランジスタのドレインと、前記MOSトランジスタのソースおよび前記ダイオード素子のカソードとが同時に形成されている。
【0046】
上記構成により、以下、本発明の作用を説明する。
【0047】
本発明においては、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、スナップバック特性素子に接続されて、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くする電圧加算素子とを有し、電圧加算素子の素子電圧を調整して、保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整する。
【0048】
これによって、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするので、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御することが可能となる。
【発明の効果】
【0049】
以上により、本発明によれば、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするため、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【図面の簡単な説明】
【0050】
【図1】本発明の実施形態1における半導体集積回路のESD保護回路の構成例を示す回路図である。
【図2】図1の半導体集積回路のESD保護回路と共にこれに対応した半導体集積回路のESD保護素子の縦断面図である。
【図3】図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。
【図4】サイリスタ構造を概略的に示す回路図である。
【図5】図4のサイリスタ構造に対応したサイリスタ素子の縦断面図である。
【図6】図1の半導体集積回路のESD保護回路から各抵抗を省略した一例を示す回路図である。
【図7】図6の回路に対応した半導体集積回路のESD保護素子の一例を示す縦断面図である。
【図8】図6のNPNバイポーラトランジスタおよびダイオードだけを取り出した回路の回路図である。
【図9】従来の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性と、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性とを示す図である。
【図10】図2のESD保護素子構成上に層間絶縁膜、アノード端子およびカソード端子を形成したESD保護素子の縦断面図である。
【図11】本発明の実施形態2における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。
【図12】本発明の実施形態3における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図13】本発明の実施形態4における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図14】本発明の実施形態5における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。
【図15】本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図16】本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図17】本発明の半導体集積回路のESD保護回路のダイオードの代わりに用いるトランジスタの回路図である。
【図18】特許文献1に開示されている従来の高耐圧ESD保護素子構造を模式的に示す要部縦断面図である。
【図19】特許文献2に開示されている従来のESD保護回路の回路図である。
【図20】図18の従来の高耐圧ESD保護素子構造におけるサージ電流・サージ電圧特性を示す図である。
【図21】図19の従来のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。
【発明を実施するための形態】
【0051】
以下に、本発明の半導体集積回路のESD保護回路およびそのESD保護素子における実施形態1〜7について図面を参照しながら詳細に説明する。
【0052】
(実施形態1)
図1は、本発明の実施形態1における半導体集積回路のESD保護回路の構成例を示す回路図である。
【0053】
図1において、本実施形態1の半導体集積回路のESD保護回路11は、アノード端子Aとカソード端子C間に、抵抗R1、NPNバイポーラトランジスタ12および、逆接続のダイオード13の直列回路と、PNPバイポーラトランジスタ14および抵抗R2の直列回路との直列回路が並列接続され、NPNバイポーラトランジスタ12のベースは抵抗R2とPNPバイポーラトランジスタ14との接続点に構成され、PNPバイポーラトランジスタ14のベースは抵抗R1とNPNバイポーラトランジスタ12との接続点に構成されている。、半導体集積回路のESD保護回路11が被保護素子に並列に接続され、被保護素子をESD保護する。
【0054】
即ち、本実施形態1の半導体集積回路のESD保護回路11は、高電位端子としてのアノード端子AがPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体としての抵抗R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子としてのカソード端子Cがダイオード13(ダイオード素子)を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体としての抵抗R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続されている。
【0055】
要するに、本実施形態1の半導体集積回路のESD保護回路11は、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、このスナップバック特性素子に接続されて、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ高くする電圧加算素子とを有し、電圧加算素子の素子電圧を調整して、保持電圧Vhを電源電圧以上で被保護素子の耐電圧以下に調整する。
【0056】
本実施形態1では、スナップバック特性素子はサイリスタ素子(SCR)であり、電圧加算素子は、ダイオード13に対応している。サイリスタ素子は、PNPバイポーラトランジスタ14、NPNバイポーラトランジスタ12および抵抗R1、R2により構成されている。
【0057】
図2は、図1の半導体集積回路のESD保護回路と共にこれに対応した半導体集積回路のESD保護素子の縦断面図である。
【0058】
図2において、本実施形態1の半導体集積回路のESD保護回路11を構成するESD保護素子21は、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型の低濃度拡散層4と、この低濃度拡散層4の表面側に形成された第1導電型の高濃度拡散層3および第2導電型(ここではN型)の高濃度拡散層5と、第1導電型の高濃度拡散層3に対して、第2導電型の高濃度拡散層5とは反対側の位置に第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面側に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面側に形成された第1導電型の高濃度拡散層3とを有している。このESD保護素子21は、これらの第1導電型の高濃度拡散層3、第2導電型の低濃度拡散層4および第1導電型の低濃度拡散層2を有するPNPバイポーラ14と、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第2導電型の拡散層6を有するNPNバイポーラ12と、第2導電型の拡散層6および第1導電型の高濃度拡散層3からなるダイオード13とを備えている。
【0059】
PNPバイポーラトランジスタ14のエミッタが高電位端子(アノード端子A)に接続され、PNPバイポーラトランジスタ14のベースが、NPNバイポーラトランジスタ12のコレクタに接続され、PNPバイポーラトランジスタ14のベースおよびNPNバイポーラトランジスタ12のコレクタが第2導電型の低濃度拡散層4の抵抗成分からなる第1抵抗体R1を介して高電位端子(アノード端子A)に接続されている。また、PNPバイポーラトランジスタ14のコレクタが、NPNバイポーラトランジスタ12のベースに接続され、PNPバイポーラトランジスタ14のコレクタおよびNPNバイポーラトランジスタ12のベースが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第2抵抗体R2を介して低電位端子(カソード端子C)に接続されている。さらに、NPNバイポーラトランジスタ12のエミッタがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子(カソード端子C)に接続されている。これらのNPNバイポーラトランジスタ12およびPNPバイポーラトランジスタ14によりサイリスタ構造であり、サイリスタ構造にダイオード13が逆接続されて、バイポーラ動作を利用したESD保護素子21が構成されている。
【0060】
図3は、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。図4は、サイリスタ構造を概略的に示す回路図である。図5は、図4のサイリスタ構造に対応したサイリスタ素子の縦断面図である。図6は、図1の半導体集積回路のESD保護回路11から抵抗R1,R2を省略した一例を示す回路図である。図7は、図6の回路に対応した半導体集積回路のESD保護素子21の一例を示す縦断面図である。
【0061】
図3に示すように、スナップバック特性により、サージ電圧でブレイクダウンが開始すると、スナップバック動作開始電圧(スナップバック動作電圧Vt1)から電流が増加し、電圧が急激に低下した後に保持電圧VhからESD保護素子21に大電流が流れる。点線は従来構造のESD保護素子であり、実線は本発明構造のESD保護素子21である。従来構造の図4および図5のサイリスタ構造のESD保護素子に対して、本発明構造の図6および図7のように電圧加算素子としてのダイオード13を追加することにより、前述したが、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ従来構造の図4および図5のESD保護素子に比べて高くすることができる。
【0062】
このように、図4および図5のサイリスタ構造のNPNバイポーラトランジスタ12のエミッタと低電位端子(カソード端子C)間に、図6および図7のようにダイオード13を追加することで、次の式1に示すように、スナップバック電圧がダイオード13の逆方向接合耐圧分だけ増加することができる。
Vsn = Vsn’−VB ・・・ (式1)
Vsn : 本実施形態1のスナップバック電圧
Vsn’ : 従来構造のスナップバック電圧
(スナップバック電圧:スナップバック動作電圧Vt1−保持電圧Vh)
VB : ダイオード13の逆方向接合耐圧
また、式2に示すように、スナップバック動作電圧についても、スナップバック電圧と同様にダイオード逆方向接合耐圧分だけ増加する。
Vt1 = Vt1’ + VB ・・・ (式2)
Vt1 : 本実施形態1のスナップバック動作電圧
Vt1’ : 従来構造のスナップバック動作電圧
VB : ダイオード13の逆方向接合耐圧
よって、上記式1および上記式2により、本実施形態1の保持電圧Vhは、次の式3に示すように、従来構造の保持電圧Vh‘に対して、ダイオード13の逆方向接合耐圧の2倍の電圧分だけ上昇させることができる。
Vh = Vt1 - Vsn
= ( Vt1’ + VB )-( Vsn’ - VB )
= Vt1’-Vsn’+2×VB ・・・ (式3)
ここで、繰り返し前述しているが、電圧加算素子としてのダイオード13の追加により、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ従来構造のESD保護素子に比べて高くすることができる点について、さらに具体的に説明する。
【0063】
図8は、図6のNPNバイポーラトランジスタ12およびダイオード13だけを取り出した回路の回路図である。図9は、従来の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性と、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性とを示す図である。
【0064】
図8に示すように、NPNバイポーラトランジスタ12のベース・エミッタ間に0.6Vを印加するとオン状態になるが、NPNバイポーラトランジスタ12のエミッタ側に、順方向電圧が10Vのダイオード13を加えると、NPNバイポーラトランジスタ12のベースに10.6Vの電圧を印加するとオンする。つまり、NPNバイポーラトランジスタ12は、ダイオード13を加えた10V分だけ電圧がアップしないと、オン状態にはならない。したがって、図9に示すように、ブレイクダウン開始電圧から、スナップバック動作開始電圧(スナップバック動作電圧Vt1)が従来構造の場合よりも10Vアップする。さらに、保持電圧Vhは、従来構造の場合に比べて10V分だけ平行移動したものに更に10V高くなるので、2×10Vだけ高くなる。ESD保護素子21は被保護素子が破壊されるまでに動作しなければならないので、保持電圧Vhが電源電圧以上で被保護素子の耐圧以下の電圧に制御する必要がある。
【0065】
このように、ダイオード13の逆方向接合耐圧を制御することにより、保持電圧Vhを制御することができて、ダイオード13の逆方向接合耐圧の制御に関しては、図2に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0066】
また、特許文献1の保持電圧Vhの上昇に伴い、ESD保護素子のレイアウト面積が大きくなる問題についても、本発明では生じない。
【0067】
以上により、本実施形態1によれば、ESD保護素子21は、スナップバック特性を有するスナップバック特性素子としてのSCR素子と、このSCR素子に接続されて、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧の2倍高くする電圧加算素子としてのダイオード13とを有して、ダイオード13の素子電圧を調整して、保持電圧Vhを電源電圧Vcc以上で被保護素子の耐電圧以下に調整する。
【0068】
これによって、レイアウト面積の増加を抑え、従来構造に比べて特性直線の傾斜がダイオード13の追加で大幅に小さくなることもなく、従来構造に比べて保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【0069】
なお、図10に示すように、図2の構成上に層間絶縁膜8が形成され、層間絶縁膜8上にアノード端子9とカソード端子10とが形成されている。7は、素子分離絶縁膜である。
【0070】
(実施形態2)
上記実施形態1では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態2では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0071】
図11は、本発明の実施形態2における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図11では、図2の部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【0072】
図11において、本実施形態2の半導体集積回路のESD保護素子21Aは、図2の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11に対応したESD保護素子21Aの製造の簡略化を図ることができる。
【0073】
このような構造でも、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1で示した同様な効果を得ることができる。ダイオード13の逆方向接合耐圧(加算電圧)の制御に関しては、図2に記載の距離Aにより自由に制御可能である。また、上記実施形態1で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能であり、ESD保護素子21Aの製造の簡略化を図ることができる。
【0074】
なお、上記実施形態1、2では、半導体集積回路のESD保護回路11において、P型半導体基板1を用い、高電位端子(アノード端子A)がPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子(カソード端子C)がダイオード13を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続されている場合について説明したが、これに限らず、半導体集積回路のESD保護回路11の変形例としてN型半導体基板を用いた場合、高電位端子(アノード端子A)がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体R1を介してNPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子(カソード端子C)がダイオード13を順方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体R2を介してNPNバイポーラトランジスタのコレクタとPNPバイポーラトランジスタのベースに接続されていてもよい。
【0075】
(実施形態3)
上記実施形態1では、低電位端子としてのカソード端子Cがダイオード13(ダイオード素子)を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続される場合について説明したが、これに限らず、本実施形態3では、高電位端子としてのアノード端子Aがダイオード13(ダイオード素子)を逆方向に介してPNPバイポーラトランジスタ14のエミッタに接続される場合について説明する。
【0076】
図12は、本発明の実施形態3における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図12では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0077】
図12において、本実施形態3の半導体集積回路のESD保護素子21Bは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5および第1導電型の拡散層6Bと、第1導電型の拡散層6Bの表面に形成された第2導電型の高濃度拡散層5と、第1導電型の拡散層6Bに対して、第2導電型の低濃度拡散層4の表面に形成された第2導電型の高濃度拡散層5とは反対側の位置に第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の高濃度拡散層5と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の高濃度拡散層5に対して、第2導電型の低濃度拡散層4とは反対側の位置に形成された第1導電型の高濃度拡散層3とを有している。
【0078】
ESD保護素子21Bは、第1導電型の拡散層6Bと、第2導電型の低濃度拡散層4および第1導電型の低濃度拡散層2からなるPNPバイポーラ14と、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第2導電型の高濃度拡散層5からなるNPNバイポーラ12と、第1導電型の拡散層6Bおよび第2導電型の高濃度拡散層5からなるダイオード13とを備えている。
【0079】
半導体集積回路のESD保護回路11Bにおいて、NPNバイポーラトランジスタ12のエミッタが低電位端子(カソード端子C)に接続され、NPNバイポーラトランジスタ12のベースが、PNPバイポーラトランジスタ14のコレクタに接続され、NPNバイポーラトランジスタ12のベースおよびPNPバイポーラトランジスタ14のコレクタが、第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第2抵抗体R2を介して低電位端子(カソード端子C)に接続され、NPNバイポーラトランジスタ12のコレクタおよびPNPバイポーラトランジスタ14のベースが、第2導電型の低濃度拡散層4の抵抗成分からなる第1抵抗体R1を介して高電位端子(アノード端子A)に接続され、PNPバイポーラトランジスタ14のエミッタがダイオード13のアノードに接続され、ダイオード13のカソードが高電位端子(アノード端子A)に接続されている。
本実施形態3のESD保護素子21Bにおけるサージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧(電圧加算分)の制御に関して、図2の距離Aおよび第2導電型の拡散層6Bの拡散濃度により自由に制御可能である。
【0080】
なお、上記実施形態1または2のダイオード13と本実施形態3のダイオード13とを組み合わせることにより保持電圧Vhの上昇効果を2倍にすることもできる。
【0081】
なお、本実施形態3では、半導体集積回路のESD保護回路11Bにおいて、P型半導体基板1を用い、高電位端子(アノード端子A)がダイオード13を逆方向に介してPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子(カソード端子C)がNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続された場合について説明したが、これに限らず、半導体集積回路のESD保護回路11Bの変形例として、N型半導体基板を用い、高電位端子(アノード端子A)がダイオード13を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体R1を介してNPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子(カソード端子C)がPNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体R2を介してNPNバイポーラトランジスタのコレクタとPNPバイポーラトランジスタのベースに接続されていてもよい。
【0082】
(実施形態4)
上記実施形態1〜3では、スナップバック特性素子としてサイリスタ素子(SCR)を用い、電圧加算素子としてダイオード素子を用いた場合について説明したが、本実施形態4では、スナップバック特性素子としてバイポーラトランジスタを用い、電圧加算素子としてダイオード素子を用いた場合について説明する。
【0083】
図13は、本発明の実施形態4における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図13では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0084】
図13において、本実施形態4の半導体集積回路のESD保護素子21Cは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5と、第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面に形成された第1導電型の高濃度拡散層3とを有している。
【0085】
本実施形態4の半導体集積回路のESD保護素子21Cは、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第1導電型の拡散層6からなるNPNバイポーラトランジスタ15と、第1導電型の拡散層6および第1導電型の高濃度拡散層3からなるダイオード13とを備えている。
NPNバイポーラトランジスタ15のコレクタが高電位端子に接続され、NPNバイポーラトランジスタ15のベースが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第1抵抗体R1を介して低電位端子に接続され、NPNバイポーラトランジスタ15のエミッタがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子に接続されて、バイポーラ動作を利用したESD保護素子が構成されている。
【0086】
以上により、本実施形態4の半導体集積回路のESD保護素子21Cによれば、サージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧の制御に関しては、図13に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0087】
なお、本実施形態4では、半導体集積回路のESD保護素子21Cにおいて、P型半導体基板1を用いNPNバイポーラトランジスタ15のコレクタが高電位端子に接続され、該NPNバイポーラトランジスタ15のベースが第1抵抗体R1を介して低電位端子に接続され、該NPNバイポーラトランジスタ15のエミッタがダイオード13のカソードに接続され、該ダイオード13のアノードが低電位端子に接続された場合について説明したが、これに限らず、半導体集積回路のESD保護素子21Cの変形例としてN型半導体基板を用いた場合、PNPバイポーラトランジスタのコレクタが高電位端子に接続され、PNPバイポーラトランジスタのベースが第1抵抗体R1を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード13のカソードに接続され、該ダイオード13のアノードが低電位端子に接続されていてもよい。
【0088】
(実施形態5)
上記実施形態4では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態5では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0089】
図14は、本発明の実施形態5における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図14では、図13の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0090】
図14において、本実施形態5の半導体集積回路のESD保護素子21Dは、図13の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11Dに対応したESD保護素子21Dの製造において製造の簡略化を図ることができる。
【0091】
このような構造であっても、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1の場合と同様な効果を得ることができる。ダイオードの逆方向接合耐圧の制御に関しては、図14に記載の距離Aにより自由に制御可能である。また、本実施形態5で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能である。
【0092】
(実施形態6)
上記実施形態1〜3では、スナップバック特性素子としてサイリスタ素子(SCR)を用い、上記実施形態4、5では、スナップバック特性素子としてバイポーラトランジスタ15を用いたが、本実施形態6では、スナップバック特性素子としてMOSトランジスタを用い、電圧加算素子としてダイオード素子を用いた場合について説明する。
【0093】
図15は、本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図15では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0094】
図15において、本実施形態6の半導体集積回路のESD保護素子21Eは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5と、第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面に形成された第1導電型の高濃度拡散層3と、第2導電型の低濃度拡散層4の一部、第2導電型の拡散層6の一部、および第2導電型の低濃度拡散層4と第2導電型の拡散層6に挟まれた領域に形成された第1導電型の低濃度拡散層2の表面側にゲート酸化膜17を介して形成されたゲート電極18とを有している。
【0095】
本実施形態6の半導体集積回路のESD保護素子21Eは、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2、第1導電型の拡散層6およびゲート電極8とを有するMOSトランジスタ16と、第1導電型の拡散層6および第1導電型の高濃度拡散層3とを有するダイオード13とを備えている。
本実施形態6の半導体集積回路のESD保護回路11Eにおいて、MOSトランジスタ16のドレインが高電位端子に接続され、MOSトランジスタ16のボディーが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第1抵抗体R1を介して低電位端子に接続され、MOSトランジスタ16のソースがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子に接続されている。半導体集積回路のESD保護素子21Eは、MOSトランジスタ16の寄生バイポーラ動作を利用したESD保護素子である。
【0096】
以上により、本実施形態6の半導体集積回路のESD保護素子21Eによれば、サージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧の制御に関しては、図15に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0097】
(実施形態7)
上記実施形態6では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態7では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0098】
図16は、本発明の実施形態7における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図16では、図15の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0099】
図16において、本実施形態7の半導体集積回路のESD保護素子21Fは、図15の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11Fに対応したESD保護素子21Fの製造において製造の簡略化を図ることができる。
【0100】
このような構造であっても、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1の場合と同様な効果を得ることができる。ダイオードの逆方向接合耐圧の制御に関しては、図16に記載の距離Aにより自由に制御可能である。また、上記実施形態6で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能である。
【0101】
以上により、上記実施形態1〜7によれば、ダイオード13が持つ逆方向接合耐圧により、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを容易に適正な電圧に制御することが可能となり、さまざまな電源電圧に最適なESD保護素子を実現できる。
【0102】
なお、上記実施形態1〜7では、スナップバック開始電圧Vt1を素子電圧分だけ加算すると共に保持電圧を該素子電圧の2倍高くする電圧加算素子としてダイオード13を用いたが、これに限らず、図17に示すように、一または複数のダイオード13の代わりに、制御端子(ゲートまたはベース)が出力端子(ソースまたはドレイン端子、または、コレクタまたはエミッタ端子)に接続された一または複数のトランジスタ19を用いることもできる。この場合、保持電圧が素子電圧(例えばソース・ドレイン間電圧)の2倍高くなる。
【0103】
以上のように、本発明の好ましい実施形態1〜7を用いて本発明を例示してきたが、本発明は、この実施形態1〜7に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜7の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【0104】
本発明は、サージ電圧によりブレイクダウンが開始すると電流が流れて電圧が急激に低下するスナップバック特性を有し、被保護素子に対してESD保護を行う半導体集積回路のESD保護回路およびそのESD保護素子の分野において、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするため、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【符号の説明】
【0105】
1 第1導電型の半導体基板
2 第1導電型の低濃度拡散層
3 第1導電型の高濃度拡散層
4 第2導電型の低濃度拡散層
5 第2導電型の高濃度拡散層
6 第2導電型の拡散層
7 素子分離絶縁膜
8 層間絶縁膜
9 アノード端子(高電位端子)
10 カソード端子(低電位端子)
11、11B、11E 半導体集積回路のESD保護回路
12 NPNバイポーラトランジスタ
13 ダイオード(ダイオード素子)
14 PNPバイポーラトランジスタ
15 NPNバイポーラトランジスタ
16 MOSトランジスタ部
17 ゲート酸化膜
18 ゲート電極
19 トランジスタ
21、21A〜21F ESD保護素子
VB ダイオードの逆方向接合耐圧(素子電圧)
A アノード端子(高電位端子)
C カソード端子(低電位端子)
R1、R2 抵抗
Vt1 スナップバック開始電圧(スナップバック動作電圧)
Vh 保持電圧
【技術分野】
【0001】
本発明は、サージ電圧によりブレイクダウンが開始すると電流が流れて電圧が急激に低下するスナップバック特性を有し、被保護素子に対してESD保護を行う半導体集積回路のESD保護回路およびそのESD保護素子に関する。
【背景技術】
【0002】
半導体素子を有する従来の半導体装置では、外部からの静電気による静電放電(以下、ESD:Electro Static Dischargeという)から半導体素子を保護するために半導体集積回路のESD保護素子およびそのESD保護回路が用いられている。
【0003】
一般にESD保護素子にはNMOSトランジスタのゲート及びソースを接地電位(GND)に接続したGate Grounded NMOS(ggNMOS)トランジスタや、SCRのように、バイポーラトランジスタ動作によるスナップバック現象を利用したESD保護素子が用いられる。例えばggNMOS構造ESD保護素子では、接地電位を基準とし、ドレインに接続された端子にプラスサージ電圧が印加されると、NMOSトランジスタのドレイン端がブレイクダウンする。このブレイクダウンにより発生したアバランシェ電流と基板抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えると、寄生のNPNバイポーラトランジスタが動作する。寄生バイポーラトランジスタの動作により、ドレイン−ソース間に低インピーダンス電流パスが形成され、電流が流れ、コレクタ・エミッタ間抵抗とコレクタ電流の積で決まる保持電圧Vhまで降下する。これをスナップバック現象と言う。その後、コレクタ・エミッタ間の電流、電圧共に上昇し、大電流が流れ、シリコン内部の発熱がシリコンの融点である摂氏1420度に達すると素子破壊する(破壊電圧Vt2、破壊電流It2)。
【0004】
SCR(Silicon Controlled Rectifier)構造ESD保護素子では、接地電位を基準とし、アノードに接続された端子にプラスサージ電圧が印加されると、低濃度N型不純物拡散層とP型シリコン基板のPN接合がブレイクダウンする。このブレイクダウンによって発生したアバランシェ電流と低濃度N型不純物拡散層の抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えると、PNPバイポーラトランジスタがオンする。さらに、PNPバイポーラトランジスタのコレクタ電流がNPNバイポーラトランジスタのベース電流となり、NPNバイポーラトランジスタも続いてオンする。
【0005】
また、アバランシェ電流と、NPNバイポーラトランジスタのベースを形成するP型シリコン基板や低濃度P型不純物拡散層の抵抗との積が、PN接合の拡散障壁電圧(約0.6V)を超えた場合にも、NPNバイポーラトランジスタのコレクタ電流がPNPバイポーラトランジスタのベース電流となり、PNPバイポーラトランジスタも続いてオンする。このようなバイポーラトランジスタの動作により、アノード−カソード間に低インピーダンス電流パスが形成され、電流が流れ、保持電圧Vhまで降下する。その後、アノード−カソード間の電流、電圧ともに上昇し、大電流が流れ、シリコン内部の発熱がシリコンの融点である1420℃に達すると素子破壊する(破壊電圧Vt2、破壊電流It2)。
このようなスナップバック現象を利用したESD保護素子は、低耐圧回路の保護素子としては非常に有効であるが、高耐圧回路の保護素子として用いる場合には、次の問題が生じる。
【0006】
高耐圧MOSトランジスタから構成される高耐圧ggNMOSトランジスタで構成したESD保護素子は、非常に破壊しやすいという問題がある。ゲート電極端部がLOCOS(local oxidation of silicon)酸化膜などの厚い酸化膜上に配置されており、ゲート電極端部の厚い酸化膜端部が高電界になることによって厚い酸化膜端部の欠陥層に電子が大量にトラップされ、局所的なリークや破壊を引き起こしてしまい、スナップバック現象直後に素子が破壊してしまう。また、スナップバック現象直後に素子が破壊しなくとも、寄生バイポーラトランジスタの動作により、ドレイン−ソース間のインピーダンスが急激に低下し、保護素子にかかる電圧は保持電圧Vhまで降下する。この時の保持電圧Vhは最大動作電圧以下まで低下し、内部回路の電源から保護素子へ過剰電流が流れ、保護素子内部の発熱で素子破壊する。
【0007】
また、SCR構造ESD保護素子でも同様に、保持電圧Vhは最大動作電圧以下まで低下し、内部回路の電源から保護素子へ過剰電流が流れ、保護素子内部の発熱で素子破壊する。
【0008】
さらに、スナップバック現象を利用しないESD保護素子として、ダイオードが用いられることもあるが、ダイオードを保護素子として用いた場合には、動作時のオン抵抗が非常に大きいため、内部回路を保護するために十分な電流を流そうとすると、非常に大きなレイアウト面積が必要になるという問題がある。
【0009】
このような問題の解決のために下記のような特許文献1、2が提案されている。
【0010】
図18は、特許文献1に開示されている従来の高耐圧ESD保護素子構造を模式的に示す要部縦断面図である。
【0011】
図18に示すように、バイポーラトランジスタ型ESD保護素子100において、P型基板101上に形成されたコレクタのN型エピタキシャル層102と、N型エピタキシャル層102に形成されたベースの低濃度および高濃度P型拡散層103、104と、高濃度P型拡散層104に形成されたエミッタのN型拡散層105と、N型エピタキシャル層102のコレクタコンタクト領域106にN型エピタキシャル層102より浅く、かつ低濃度P型拡散層103より深く形成された高濃度N型シンク層107と、低濃度P型拡散層103とコレクタコンタクト領域106の間でN型エピタキシャル層102の表面に形成されたフィールド酸化膜108とを備え、高濃度N型シンク層107はコレクタコンタクト領域106からフィールド酸化膜108下の領域に拡張している。
【0012】
このように、従来の高耐圧ESD保護素子構造は、高濃度の第4拡散層である高濃度N型シンク層107をコレクタコンタクト領域106から絶縁膜であるフィールド酸化膜108下の領域まで拡げること、即ち、フィールド酸化膜108下の高濃度N型シンク層107の領域の幅Xを広げることにより、高濃度の高濃度N型シンク層107の内蔵抵抗が形成されて電圧降下が生じるため、フィールド酸化膜108下に高濃度N型シンク層107の領域がない場合に比べて、保持電圧Vhの高電圧化を実現することができる。
【0013】
図19は、特許文献2に開示されている従来のESD保護回路の回路図である。
【0014】
図19に示すように、ESD保護回路200において、ドレインD1が第1電位Voに負荷201を介して接続され、ゲートG1が駆動回路202に接続され、ソースS1が第2電位GNDに接続された第1MOSトランジスタM1と、コレクタC1が第1電位Voに負荷201を介して接続され、ベースB1が開放されたバイポーラトランジスタQ1および、ドレインD2がバイポーラトランジスタQ1のエミッタE1に接続され、ゲートG2がソースS2に接続され、ソースS2が第2電位GNDに接続された第2MOSトランジスタM2を有する静電保護回路203とを具備している。
【0015】
静電保護回路203のブレークダウン電圧はバイポーラトランジスタQ1と第2MOSトランジスタM2のブレークダウン電圧の和となり、第1MOSトランジスタM1のブレークダウン電圧より小さく、且つ最大動作電圧より大きいブレークダウン電圧を得ることができる。
【0016】
このように、ESD保護回路200において、バイポーラトランジスタQ1と第2MOSトランジスタM2を直列に接続し、ブレークダウン電圧を制御している。このブレークダウン電圧は、バイポーラトランジスタQ1と第2MOSトランジスタM2のブレークダウン電圧との和になっている。
【0017】
ここでは、PNPバイポーラとNPNバイポーラを組み合わせた一般的なSCR構造のESD保護素子も示されている。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開2007−242923号公報
【特許文献2】特開2007−227697号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上記スナップバック特性により、サージ電圧でブレイクダウンが開始すると、スナップバック動作開始電圧で電圧が急激に低下した後に保持電圧から保護素子に大電流が流れるが、そのスナップバック動作により低下した保持電圧が電源電圧以下の電圧になってしまうと、電源側から保護素子側に大電流が流れて素子破壊に至ってしまう。
【0020】
特許文献1では、図20のサージ電流・サージ電圧特性に示すように、フィールド酸化膜108下の高濃度N型シンク層107の領域の幅Xを増加させることにより、保持電圧Vh1から保持電圧Vh3へと高電圧化を実現することができる。ところが、特許文献1では、高濃度の第4拡散層である高濃度N型シンク層107をコレクタコンタクト領域106から絶縁膜であるフィールド酸化膜108下の領域まで拡げること(Xサイズの拡大)により、コレクタに直列抵抗を付加し、保持電圧Vh1から保持電圧Vh2や保持電圧Vh3へと高電圧化を図って電源電圧より高くしているため、図20の特性直線が保護能力が高いが、高濃度N型シンク層107の領域の幅Xの増加により図20の特性直線が傾いて保護能力が低下し、内部回路を保護するために十分なサージ電流を流そうとしても、高濃度N型シンク層107の領域の幅Xによって、ESD保護素子のレイアウト面積が大きくなってしまう。
【0021】
特許文献2では、ブレークダウン電圧の制御のために素子を直列に二つ接続しており、図21のサージ電流・サージ電圧特性に示すように、例えば、素子のブレイクダウン開始電圧が10V、スナップバック動作開始電圧が11V、保持電圧が9Vおよび特性直線の傾きαとしたとき、素子を直列に二つ接続した場合には、それぞれ値が2倍になって、ブレイクダウン開始電圧が20V、スナップバック動作開始電圧が22V、保持電圧が18Vとなり、特性直線の傾きは傾きαよりも小さい。この結果、高い保持電圧Vhを確保できるが、ESD保護素子領域のサイズが2倍になってESD保護素子領域の拡大を招いてコスト増加にもつながると共に、図21の特性直線も傾いて保護能力(電流を流す能力)が低下する。
【0022】
本発明は、上記従来の問題を解決するもので、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる半導体集積回路のESD保護回路およびそのESD保護素子を提供することを目的とする。
【課題を解決するための手段】
【0023】
本発明の半導体集積回路のESD保護回路は、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、該スナップバック特性素子に接続されて、該スナップバック開始電圧を素子電圧分だけ加算すると共に該保持電圧を電源電圧よりも高くする電圧加算素子とを有し、該電圧加算素子の素子電圧を調整して、該保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整するものであり、そのことにより上記目的が達成される。
【0024】
また、好ましくは、本発明の半導体集積回路のESD保護回路における電圧加算素子は、前記保持電圧を前記素子電圧の2倍高くする。
【0025】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路におけるスナップバック特性素子は、サイリスタ素子、バイポーラトランジスタおよびMOSトランジスタのいずれかである。
【0026】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路における電圧加算素子は、一または複数のダイオード素子または、制御端子が出力端子に接続された一または複数のトランジスタである。
【0027】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該NPNバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続されている。
【0028】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がダイオード素子を逆方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子が該NPNバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続されている。
【0029】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該PNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続されている。
【0030】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、高電位端子がダイオード素子を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子が該PNPバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続されている。
【0031】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、NPNバイポーラトランジスタのコレクタが高電位端子に接続され、該NPNバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該NPNバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続されている。
【0032】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、PNPバイポーラトランジスタのコレクタが高電位端子に接続され、該PNPバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続されている。
【0033】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、MOSトランジスタのドレインが高電位端子に接続され、該MOSトランジスタのボディーが第1抵抗体を介して低電位端子に接続され、該MOSトランジスタのゲートが低電位端子に接続され、該MOSトランジスタのソースがダイオード素子のカソードに接続され、該ダイオードのアノードが該低電位端子に接続されている。
【0034】
さらに、好ましくは、本発明の半導体集積回路のESD保護回路において、前記素子電圧は前記ダイオード素子の逆方向接合耐圧である。
【0035】
本発明の半導体集積回路のESD保護素子は、本発明の上記半導体集積回路のESD保護回路からなるものであり、そのことにより上記目的が達成される。
【0036】
また、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0037】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0038】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である。
【0039】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である。
【0040】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記MOSトランジスタのソースを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である。
【0041】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのベースと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0042】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのベースと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0043】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記NPNバイポーラトランジスタのコレクタと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0044】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記PNPバイポーラトランジスタのコレクタと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている。
【0045】
さらに、好ましくは、本発明の上記半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、前記MOSトランジスタのドレインと、前記MOSトランジスタのソースおよび前記ダイオード素子のカソードとが同時に形成されている。
【0046】
上記構成により、以下、本発明の作用を説明する。
【0047】
本発明においては、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、スナップバック特性素子に接続されて、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くする電圧加算素子とを有し、電圧加算素子の素子電圧を調整して、保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整する。
【0048】
これによって、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするので、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御することが可能となる。
【発明の効果】
【0049】
以上により、本発明によれば、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするため、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【図面の簡単な説明】
【0050】
【図1】本発明の実施形態1における半導体集積回路のESD保護回路の構成例を示す回路図である。
【図2】図1の半導体集積回路のESD保護回路と共にこれに対応した半導体集積回路のESD保護素子の縦断面図である。
【図3】図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。
【図4】サイリスタ構造を概略的に示す回路図である。
【図5】図4のサイリスタ構造に対応したサイリスタ素子の縦断面図である。
【図6】図1の半導体集積回路のESD保護回路から各抵抗を省略した一例を示す回路図である。
【図7】図6の回路に対応した半導体集積回路のESD保護素子の一例を示す縦断面図である。
【図8】図6のNPNバイポーラトランジスタおよびダイオードだけを取り出した回路の回路図である。
【図9】従来の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性と、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性とを示す図である。
【図10】図2のESD保護素子構成上に層間絶縁膜、アノード端子およびカソード端子を形成したESD保護素子の縦断面図である。
【図11】本発明の実施形態2における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。
【図12】本発明の実施形態3における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図13】本発明の実施形態4における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図14】本発明の実施形態5における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。
【図15】本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図16】本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。
【図17】本発明の半導体集積回路のESD保護回路のダイオードの代わりに用いるトランジスタの回路図である。
【図18】特許文献1に開示されている従来の高耐圧ESD保護素子構造を模式的に示す要部縦断面図である。
【図19】特許文献2に開示されている従来のESD保護回路の回路図である。
【図20】図18の従来の高耐圧ESD保護素子構造におけるサージ電流・サージ電圧特性を示す図である。
【図21】図19の従来のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。
【発明を実施するための形態】
【0051】
以下に、本発明の半導体集積回路のESD保護回路およびそのESD保護素子における実施形態1〜7について図面を参照しながら詳細に説明する。
【0052】
(実施形態1)
図1は、本発明の実施形態1における半導体集積回路のESD保護回路の構成例を示す回路図である。
【0053】
図1において、本実施形態1の半導体集積回路のESD保護回路11は、アノード端子Aとカソード端子C間に、抵抗R1、NPNバイポーラトランジスタ12および、逆接続のダイオード13の直列回路と、PNPバイポーラトランジスタ14および抵抗R2の直列回路との直列回路が並列接続され、NPNバイポーラトランジスタ12のベースは抵抗R2とPNPバイポーラトランジスタ14との接続点に構成され、PNPバイポーラトランジスタ14のベースは抵抗R1とNPNバイポーラトランジスタ12との接続点に構成されている。、半導体集積回路のESD保護回路11が被保護素子に並列に接続され、被保護素子をESD保護する。
【0054】
即ち、本実施形態1の半導体集積回路のESD保護回路11は、高電位端子としてのアノード端子AがPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体としての抵抗R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子としてのカソード端子Cがダイオード13(ダイオード素子)を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体としての抵抗R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続されている。
【0055】
要するに、本実施形態1の半導体集積回路のESD保護回路11は、サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、このスナップバック特性素子に接続されて、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ高くする電圧加算素子とを有し、電圧加算素子の素子電圧を調整して、保持電圧Vhを電源電圧以上で被保護素子の耐電圧以下に調整する。
【0056】
本実施形態1では、スナップバック特性素子はサイリスタ素子(SCR)であり、電圧加算素子は、ダイオード13に対応している。サイリスタ素子は、PNPバイポーラトランジスタ14、NPNバイポーラトランジスタ12および抵抗R1、R2により構成されている。
【0057】
図2は、図1の半導体集積回路のESD保護回路と共にこれに対応した半導体集積回路のESD保護素子の縦断面図である。
【0058】
図2において、本実施形態1の半導体集積回路のESD保護回路11を構成するESD保護素子21は、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型の低濃度拡散層4と、この低濃度拡散層4の表面側に形成された第1導電型の高濃度拡散層3および第2導電型(ここではN型)の高濃度拡散層5と、第1導電型の高濃度拡散層3に対して、第2導電型の高濃度拡散層5とは反対側の位置に第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面側に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面側に形成された第1導電型の高濃度拡散層3とを有している。このESD保護素子21は、これらの第1導電型の高濃度拡散層3、第2導電型の低濃度拡散層4および第1導電型の低濃度拡散層2を有するPNPバイポーラ14と、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第2導電型の拡散層6を有するNPNバイポーラ12と、第2導電型の拡散層6および第1導電型の高濃度拡散層3からなるダイオード13とを備えている。
【0059】
PNPバイポーラトランジスタ14のエミッタが高電位端子(アノード端子A)に接続され、PNPバイポーラトランジスタ14のベースが、NPNバイポーラトランジスタ12のコレクタに接続され、PNPバイポーラトランジスタ14のベースおよびNPNバイポーラトランジスタ12のコレクタが第2導電型の低濃度拡散層4の抵抗成分からなる第1抵抗体R1を介して高電位端子(アノード端子A)に接続されている。また、PNPバイポーラトランジスタ14のコレクタが、NPNバイポーラトランジスタ12のベースに接続され、PNPバイポーラトランジスタ14のコレクタおよびNPNバイポーラトランジスタ12のベースが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第2抵抗体R2を介して低電位端子(カソード端子C)に接続されている。さらに、NPNバイポーラトランジスタ12のエミッタがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子(カソード端子C)に接続されている。これらのNPNバイポーラトランジスタ12およびPNPバイポーラトランジスタ14によりサイリスタ構造であり、サイリスタ構造にダイオード13が逆接続されて、バイポーラ動作を利用したESD保護素子21が構成されている。
【0060】
図3は、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性を示す図である。図4は、サイリスタ構造を概略的に示す回路図である。図5は、図4のサイリスタ構造に対応したサイリスタ素子の縦断面図である。図6は、図1の半導体集積回路のESD保護回路11から抵抗R1,R2を省略した一例を示す回路図である。図7は、図6の回路に対応した半導体集積回路のESD保護素子21の一例を示す縦断面図である。
【0061】
図3に示すように、スナップバック特性により、サージ電圧でブレイクダウンが開始すると、スナップバック動作開始電圧(スナップバック動作電圧Vt1)から電流が増加し、電圧が急激に低下した後に保持電圧VhからESD保護素子21に大電流が流れる。点線は従来構造のESD保護素子であり、実線は本発明構造のESD保護素子21である。従来構造の図4および図5のサイリスタ構造のESD保護素子に対して、本発明構造の図6および図7のように電圧加算素子としてのダイオード13を追加することにより、前述したが、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ従来構造の図4および図5のESD保護素子に比べて高くすることができる。
【0062】
このように、図4および図5のサイリスタ構造のNPNバイポーラトランジスタ12のエミッタと低電位端子(カソード端子C)間に、図6および図7のようにダイオード13を追加することで、次の式1に示すように、スナップバック電圧がダイオード13の逆方向接合耐圧分だけ増加することができる。
Vsn = Vsn’−VB ・・・ (式1)
Vsn : 本実施形態1のスナップバック電圧
Vsn’ : 従来構造のスナップバック電圧
(スナップバック電圧:スナップバック動作電圧Vt1−保持電圧Vh)
VB : ダイオード13の逆方向接合耐圧
また、式2に示すように、スナップバック動作電圧についても、スナップバック電圧と同様にダイオード逆方向接合耐圧分だけ増加する。
Vt1 = Vt1’ + VB ・・・ (式2)
Vt1 : 本実施形態1のスナップバック動作電圧
Vt1’ : 従来構造のスナップバック動作電圧
VB : ダイオード13の逆方向接合耐圧
よって、上記式1および上記式2により、本実施形態1の保持電圧Vhは、次の式3に示すように、従来構造の保持電圧Vh‘に対して、ダイオード13の逆方向接合耐圧の2倍の電圧分だけ上昇させることができる。
Vh = Vt1 - Vsn
= ( Vt1’ + VB )-( Vsn’ - VB )
= Vt1’-Vsn’+2×VB ・・・ (式3)
ここで、繰り返し前述しているが、電圧加算素子としてのダイオード13の追加により、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧(ダイオード逆方向接合耐圧)の2倍だけ従来構造のESD保護素子に比べて高くすることができる点について、さらに具体的に説明する。
【0063】
図8は、図6のNPNバイポーラトランジスタ12およびダイオード13だけを取り出した回路の回路図である。図9は、従来の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性と、図1の半導体集積回路のESD保護回路におけるサージ電流・サージ電圧特性とを示す図である。
【0064】
図8に示すように、NPNバイポーラトランジスタ12のベース・エミッタ間に0.6Vを印加するとオン状態になるが、NPNバイポーラトランジスタ12のエミッタ側に、順方向電圧が10Vのダイオード13を加えると、NPNバイポーラトランジスタ12のベースに10.6Vの電圧を印加するとオンする。つまり、NPNバイポーラトランジスタ12は、ダイオード13を加えた10V分だけ電圧がアップしないと、オン状態にはならない。したがって、図9に示すように、ブレイクダウン開始電圧から、スナップバック動作開始電圧(スナップバック動作電圧Vt1)が従来構造の場合よりも10Vアップする。さらに、保持電圧Vhは、従来構造の場合に比べて10V分だけ平行移動したものに更に10V高くなるので、2×10Vだけ高くなる。ESD保護素子21は被保護素子が破壊されるまでに動作しなければならないので、保持電圧Vhが電源電圧以上で被保護素子の耐圧以下の電圧に制御する必要がある。
【0065】
このように、ダイオード13の逆方向接合耐圧を制御することにより、保持電圧Vhを制御することができて、ダイオード13の逆方向接合耐圧の制御に関しては、図2に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0066】
また、特許文献1の保持電圧Vhの上昇に伴い、ESD保護素子のレイアウト面積が大きくなる問題についても、本発明では生じない。
【0067】
以上により、本実施形態1によれば、ESD保護素子21は、スナップバック特性を有するスナップバック特性素子としてのSCR素子と、このSCR素子に接続されて、スナップバック開始電圧Vt1を素子電圧分(ダイオード逆方向接合耐圧)だけ加算すると共に保持電圧Vhを素子電圧の2倍高くする電圧加算素子としてのダイオード13とを有して、ダイオード13の素子電圧を調整して、保持電圧Vhを電源電圧Vcc以上で被保護素子の耐電圧以下に調整する。
【0068】
これによって、レイアウト面積の増加を抑え、従来構造に比べて特性直線の傾斜がダイオード13の追加で大幅に小さくなることもなく、従来構造に比べて保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【0069】
なお、図10に示すように、図2の構成上に層間絶縁膜8が形成され、層間絶縁膜8上にアノード端子9とカソード端子10とが形成されている。7は、素子分離絶縁膜である。
【0070】
(実施形態2)
上記実施形態1では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態2では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0071】
図11は、本発明の実施形態2における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図11では、図2の部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【0072】
図11において、本実施形態2の半導体集積回路のESD保護素子21Aは、図2の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11に対応したESD保護素子21Aの製造の簡略化を図ることができる。
【0073】
このような構造でも、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1で示した同様な効果を得ることができる。ダイオード13の逆方向接合耐圧(加算電圧)の制御に関しては、図2に記載の距離Aにより自由に制御可能である。また、上記実施形態1で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能であり、ESD保護素子21Aの製造の簡略化を図ることができる。
【0074】
なお、上記実施形態1、2では、半導体集積回路のESD保護回路11において、P型半導体基板1を用い、高電位端子(アノード端子A)がPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子(カソード端子C)がダイオード13を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続されている場合について説明したが、これに限らず、半導体集積回路のESD保護回路11の変形例としてN型半導体基板を用いた場合、高電位端子(アノード端子A)がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体R1を介してNPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子(カソード端子C)がダイオード13を順方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体R2を介してNPNバイポーラトランジスタのコレクタとPNPバイポーラトランジスタのベースに接続されていてもよい。
【0075】
(実施形態3)
上記実施形態1では、低電位端子としてのカソード端子Cがダイオード13(ダイオード素子)を順方向に介してNPNバイポーラトランジスタ12のエミッタに接続される場合について説明したが、これに限らず、本実施形態3では、高電位端子としてのアノード端子Aがダイオード13(ダイオード素子)を逆方向に介してPNPバイポーラトランジスタ14のエミッタに接続される場合について説明する。
【0076】
図12は、本発明の実施形態3における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図12では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0077】
図12において、本実施形態3の半導体集積回路のESD保護素子21Bは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5および第1導電型の拡散層6Bと、第1導電型の拡散層6Bの表面に形成された第2導電型の高濃度拡散層5と、第1導電型の拡散層6Bに対して、第2導電型の低濃度拡散層4の表面に形成された第2導電型の高濃度拡散層5とは反対側の位置に第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の高濃度拡散層5と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の高濃度拡散層5に対して、第2導電型の低濃度拡散層4とは反対側の位置に形成された第1導電型の高濃度拡散層3とを有している。
【0078】
ESD保護素子21Bは、第1導電型の拡散層6Bと、第2導電型の低濃度拡散層4および第1導電型の低濃度拡散層2からなるPNPバイポーラ14と、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第2導電型の高濃度拡散層5からなるNPNバイポーラ12と、第1導電型の拡散層6Bおよび第2導電型の高濃度拡散層5からなるダイオード13とを備えている。
【0079】
半導体集積回路のESD保護回路11Bにおいて、NPNバイポーラトランジスタ12のエミッタが低電位端子(カソード端子C)に接続され、NPNバイポーラトランジスタ12のベースが、PNPバイポーラトランジスタ14のコレクタに接続され、NPNバイポーラトランジスタ12のベースおよびPNPバイポーラトランジスタ14のコレクタが、第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第2抵抗体R2を介して低電位端子(カソード端子C)に接続され、NPNバイポーラトランジスタ12のコレクタおよびPNPバイポーラトランジスタ14のベースが、第2導電型の低濃度拡散層4の抵抗成分からなる第1抵抗体R1を介して高電位端子(アノード端子A)に接続され、PNPバイポーラトランジスタ14のエミッタがダイオード13のアノードに接続され、ダイオード13のカソードが高電位端子(アノード端子A)に接続されている。
本実施形態3のESD保護素子21Bにおけるサージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧(電圧加算分)の制御に関して、図2の距離Aおよび第2導電型の拡散層6Bの拡散濃度により自由に制御可能である。
【0080】
なお、上記実施形態1または2のダイオード13と本実施形態3のダイオード13とを組み合わせることにより保持電圧Vhの上昇効果を2倍にすることもできる。
【0081】
なお、本実施形態3では、半導体集積回路のESD保護回路11Bにおいて、P型半導体基板1を用い、高電位端子(アノード端子A)がダイオード13を逆方向に介してPNPバイポーラトランジスタ14のエミッタに接続されると共に、第1抵抗体R1を介してPNPバイポーラトランジスタ14のベースとNPNバイポーラトランジスタ12のコレクタに接続され、低電位端子(カソード端子C)がNPNバイポーラトランジスタ12のエミッタに接続されると共に、第2抵抗体R2を介してPNPバイポーラトランジスタ14のコレクタとNPNバイポーラトランジスタ12のベースに接続された場合について説明したが、これに限らず、半導体集積回路のESD保護回路11Bの変形例として、N型半導体基板を用い、高電位端子(アノード端子A)がダイオード13を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体R1を介してNPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子(カソード端子C)がPNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体R2を介してNPNバイポーラトランジスタのコレクタとPNPバイポーラトランジスタのベースに接続されていてもよい。
【0082】
(実施形態4)
上記実施形態1〜3では、スナップバック特性素子としてサイリスタ素子(SCR)を用い、電圧加算素子としてダイオード素子を用いた場合について説明したが、本実施形態4では、スナップバック特性素子としてバイポーラトランジスタを用い、電圧加算素子としてダイオード素子を用いた場合について説明する。
【0083】
図13は、本発明の実施形態4における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図13では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0084】
図13において、本実施形態4の半導体集積回路のESD保護素子21Cは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5と、第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面に形成された第1導電型の高濃度拡散層3とを有している。
【0085】
本実施形態4の半導体集積回路のESD保護素子21Cは、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2および第1導電型の拡散層6からなるNPNバイポーラトランジスタ15と、第1導電型の拡散層6および第1導電型の高濃度拡散層3からなるダイオード13とを備えている。
NPNバイポーラトランジスタ15のコレクタが高電位端子に接続され、NPNバイポーラトランジスタ15のベースが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第1抵抗体R1を介して低電位端子に接続され、NPNバイポーラトランジスタ15のエミッタがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子に接続されて、バイポーラ動作を利用したESD保護素子が構成されている。
【0086】
以上により、本実施形態4の半導体集積回路のESD保護素子21Cによれば、サージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧の制御に関しては、図13に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0087】
なお、本実施形態4では、半導体集積回路のESD保護素子21Cにおいて、P型半導体基板1を用いNPNバイポーラトランジスタ15のコレクタが高電位端子に接続され、該NPNバイポーラトランジスタ15のベースが第1抵抗体R1を介して低電位端子に接続され、該NPNバイポーラトランジスタ15のエミッタがダイオード13のカソードに接続され、該ダイオード13のアノードが低電位端子に接続された場合について説明したが、これに限らず、半導体集積回路のESD保護素子21Cの変形例としてN型半導体基板を用いた場合、PNPバイポーラトランジスタのコレクタが高電位端子に接続され、PNPバイポーラトランジスタのベースが第1抵抗体R1を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード13のカソードに接続され、該ダイオード13のアノードが低電位端子に接続されていてもよい。
【0088】
(実施形態5)
上記実施形態4では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態5では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0089】
図14は、本発明の実施形態5における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図14では、図13の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0090】
図14において、本実施形態5の半導体集積回路のESD保護素子21Dは、図13の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11Dに対応したESD保護素子21Dの製造において製造の簡略化を図ることができる。
【0091】
このような構造であっても、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1の場合と同様な効果を得ることができる。ダイオードの逆方向接合耐圧の制御に関しては、図14に記載の距離Aにより自由に制御可能である。また、本実施形態5で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能である。
【0092】
(実施形態6)
上記実施形態1〜3では、スナップバック特性素子としてサイリスタ素子(SCR)を用い、上記実施形態4、5では、スナップバック特性素子としてバイポーラトランジスタ15を用いたが、本実施形態6では、スナップバック特性素子としてMOSトランジスタを用い、電圧加算素子としてダイオード素子を用いた場合について説明する。
【0093】
図15は、本発明の実施形態6における半導体集積回路のESD保護回路を構成するESD保護素子の縦断面図である。なお、図15では、図2の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0094】
図15において、本実施形態6の半導体集積回路のESD保護素子21Eは、第1導電型(ここではP型)の半導体基板1上に形成された第2導電型(ここではN型)の低濃度拡散層4と、低濃度拡散層4の表面側に形成された第2導電型の高濃度拡散層5と、第2導電型の低濃度拡散層4と隣接して第1導電型の半導体基板1上に形成された第1導電型の低濃度拡散層2と、第1導電型の低濃度拡散層2の表面に形成された第2導電型の拡散層6と、第2導電型の拡散層6に対して低濃度拡散層4とは反対の位置に離間して形成された第1導電型の高濃度拡散層3と、第2導電型の拡散層6の表面に形成された第1導電型の高濃度拡散層3と、第2導電型の低濃度拡散層4の一部、第2導電型の拡散層6の一部、および第2導電型の低濃度拡散層4と第2導電型の拡散層6に挟まれた領域に形成された第1導電型の低濃度拡散層2の表面側にゲート酸化膜17を介して形成されたゲート電極18とを有している。
【0095】
本実施形態6の半導体集積回路のESD保護素子21Eは、第2導電型の低濃度拡散層4、第1導電型の低濃度拡散層2、第1導電型の拡散層6およびゲート電極8とを有するMOSトランジスタ16と、第1導電型の拡散層6および第1導電型の高濃度拡散層3とを有するダイオード13とを備えている。
本実施形態6の半導体集積回路のESD保護回路11Eにおいて、MOSトランジスタ16のドレインが高電位端子に接続され、MOSトランジスタ16のボディーが第1導電型の半導体基板1および第1導電型の低濃度拡散層2の抵抗成分からなる第1抵抗体R1を介して低電位端子に接続され、MOSトランジスタ16のソースがダイオード13のカソードに接続され、ダイオード13のアノードが低電位端子に接続されている。半導体集積回路のESD保護素子21Eは、MOSトランジスタ16の寄生バイポーラ動作を利用したESD保護素子である。
【0096】
以上により、本実施形態6の半導体集積回路のESD保護素子21Eによれば、サージ電流印加時のI−V特性および効果については、上記実施形態1の場合と同様であり、ダイオード13の逆方向接合耐圧の制御に関しては、図15に記載の距離Aおよび第1導電型の拡散層6の拡散濃度により自由に制御可能である。
【0097】
(実施形態7)
上記実施形態6では、第2導電型(N型)の拡散層6のイオン注入工程を別途行ったが、本実施形態7では、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に行うことにより、第2導電型(N型)の拡散層6のイオン注入工程を別途行う必要がない場合について説明する。
【0098】
図16は、本発明の実施形態7における半導体集積回路のESD保護回路の製造の簡略化を説明するための半導体集積回路のESD保護素子の縦断面図である。なお、図16では、図15の部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【0099】
図16において、本実施形態7の半導体集積回路のESD保護素子21Fは、図15の第2導電型(ここではN型)の拡散層6の直下の第1導電型の低濃度拡散層2を形成せず、第2導電型の拡散層6を形成した領域に第2導電型の低濃度拡散層4を形成することにより、第2導電型(N型)の拡散層6のイオン注入工程を第2導電型(N型)の低濃度拡散層4のイオン注入工程時に同時に行うことで、半導体集積回路のESD保護回路11Fに対応したESD保護素子21Fの製造において製造の簡略化を図ることができる。
【0100】
このような構造であっても、上記実施形態1で示した保持電圧Vhの制御が可能であり、上記実施形態1の場合と同様な効果を得ることができる。ダイオードの逆方向接合耐圧の制御に関しては、図16に記載の距離Aにより自由に制御可能である。また、上記実施形態6で示した第2導電型の拡散層6が不要となるため、従来の半導体基板作成に必要とする工程のみで実現可能である。
【0101】
以上により、上記実施形態1〜7によれば、ダイオード13が持つ逆方向接合耐圧により、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを容易に適正な電圧に制御することが可能となり、さまざまな電源電圧に最適なESD保護素子を実現できる。
【0102】
なお、上記実施形態1〜7では、スナップバック開始電圧Vt1を素子電圧分だけ加算すると共に保持電圧を該素子電圧の2倍高くする電圧加算素子としてダイオード13を用いたが、これに限らず、図17に示すように、一または複数のダイオード13の代わりに、制御端子(ゲートまたはベース)が出力端子(ソースまたはドレイン端子、または、コレクタまたはエミッタ端子)に接続された一または複数のトランジスタ19を用いることもできる。この場合、保持電圧が素子電圧(例えばソース・ドレイン間電圧)の2倍高くなる。
【0103】
以上のように、本発明の好ましい実施形態1〜7を用いて本発明を例示してきたが、本発明は、この実施形態1〜7に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜7の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【0104】
本発明は、サージ電圧によりブレイクダウンが開始すると電流が流れて電圧が急激に低下するスナップバック特性を有し、被保護素子に対してESD保護を行う半導体集積回路のESD保護回路およびそのESD保護素子の分野において、電圧加算素子により、スナップバック開始電圧を素子電圧分だけ加算すると共に保持電圧を素子電圧の2倍高くするため、従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Vhを電源電圧以上の適正な電圧に制御できる。
【符号の説明】
【0105】
1 第1導電型の半導体基板
2 第1導電型の低濃度拡散層
3 第1導電型の高濃度拡散層
4 第2導電型の低濃度拡散層
5 第2導電型の高濃度拡散層
6 第2導電型の拡散層
7 素子分離絶縁膜
8 層間絶縁膜
9 アノード端子(高電位端子)
10 カソード端子(低電位端子)
11、11B、11E 半導体集積回路のESD保護回路
12 NPNバイポーラトランジスタ
13 ダイオード(ダイオード素子)
14 PNPバイポーラトランジスタ
15 NPNバイポーラトランジスタ
16 MOSトランジスタ部
17 ゲート酸化膜
18 ゲート電極
19 トランジスタ
21、21A〜21F ESD保護素子
VB ダイオードの逆方向接合耐圧(素子電圧)
A アノード端子(高電位端子)
C カソード端子(低電位端子)
R1、R2 抵抗
Vt1 スナップバック開始電圧(スナップバック動作電圧)
Vh 保持電圧
【特許請求の範囲】
【請求項1】
サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、該スナップバック特性素子に接続されて、該スナップバック開始電圧を素子電圧分だけ加算すると共に該保持電圧を電源電圧よりも高くする電圧加算素子とを有し、該電圧加算素子の素子電圧を調整して、該保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整する半導体集積回路のESD保護回路。
【請求項2】
前記電圧加算素子は、前記保持電圧を前記素子電圧の2倍高くする請求項1に記載の半導体集積回路のESD保護回路。
【請求項3】
前記スナップバック特性素子は、サイリスタ素子、バイポーラトランジスタおよびMOSトランジスタのいずれかである請求項1に記載の半導体集積回路のESD保護回路。
【請求項4】
前記電圧加算素子は、一または複数のダイオード素子または、制御端子が出力端子に接続された一または複数のトランジスタである請求項1に記載の半導体集積回路のESD保護回路。
【請求項5】
高電位端子がPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該NPNバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項6】
高電位端子がダイオード素子を逆方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子が該NPNバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項7】
高電位端子がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該PNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項8】
高電位端子がダイオード素子を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子が該PNPバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項9】
NPNバイポーラトランジスタのコレクタが高電位端子に接続され、該NPNバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該NPNバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項10】
PNPバイポーラトランジスタのコレクタが高電位端子に接続され、該PNPバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項11】
MOSトランジスタのドレインが高電位端子に接続され、該MOSトランジスタのボディーが第1抵抗体を介して低電位端子に接続され、該MOSトランジスタのゲートが低電位端子に接続され、該MOSトランジスタのソースがダイオード素子のカソードに接続され、該ダイオードのアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項12】
前記素子電圧は前記ダイオード素子の逆方向接合耐圧である請求項4に記載の半導体集積回路のESD保護回路。
【請求項13】
請求項1〜12のいずれかに記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子。
【請求項14】
請求項5または9に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項15】
請求項7または10に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項16】
請求項6に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項17】
請求項8に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項18】
請求項11に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記MOSトランジスタのソースを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項19】
請求項5に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのベースと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項20】
請求項7に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのベースと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項21】
請求項9に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのコレクタと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項22】
請求項10に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのコレクタと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項23】
請求項11に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記MOSトランジスタのドレインと、前記MOSトランジスタのソースおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項1】
サージ電圧によりブレイクダウン開始してスナップバック開始電圧から保持電圧まで電圧が急激に低下した後に大電流が流れるスナップバック特性を有するスナップバック特性素子と、該スナップバック特性素子に接続されて、該スナップバック開始電圧を素子電圧分だけ加算すると共に該保持電圧を電源電圧よりも高くする電圧加算素子とを有し、該電圧加算素子の素子電圧を調整して、該保持電圧を電源電圧以上で被保護素子の耐電圧以下に調整する半導体集積回路のESD保護回路。
【請求項2】
前記電圧加算素子は、前記保持電圧を前記素子電圧の2倍高くする請求項1に記載の半導体集積回路のESD保護回路。
【請求項3】
前記スナップバック特性素子は、サイリスタ素子、バイポーラトランジスタおよびMOSトランジスタのいずれかである請求項1に記載の半導体集積回路のESD保護回路。
【請求項4】
前記電圧加算素子は、一または複数のダイオード素子または、制御端子が出力端子に接続された一または複数のトランジスタである請求項1に記載の半導体集積回路のESD保護回路。
【請求項5】
高電位端子がPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該NPNバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項6】
高電位端子がダイオード素子を逆方向に介してPNPバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該PNPバイポーラトランジスタのベースとNPNバイポーラトランジスタのコレクタに接続され、低電位端子が該NPNバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該PNPバイポーラトランジスタのコレクタと該NPNバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項7】
高電位端子がNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子がダイオード素子を順方向に介して該PNPバイポーラトランジスタのエミッタに接続されると共に、第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項8】
高電位端子がダイオード素子を逆方向に介してNPNバイポーラトランジスタのエミッタに接続されると共に、第1抵抗体を介して該NPNバイポーラトランジスタのベースとPNPバイポーラトランジスタのコレクタに接続され、低電位端子が該PNPバイポーラトランジスタのエミッタに接続されると共に第2抵抗体を介して該NPNバイポーラトランジスタのコレクタと該PNPバイポーラトランジスタのベースに接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項9】
NPNバイポーラトランジスタのコレクタが高電位端子に接続され、該NPNバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該NPNバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項10】
PNPバイポーラトランジスタのコレクタが高電位端子に接続され、該PNPバイポーラトランジスタのベースが第1抵抗体を介して低電位端子に接続され、該PNPバイポーラトランジスタのエミッタがダイオード素子のカソードに接続され、該ダイオード素子のアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項11】
MOSトランジスタのドレインが高電位端子に接続され、該MOSトランジスタのボディーが第1抵抗体を介して低電位端子に接続され、該MOSトランジスタのゲートが低電位端子に接続され、該MOSトランジスタのソースがダイオード素子のカソードに接続され、該ダイオードのアノードが該低電位端子に接続された請求項1に記載の半導体集積回路のESD保護回路。
【請求項12】
前記素子電圧は前記ダイオード素子の逆方向接合耐圧である請求項4に記載の半導体集積回路のESD保護回路。
【請求項13】
請求項1〜12のいずれかに記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子。
【請求項14】
請求項5または9に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項15】
請求項7または10に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項16】
請求項6に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項17】
請求項8に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのエミッタを形成する拡散層と、前記ダイオード素子のアノードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項18】
請求項11に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記MOSトランジスタのソースを形成する拡散層と、前記ダイオード素子のカソードを形成する拡散層とが共通である半導体集積回路のESD保護素子。
【請求項19】
請求項5に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのベースと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項20】
請求項7に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのベースと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項21】
請求項9に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記NPNバイポーラトランジスタのコレクタと、前記NPNバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項22】
請求項10に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記PNPバイポーラトランジスタのコレクタと、前記PNPバイポーラトランジスタのエミッタおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【請求項23】
請求項11に記載の半導体集積回路のESD保護回路からなる半導体集積回路のESD保護素子であって、
前記MOSトランジスタのドレインと、前記MOSトランジスタのソースおよび前記ダイオード素子のカソードとが同時に形成されている半導体集積回路のESD保護素子。
【図1】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−174740(P2012−174740A)
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願番号】特願2011−32665(P2011−32665)
【出願日】平成23年2月17日(2011.2.17)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成24年9月10日(2012.9.10)
【国際特許分類】
【出願日】平成23年2月17日(2011.2.17)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]