大面積基板のため改良型マグネトロンスパッタリングシステム
【課題】本発明は、一般に、大面積基板における堆積の均一性を向上させるため、大きな陽極表面積を有する物理気相蒸着（ＰＶＤ）チャンバにおいて、基板表面を処理する装置及び方法を提供する。
【解決手段】一般に、本発明の態様はフラットパネルディスプレイ工程、半導体工程、太陽素子工程又は他の基板処理工程で用いることができる。ある態様において、処理チャンバは１又はそれ以上の調整可能な陽極アセンブリを備え、これは処理チャンバの処理領域にわたって陽極表面積を増大し、より均一に分布させる。１の態様において、１又はそれ以上の調整可能な陽極アセンブリは真空を解除することなく堆積された陽極表面を堆積されていない新品と交換するために用いられる。他の態様において、接地経路を有する遮蔽フレームは、陽極面積及び堆積均一性を増大するため、基板表面の堆積層と接触する。
【解決手段】一般に、本発明の態様はフラットパネルディスプレイ工程、半導体工程、太陽素子工程又は他の基板処理工程で用いることができる。ある態様において、処理チャンバは１又はそれ以上の調整可能な陽極アセンブリを備え、これは処理チャンバの処理領域にわたって陽極表面積を増大し、より均一に分布させる。１の態様において、１又はそれ以上の調整可能な陽極アセンブリは真空を解除することなく堆積された陽極表面を堆積されていない新品と交換するために用いられる。他の態様において、接地経路を有する遮蔽フレームは、陽極面積及び堆積均一性を増大するため、基板表面の堆積層と接触する。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明の実施例は、一般に、基板の表面上に薄膜を堆積するために用いられる基板プラズマ処理装置及び方法に関する。
【関連技術の説明】
【０００２】
マグネトロンを用いた物理気相蒸着（ＰＶＤ）は、半導体集積回路に金属を堆積し、集積回路デバイスにおいて電気的接続及び他の構造を形成するための主要な方法の１つである。ＰＶＤプロセスの間、ターゲットは電気的にバイアスされ、処理領域で生成されたイオンは十分なエネルギーを持ってターゲット表面に衝突し、ターゲットから原子を放出させる。ターゲットをバイアスし、プラズマを生成し、イオンをターゲット表面に衝突させてターゲット表面から原子を放出させるプロセスは、一般的に、スパッタリングと称される。スパッタされた原子は、一般的に、弾丸のようにスパッタコーティングされるウェハに向かって移動し、スパッタされた原子はウェハ上に堆積される。選択的に、原子はプラズマ内で、例えば、窒素のような他のガスと反応し、ウェハ上に化合物を反応的に堆積する。しばしば、反応スパッタリングは、窒化チタン、窒化タンタルのバリア層及び核層を狭い孔部の側面に形成するために用いられる。
【０００３】
ＤＣマグネトロンスパッタリングは、スパッタリングの最も日常的に用いられる商業的形態である。金属ターゲットは約−４００から−６００ＶＤＣの範囲内において、負のＤＣバイアスにバイアスされ、作用ガス（例えば、アルゴン）の陽イオンをターゲットに向かって引き寄せ、金属原子をスパッタする。通常、スパッタリアクタの側部は、スパッタ堆積からチャンバ壁を保護するためのシールドにより覆われている。シールドは、典型的には、電気的に接地されており、これによってターゲット陰極に対向する陽極を提供し、ＤＣターゲット電源をチャンバ及びプラズマと静電容量的に結合する。
【０００４】
少なくとも１対の対向している磁気ポールを有するマグネトロンは、典型的には、ターゲットの背面近傍に配置され、これによって、ターゲットの正面の近傍でこれと平行に磁力を生成する。対向している一対の磁石により誘導される磁界は電子を捕獲し、これらが陽極表面で消失する前に電子の寿命を延長し、又はプラズマ内でガス原子と再結合する。寿命の延長及びプラズマ内における電荷の中性を維持する必要性により、追加的なアルゴイオンはマグネトロンの近傍の領域に引き付けられ、ここで高密度のプラズマを形成する。これによって、スパッタリング速度が向上する。
【０００５】
しかしながら、従来のスパッタリングは、フラットパネルディスプレイ基板のような大面積基板上の進化した集積回路の形成に課題を有している。典型的には、ＴＦＴに応用する場合、基板は表面積が約２０００ｃｍ２より大きなガラス基板である。通常、ＴＦＴプロセス装置は、一般的に、約１．５×１．８ｍまでの基板を収容するように設計されている。しかしながら、近い将来、２．１６×２．６４ｍまでの及びこれを超える基板を収容するように設計されているプロセス設備が視野に入れられている。ここで生ずる問題の１つは、従来のスパッタ処理チャンバで一般的に用いられている陽極表面積に対する陰極（ターゲット）の比を維持するために十分な大きさを有するチャンバを製造することは一般的に実現可能性が低いことである。表面積比を維持しようとすると、所望の表面積比を達成するために必要な部品のサイズが大きくなり、これによって製造上の困難性が生じ、プロセスの問題は処理前に所望のベース圧力まで大容積を排気する必要性に関連する。大きなターゲット表面積に対する陽極の小さな表面積は、一般的に、ターゲットの下方で基板の上方と定義される処理領域において発生されるプラズマ密度が、ターゲットの中心とターゲットの端部でかなり変化させる。陽極表面はターゲットの周辺部の周りに一般的に分布しているので、ターゲットの中心から陰極表面までの距離が大きくなると、ターゲットの端部におけるターゲット表面からの電子の放出はより良好になり、ターゲット中心部近傍のプラズマ密度を減少させると考えられている。ターゲット表面における種々の領域でプラズマ密度が減少すると、局所的な領域でターゲットの表面を叩くイオンの数が減少し、ターゲット表面から所定の距離を介して位置する基板の表面において堆積される薄膜の均一性を変化させる。十分な陽極面積の問題は、基板の端部に対して中心部近傍が小さくなるという薄膜厚さの非均一性の問題を明らかにする。
【０００６】
不十分な陽極面積の問題を解決するため、ターゲットの下方の処理領域に追加的な陽極構造を配置し、陽極表面積を増大させることが行なわれている。配置される陽極構造は、通常、固定されている陽極構造（例えば、コリメータ）、又はターゲット表面の下方に位置し蒸着プロセスの際に移動型マグネトロン構造と共に配列され、これと同時に移動する走査型陽極構造を含んでいる。処理領域において保持され又は配置される陽極構造の１つの問題は多くの場合、これらは処理の際に継続的に堆積されるので、これによって時間の経過と共にそのサイズ及び形状が変化することである。ＰＶＤ型プロセスは典型的には直線堆積プロセスであるので、構造のサイズ及び形状の経時的変化は時間の経過により堆積の均一性の変化を生じさせる。また、構造に対するターゲット材料の堆積は、ここで堆積した物質が処理の間にこれらの構造上に堆積された薄膜に形成される内因性又は外因性ストレスにより割れて剥離する可能性を増大させる。堆積された薄膜の割れ及び剥がれはこの方法を用いて形成されるデバイスの生産性に影響を与える可能性がある微粒子を生成する。
従って、微粒子を生成せず、他の上述した問題を克服することが可能なＰＶＤ処理チャンバにおいて、より均一なプラズマを生成することが可能な方法及び装置に対する要望が存在する。
【発明の概要】
【０００７】
本発明は、一般に、処理領域を有するプラズマ処理チャンバと、プラズマ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ処理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、アクチュエータの使用により、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供する。
【０００８】
更に、本発明の実施例は、処理領域を有するプラズマ処理チャンバと、プラズ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ処理チャンバ内に位置し、処理領域を包囲する１又はそれ以上の壁部と、１又はそれ以上の壁部の１つを介して形成される第１スロットと、１又はそれ以上の壁部の１つを介して形成される第２スロットとを備えた陽極シールドと、プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、１又はそれ以上の調整可能な陽極アセンブリを備え、この陽極アセンブリは第１スロット及び第２スロットを介して延伸しており、処理領域と接触する第２陽極部材と、処理領域の外部に位置し、第２陽極部材と連結している送りローラアセンブリと、処理領域の外部に位置し、第２陽極部材と連結されている支持ローラアセンブリを備え、送りローラアセンブリと支持ローラアセンブリは処理領域内で第２陽極部材の表面の位置を共同して調節するために用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供することができる。
【０００９】
更に、本発明の実施例は、処理領域を有するプラズマ処理チャンバと、プラズマ理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、プラズマ処理チャンバ内に位置する基板受領表面を有する基板支持部を備え、基板受領表面に位置する基板は処理領域と接触しており、処理領域と接触する表面と、陽極シールドと電気的に連絡している導電体要素を有する遮蔽フレームを備え、導電体要素は基板受領表面に位置する基板上に形成された金属層と接触するように用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供することができる。
【００１０】
更に、本発明の実施例は、処理チャンバの処理領域内に装着された基板支持部に基板を配置し、プラズマ処理チャンバの処理領域内の第１処理位置に基板を位置し、基板支持部上に位置する基板の表面に層を堆積し、プラズマ処理チャンバの処理領域内の第２処理位置に基板を位置し、第２処理位置への基板の配置は電気的に接地されている遮蔽フレームを基板表面上に堆積された層と電気的に接触させて配置し、基板支持部上に配置した基板の表面に層を堆積する基板上に薄膜を堆積する方法を提供することができる。
【詳細な説明】
【００１１】
本発明は、一般的に、堆積均一性を向上するため大きな陽極表面積を有するＰＶＤチャンバ内で基板の表面を処理する装置及び方法を提供する。一般に、本発明の態様はフラットパネルディスプレイ工程、半導体工程、太陽素子工程又は他のいかなる基板工程にも用いることができる。以下、本発明は、カリフォルニア州サンタクララのアプライドマテリアルズ社の一部門であるＡＫＴより入手可能なＰＶＤシステムのような大面積基板を処理する物理気相蒸着システムを参照して説明される。１の実施例において、処理チャンバは少なくとも約２０００ｃｍ２の表面積を有する基板の処理に用いられる。他の実施例において、処理チャンバは少なくとも約１９５００ｃｍ２（例えば、１３００ｍｍ×１５００ｍｍ）の表面積を有する基板の処理に用いられる。しかしながら、この装置及び方法は他のシステム構造においても有用性を有し、これには大面積の丸型基板を処理するために設計されたシステムも含まれる。
【００１２】
図１は従来の物理気相蒸着（ＰＶＤ）チャンバ１の処理領域の断面図を示す。従来のＰＶＤチャンバ１は、一般的に、ターゲット８、真空チャンバ２、接地シールド３、遮蔽リング４、ターゲット電気絶縁体６、ＤＣ電源７、処理ガス源９、真空ポンプシステム１３、及び基板支持部５を備えている。スパッタリング工程を実行するため、アルゴンのような処理ガスはガス源９から排気された従来のＰＶＤチャンバ1内に導入され、ＤＣ電源７の使用によりターゲット８と接地シールド３の間で形成された負のバイアスによりプラズマが処理領域１５内で形成される。一般的に、プラズマは、一次的にはターゲットバイアスに基づくターゲット表面からの電子の放出により、二次的には負の（陰極の）ターゲット表面に対するイオンの衝突によって生ずる二次放出により生成され、維持される。ＰＶＤ処理ステップを行なう前、真空チャンバは真空ポンプシステム１１を用いて基本圧力（例えば、１０−６〜１０−９Tｏｒｒ）まで減圧されるのが通常である。
【００１３】
図１は、ターゲットの中心近傍のターゲットの表面から出射された電子（ｅ−）の経路（Ａ）と端部近傍のターゲットの表面から出射された電子の経路（Ｂ）の差を強調することによって、大面積基板処理チャンバにおけるプラズマの不均一性の原因の１つを説明するための図である。ターゲットの中心を離れる電子により形成される接地までの長い経路は、電子が陽極表面で消失し又はプラズマ中に含まれるイオンと再結合する前に、電子の衝突回数を増加する一方、ターゲット８から出射される電子の大部分は接地までの経路の低い電気抵抗によりターゲットの端部の近傍出射される。ターゲットの端部近傍から接地までの経路の小さな電気抵抗は、導電性ターゲット８の材料による低抵抗経路と、接地までの電子の経路の短い経路長（Ｂ）に基づく。低抵抗経路はターゲットの端部近傍の電流密度及びプラズマ密度を増加する傾向があり、それ故、ターゲット１の中央部に対し端部においてスパッタされる材料の量は増加する。
【００１４】
（大きな陽極面積のハードウェア）
図２Ａは、本明細書で説明される発明の態様を実施するために用いることができる処理チャンバ１０の一実施例の縦断面図を示す。図２Ａに示される構成において、処理チャンバ１０は、処理領域１５において陽極表面積を増大して、均等に分布するために用いられる１又はそれ以上の調節可能な陽極アセンブリ９０を含んでいる。図２Ａは、処理領域１５内の処理位置に位置する基板１２を示している。一般に、処理チャンバ１０は上部アセンブリ２０と下部チャンバアセンブリ３５を含んでいる。上部アセンブリ２０は、一般に、ターゲット２４、上部エンクロージャ２２、セラミック絶縁体２６、１又はそれ以上のＯ−リングシール２９、及びターゲット背面領域２１に位置する１又はそれ以上のマグネトロンアセンブリ２３を含んでいる。一般に、各々のマグネトロンアセンブリ２３は、１対の対向する磁極（即ち、Ｎ極及びＳ極）を有する少なくとも１のマグネット２７を備えており、これによってターゲット２４及び処理領域１５にわたる磁界（Ｂ）を形成する（図５Ａにおける要素Ｂ）。図２Ａは、ターゲット２４の背面に位置する３個のマグネット２７を含む１つのマグネトロンアセンブリ２３を有する処理チャンバ１０の一実施例の断面図を示す。本明細書で示される発明に有効に用いることができる典型的なマグネトロンアセンブリは、同一出願人に譲渡される２００４年１月７日に出願された米国特許仮出願番号第６０／５３４，９５２号に基づく優先権を主張する２００４年７月７日出願された米国特許出願第１０／８６３，１５２号に記載されており、この出願は特許請求の範囲に記載されている発明と矛盾しない範囲内で引用により全体として本明細書に一体化される。
【００１５】
下部チャンバセンブリ３５は、一般に、基板支持アセンブリ６０、チャンバ本体アセンブリ４０、シールド５０、処理ガス配送システム４５、及び遮蔽フレーム５２を含む。遮蔽フレーム５２は、一般に、基板端部を遮蔽し、処理の際に基板１２及び基板支持部６１の端部における堆積を防止し又は最小化するために用いられる（図２Ａ参照）。チャンバ本体アセンブリ４０は、一般に、１又はそれ以上のチャンバ壁４１とチャンバ基部４２を備えている。１又はそれ以上のチャンバ壁４１、チャンバ基部４２及びターゲット２４は、一般に、下部真空領域１６及び処理領域１５を有する真空処理領域１７を形成する。１の態様において、シールド５０のシールド装着表面５０Ａはチャンバ壁４０に形成された接地チャンバシールド支持部４３上に装着され又はこれに連結されており、これによってシールド５０を接地する。処理ガス搬送システム４５は、一般に、１又はそれ以上の導入口４５Ｂと流体的に連絡している１又はそれ以上のガス源４５を備えており、導入口は下部真空領域１６（図２Aに示されている）及び／又は処理領域１５と直接的に連絡しており、これによって、プラズマ工程の際に用いられる処理ガスを搬送する。典型的には、ＰＶＤ型の応用で用いられる処理ガスは、例えば、アルゴンのような不活性ガスであるが、窒素のような他のガスも用いることができる。
【００１６】
基板支持アセンブリ６０は、一般に、基板支持部６１、基板支持部６１を支持するために用いられるシャフト６２、移動可能な真空シールを形成するためシャフト６２及びチャンバ基部４２にシール可能に連結されるベローズ６３を含んでおり、これによって基板支持部６１が昇降機構６５によって下部チャンバセンブリ３５内に位置することができる。昇降機構６５は従来のリニアスライド（図示せず）、空気圧シリンダ（図示せず）、及び／又はリードスクリューに連結されているＤＣサーボモータ（図示せず）を備えていてもよく、これらは基板支持部６１及び基板１２を処理領域１５内の所望の位置に位置するために用いられる。
【００１７】
図２Ａにおいて、下部チャンバセンブリ３５は、一般に、基板昇降アセンブリ７０、スリットバルブ４６、及び真空ポンプシステム４４を備えている。昇降アセンブリ７０は、一般に、３又はそれ以上の昇降ピン７４、昇降プレート７３、昇降アクチュエータ７１、及び昇降アクチュエータ７１及びチャンバ基部４２にシール可能に連結されたベローズ７２を含んでおり、これによって中央搬送チャンバ（図示せず）から下部チャンバアセンブリ３５内に延伸しているロボットブレード（図示せず）に位置する基板を排出し及び交換することができる。延伸しているロボットブレードはチャンバ壁４１のアクセスポート３２を介して下部チャンバセンブリ３５内に挿入され、搬送位置（図示せず）に位置する基板支持部６１の上方に位置する。真空ポンプシステム４４（要素４４Ａ、４４Ｂ）は、一般に、下部真空領域１６及び処理領域１５を所望の基本及び／又は処理圧力まで減圧するため、低温ポンプ、ターボポンプ、低温ターボポンプ、ラフポンプ、及び／又はルートブロワーを含んでいてもよい。スリットバルブ４６を１又はそれ以上のチャンバ壁４１に対して又はそこから隔離して位置するために用いられるスリットバルブアクチュエータ（図示せず）は、本技術分野で公知である従来の空気圧アクチュエータであってもよい。
【００１８】
蒸着プロセスの際に処理チャンバ１０の種々の要素及び処理変数を制御するため、コントローラ１０１が用いられる。処理チャンバの処理変数はコントローラ１０１を用いることにより制御することができ、これは典型的にはマイクロプロセッサを基本とするコントローラである。コントローラ１０１は使用者及び／又はプラズマ処理チャンバ内の種々のセンサから入力を受領し、この入力及びコントローラのメモリに保存されているソフトウェアの命令に従って、プラズマ処理チャンバの要素を適切に制御する。コントローラ１０１は、一般に、種々のプログラムを保存し、プログラムを処理し、必要な場合にプログラムを実行するため、コントローラによって用いられるメモリ及びＣＰＵを含んでいる。メモリはＣＰＵに連結されており、このメモリはランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、フロッピーディスク（登録商標）、ハードディスク、内部であるか外部かを問わずあらゆる形態のデジタル記録媒体のような容易に入手可能な１又はそれ以上のメモリであってもよい。ソフトウェアの命令及びデータは、ＣＰＵに命令するため、コード化され、メモリ内に保存されることができる。補助回路はプロセッサを補助するため、従来の方法でＣＰＵに接続される。補助回路は、本技術分野で公知なキャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含むことができる。コントローラ１０１により読出し可能なプログラム（又はコンピュータの命令）は、プラズマ処理チャンバ内でどの作業を行なうかを決定する。好ましくは、プログラムはコントローラ１０１により読出し可能なソフトウェアであり、所定の規則及び入力データに基づきプラズマ工程をモニタし、制御する命令を含む。
【００１９】
また、図２Ａは１又はそれ以上の調整可能な陽極アセンブリ９０の一実施例を示し、これは下部チャンバアセンブリ３５内に位置している。一般に、調整可能な陽極アセンブリ９０は処理領域１５を通じて延伸し、接地されている導電部材９１を有し、これによって処理領域１５内で形成されるプラズマは、ターゲット表面２４Ｃの全領域に対する陽極表面の分布がより均一になることにより均一になる。１の態様において、導電部材９１は、例えば、チタン、アルミニウム、白金、銅、マグネシウム、クロム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、リテニウム及び合金及び／又はこれらの組合わせのような導電性金属で形成されているワイヤ、複数のワイヤを含むケーブル、金属リボン、シート、又はワイヤメッシュであってもよい。一般に、導電部材９１は、ターゲットがバイアスされるときに生成される電流のかなりの部分を受領するのに十分な導電性を有する材料及びサイズに形成されている一方、処理の際に生じる高温下で堆積材料の重量で変形しない十分な融点と十分な強度を有する物質で形成される。高温は放射型熱移動及び導電部材９１を通じる電流からのＩＲ下降加熱により生じる傾向がある。導電部材９１の種々の実施例は下記の図３Ａ−Ｄ及び図４Ａ−Ｂに示される。
【００２０】
ＰＶＤ蒸着プロセスを実行するため、コントローラ１０１は真空ポンプシステム４４に処理チャンバ１０を所定の圧力／真空状態まで排気するよう命令し、これによってプラズマ処理チャンバ１０は真空状態にある中央搬送チャンバ（図示せず）に装着されたシステムロボット（図示せず）から基板を受領することができる。を処理チャンバ１０に基板１２を搬送するため、処理チャンバ１０を中央搬送チャンバからシールしているスリットバルブ（要素４６）が開口し、これによってシステムロボットがチャンバ壁４１のアクセスポートを介して延伸することが可能になる。その後、リフトピンは、延伸しているロボットブレード（図示せず）から基板を持ち上げることにより、延伸しているシステムロボットから基板を除去する。その後、システムロボットは処理チャンバ１０から引込められ、スリットバルブ４６は閉鎖し、処理チャンバ１０は中央搬送チャンバから分離される。その後、基板支持部６１はリフトピン７４から基板を上昇させ、基板をターゲット２４の下方の所望の処理位置に移動する。その後、所望の基準圧力に達した後、所望の処理ガス流が処理領域１５内に注入され、電源２８を用いてターゲットにバイアス電圧を印加し、処理領域１５にプラズマを発生させる。電源２８によるＤＣバイアス電圧の印加により、ガスは処理領域１５内でイオン化され、ターゲット表面に衝突し、基板支持部６１の表面に位置する基板の表面に着地する金属原子を「スパッタ」する。図２Ａに示される構成において、バイアス電圧の印加から生じる電流の一定割合は接地されている導電部材９１を通じて流れ、これによって発生したプラズマは処理領域にわたってより均一に分布する。「接地」は、一般に、導電部材９１と処理チャンバ内に位置する陽極表面の直接的又は非直接的な電気的接続を意味するものと理解されるべきである。１の態様において、導電表面９１と陽極表面の間の電気的経路に抵抗、容電及び／又は誘電的要素を導入することにより、導電部材９１を陽極表面に対して異なる電位でバイアスしてもよい。図３Ａは処理領域１５及び導電部材９１の縦断面図であり、ターゲットから接地されている導電部材９１までの電流の流れが概念的に示されている。本明細書に記載されている調整可能な陽極アセンブリ９０の実施例の１つの利点は、接地までの経路の抵抗が低いことにより、所望の蒸着速度を達成するために必要なターゲットバイアス電圧を低減する傾向があることである。
【００２１】
図３Ｂは処理領域１５の縦断面図を示し、ターゲット２４（要素２４Ａ、２４Ｂ）、導電部材９１及び基板支持部６１上に位置する基板１２を示している。図３Ｂは、イオン化されたガス原子、ここではアルゴン原子の効果を示し、この原子はターゲット材料２４Ａのターゲット表面２４Ｃに衝突し、ここでターゲット原子（要素Ｍ）はあらゆる方向において表面からスパッタされ、基板支持部６１上に位置する基板上に薄膜を形成する。一般的に、「スパッタ」されたターゲット原子（要素Ｍ）は非指向的（矢印Ａ参照）にターゲットを離れ、スパッタされたターゲット原子（要素Ｍ）は基板表面上に堆積され、その上に薄膜１１Ａを形成し、導電部材９１上に薄膜１１Ｂを形成する。処理及び所定停止時に、導電部材９１の温度はかなり変化し、それ故導電部材９１上に堆積した薄膜１１Ｂが導電部材９１の形状を変化させ、又は堆積された材料が剥離し、処理されている基板でデバイス生産効率の問題を生じさせる微粒子を発生させる可能性がある。１の態様において、この問題を解決するため、導電部材９１の表面はグリットブラスト荒仕上げ加工、化学エッチング又は他の従来の方法により荒仕上げ加工されていてもよく、これによって堆積された薄膜の導電部材９１に対する機械的接着性を向上させることができる。一の態様において、堆積された薄膜の接着性を向上させるために、アルミニウムアークスプレイ、フレイムスプレイ又はプラズマスプレーコーティングを導電部材９１の表面に施すこともできる。
【００２２】
他の態様において、調整可能な陽極アセンブリ９０は、処理領域１５で堆積された導電部材９１の部分を、新たな又は堆積されていない導電部材９１の表面で交換するために用いることができる。この構成は、堆積の均一性及び陽極表面を被覆している堆積物質により生じる微粒子の問題を最小化又は解決するのに役立つ。導電部材９１の再配置が可能なことにより、かなりの時間と費用を要する処理領域に配置されている陽極表面を交換する必要性に起因するチャンバのダウンタイムを減らすことができる。従来の処理チャンバにおけるチャンバのダウンタイムのかなりの部分は、処理チャンバ要素が取扱可能な温度に冷却されるまでの待機、チャンバの開口及び真空状態を解除、使用済みの陽極表面を除去、新たな陽極要素の設置、チャンバの閉鎖、チャンバの排気及び加熱、及び処理のための処理チャンバの準備といった工程を完了するために生じる。従って、本明細書で説明される実施例では、陽極表面を交換する必要があるときに、これらの工程を行なう必要がなく、時間と費用を節約することができる。
【００２３】
１の態様において、露出している導電体９１の表面を再配置する工程を実行するため、調整可能な陽極アセンブリ９０は送りローラアセンブリ９６、支持ローラアセンブリ９５、及び送りローラアセンブリ９６及び支持ローラアセンブリ９５と連結されている導電部材９１を備えていてもよい。一般に、導電部材９１は送りローラアセンブリ９６からシールド５０に形成された第１スロット５０Ｂを介し、次いで処理領域１５及びシールド５０内に形成された第２スロット５０Ｃを介して搬送され、ここで支持ローラアセンブリ９５により回収される。図６において、一般的に、本明細書で用いられるスロットという用語（例えば、要素５０Ｂ）は、シールドの１の表面から（要素５０Ｅ）からシールドの他の表面（要素５０Ｆ）までを連結するスリット、狭い開口、貫通口、間隙又は孔部を意味する。他の態様において、図２Ａに示されるように、２つの配列ローラ９４は、送りローラアセンブリ９６と第１スロット５０Ｂとの間、及び第２スロット５０Ｃと支持ローラアセンブリ９５との間に位置しており、導電部材９１が処理領域１５を通過するときに、これを支持し、配向する。導電部材９１が処理の間に堆積されるような構成において、コントローラ１０１は支持ローラアセンブリ９５及び／又は送りローラアセンブリ９６の回転位置を調整し、導電部材９１上の堆積されていない部分を処理領域１５に移動し、導電部材９１領域の堆積されている領域を処理領域から排出する。
【００２４】
１の態様において、送りローラアセンブリ９６及び支持ローラアセンブリ９５の両方は移動制御アセンブリ１１６（図４Ａ−Ｃ、後述）、スピンドル９２、シールアセンブリ９８（図４Ａ−Ｂの要素９８Ａ−Ｂ、図４Ｄの要素９８を参照）、及び回転アセンブリ９７（図４Ａ−Ｂの要素９７Ａ−Ｂ、図４Ｄの要素９７）を含み、これらは導電部材９１の張力を制御し、処理領域１５内で導電部材９１を移動し又は配置する工程を制御するために用いられる。
【００２５】
一実施例において、コントローラ１０１は処理の際に導電部材９１の位置を継続的に調節するために用いることができ、これによって堆積された薄膜の基板上での堆積均一性及びＰＶＤプロセスにおける微粒子の挙動に影響を与える可能性を減少する。他の態様において、導電部材９１は処理の際に一定の場所に位置し、基板の蒸着工程毎に再配置される。他の態様において、導電部材９１は処理領域１５において導電部材９１の領域上で複数回の堆積工程が行われた後、再配置される。導電部材９１の位置を制御を実行するため、送りローラアセンブリ９６及び支持ローラアセンブリ９５の各々は移動制御アセンブリ１１６を含み、これはエンコーダのような回転位置追跡装置を含んでいてもよく、これは導電部材９１が体処理領域１５を通過するときに、その位置、スピード及び張力を制御するために用いることができる。
【００２６】
１の態様において、支持ローラアセンブリ９５は移動制御アセンブリ１１６を含み、送りローラアセンブリ９６はスプリング（例えば、捻れスプリング）で負荷されている。この構成において、送りローラアセンブリ９６は導電部材９１に張力が付加され続けるように用いられ、支持ローラアセンブリ９５が処理領域１５において導電部材９１の位置及び送り速度を制御することができる。
【００２７】
図３Ｂと同様に、図３Ｃは陽極表面、この場合、処理領域１５における導電部材９１の位置により生ずる問題を説明するためのものである。ある場合、導電部材９１が基板１２に近接しすぎると、導電部材９１はターゲットの表面からスパッタされる材料から基板表面を遮蔽する傾向があり、これによって基板１２の表面に形成される薄膜１１に凹部１１を形成させる。この問題は薄膜１１Ａにおいて不均一に関連する問題を生じさせるので、基板表面に対する導電部材９１の位置はこの遮蔽効果を減少するために最適化させてもよい。導電部材９１の基板１２の表面に対する最適な距離は、処理領域１５内のガス圧力、スパッタ工程のパワー及び基板１２とターゲット表面２４Ｃの間の距離に基づいて変化することができる。一般的に、導電体をターゲットと基板の約中間位置に位置することができる。例えば、基板とターゲットの間の距離が２００ｍである場合、導電部材はターゲットから約１００ｍｍの位置に配置することができる。１の態様において、導電部材９１はターゲット表面２４Ｃから約７０ｍｍ〜約１３０ｍｍの間の固定した距離に配置される。
【００２８】
図３Ｄを参照すると、１の態様において、導電部材９１の形状は基板１２の表面に対する導電部材９１の遮蔽効果を減少するため変更することができる。図３Ｄは基板１２の表面上に堆積された薄膜１１Ａへの導電部材９１の遮蔽効果を減少するために、長円形の断面形状を有する導電部材の一実施例を示す。この長円の丸められている端部は、堆積された薄膜に形成される張力又は圧力の歪みに起因する導電部材９１上に堆積された薄膜１１Ｂの剥離を防止するのに有用である。本発明の他の態様において、導電部材９１の断面は陽極表面の表面積を増加し、及び／又は導電部材９１の遮蔽効果を減少するために形成することができる。
【００２９】
図３Ａ−Ｄは導電部材９１の円形又は長円形断面を示しているが、本発明の他の実施例において、導電部材９１は四角形、長方形、三角形、星型又は本発明の基本的な範囲を変えることがない他の有用な幾何学的形状を有していてもよい。１の態様において、導電部材の断面は円形であり、約０．５ｍｍから約１２．０ｍｍの間の直径を有している。
【００３０】
図４は処理チャンバ１０の一実施例の上断面図であり、断面平面は、ターゲット２４の下方で導電部材９１の上方の処理領域１５内に位置している。図４Ａは処理領域１５を通過する３つの導電部材９１を有する実施例を示している。１の態様において、処理領域１５を通過する導電体の数は、所望のプロセス均一性、コスト及び所望の利用で許容される複雑性により、約１〜１３０の間であってもよい。好ましくは、処理領域１５を通過する導電体の数は約２〜１０の間である。
【００３１】
導電部材９１を形成する断面積及び物質は、プロセスの際に生じる高温に耐える導電体の能力に影響を与えるので（例えば、耐熱性及びプラズマとの相互作用）、重要である。導電部材９１の数及び処理領域１５に露出している表面積、又は調整可能な陽極アセンブリ９０の全表面積は、各々の導電部材９１を通過する電流の量及び処理の際に各々の導電部材９１が到達する最高温度に影響を与えるので重要である。調整可能な陽極アセンブリ９０の全表面積は、処理領域における導電部材の長さ×導電部材の断面積の周囲の長さ×処理領域に位置する導電部材の数として定義される。基板のサイズが変化すると導電部材の長さが変化するので、各々の導電部材について「ユニット表面積」として知られるパラメータを用いるのが便利であり、これは単位長さあたりの各々の導電部材９１の断面の周囲の長さである。例えば、直径が５．０ｍｍの円形の導電部材について、ユニット表面積は約１５．７０８ｍｍ２／ｍｍ（例えば、ＴＴ×Ｄ／１ｍｍ）、単一の２０００ｍｍの長さの導電部材については表面積は約３１４１６ｍｍ２である。従って、２０００ｍｍの長さを有する直径５．０ｍｍの導電部材を３個有する処理チャンバ１０について、導電部材９１の全表面積は約９４２４８ｍｍ２となる。本発明の１の態様において、導電部材９１の各々のユニット表面積は約１．５ｍｍ２／ｍｍ〜約７５ｍｍ２／ｍｍの間である。１の態様において、導電部材９１の断面積は約０．２ｍｍ２〜約１２５ｍｍ２の範囲で変化してもよい。ある例において、１８００ｍｍ×１５００ｍｍのサイズの基板について、導電部材９１の表面積は約６．０ｍｍ２である。１の態様において、導電部材９１の断面積は、ターゲットバイアスにより生成されるプラズマから導電部材９１に送られる電流を送るためのサイズに形成される。ある例では、全ての導電部材により送られる総電流は約１０００アンペアである。
【００３２】
図４に示される構成において、導電部材９１は単一の支持ローラアセンブリ９５及び単一の送りローラアセンブリ９６内に収容されるスピンドル９２の周りに巻回されている。従って、導電部材９１は送りローラアセンブリ９６からシールド５０内に形成された第１スロット５０Ｂを介して送られ、基板支持部６１（図示せず）上に位置する基板上を通過し、シールド５０内に形成される第２スロット５０Ｃを介して処理領域１５に到達し、ここで支持ローラアセンブリ９５に受領される。一般に、支持ローラアセンブリ９５及び送りローラアセンブリ９６は、材料が処理の際にそれらの上に堆積されるのを防止するため下部真空領域１６内に位置しており、これによって処理チャンバ１０の信頼性及び粒子の挙動に影響を与えることができる。第１スロット５０Ｂと第２スロット５０Ｃは、一般に、処理領域１５からのプラズマの漏洩を防止し、スパッタされた材料が下部真空領域１６内に保持されている要素に蒸着することを防止するサイズに形成されている。本発明の１の態様において、シールド５０内に形成されたスロット５０Ｄ、５０Ｃのアスペクト比（即ち、直径及び／又は長さ）は、プラズマ及び堆積される材料の漏洩を防ぐようなサイズに形成されている。他の態様において、スロット５０Ｂ、５０Ｃは、スパッタされた材料を通過させて処理領域１５の外部に導く経路を形成するシールド要素（図示せず）を有している。
【００３３】
図４Ａに示される図面と同様に、図４Ｂは処理チャンバ１０の上断面図であり、これは調整可能な陽極アセンブリ９０の表面積を増大するための追加的な交差部材９１Ｂを有する導電部材９１Ａを有している。この方法において、導電部材９１は導電部材９１Ａの所望のピッチを含むワイヤメッシュ、及び調整可能な陽極アセンブリ９０の表面積を増加させる交差部材９１Ｂであってもよい。この構成において、導電部材９１Ａ及び交差部材９１Ｂはシールド５０内に形成されたスロット５０Ｄを介して処理領域１５に向かって及びここから搬送される。１の態様において、要素９１Ａ、９１Ｂを有している導電部材９１は送りローラアセンブリ９６及び支持ローラアセンブリ９５内のスピンドル９２の周りに巻回される。この構成は、処理領域１５を通過する各々の導電部材９１の間の電圧差を減少させるのに有用であり、これによってプラズマ密度の均一性及び堆積の均一性を向上させることが可能になる。
【００３４】
図４Ｃに示される１の態様において、２セットの調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）は、調整可能な陽極アセンブリ９０の各々における導電部材９１が互いに所定の角度関係に配向され、１セットの導電部材９１がターゲット２４から異なる距離にあり、これによって異なる調整可能な陽極アセンブリ内の導電部材９１の間の相互干渉を防止することができるように配向される。例えば、第１の調整可能な陽極アセンブリ９０Ａにおける３個の導電部材９１は、第１の方向に配向され、ターゲットから第１の距離に位置し、他方４つの導電部材９１を有する第２の調整可能な陽極アセンブリ９０Ｂは第１の方向と直角な第２の方向に位置し、ターゲットから第１の距離より大きな第２の距離を介して位置する。１の態様において、２セットの調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）は、支持ローラアセンブリ９５（要素９５Ａ−Ｂ）、送りローラアセンブリ９６（要素９６Ａ−Ｂ）及び導電部材９１を備えている。この方法において、陽極面積は処理領域１５にわたってより均一に分布され、これは四角形形状の大面積基板を用いる場合に重要である。１の態様において、調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）の各々の電圧差は、接地までの経路の電気的特性（例えば、抵抗）を調整することにより変えることができ、これは処理均一性を調整するために有用である。
【００３５】
図４Ｄは移動制御アセンブリ１１６の一実施例の断面図であり、これはスピンドル９２を回転し、導電部材９１が処理領域１５を通過するとき導電部材９１の位置、張力及び速度を調節するために用いられる。一般に、移動制御アセンブリ１１６はシールアセンブリ９８及びモータアセンブリ９７を備えている。一般に、シールアセンブリ９８は移動アセンブリ９７とスピンドル９２に連結されているシャフト１１３と、装着プレート１１５と、少なくとも１つのシール部材１１２を備えている。この構成において、モータアセンブリ９７の回転運動はスピンドル９２に伝達され、チャンバ壁４５外部の大気圧からスピンドル９２に連結している下部真空領域１６内部の真空圧を通過する。１の態様において、図４Ｄに示されるように、シール部材１１２は、シャフト１１３を回転させ、外部の汚染物質が処理チャンバ内に混入するのを防止するために用いられる２個のリップシール（要素１１２Ａ、１１２Ｂ）である。１の態様において、単一のシール部材（要素１１２Ａ、１１２Ｂ）にわたる圧力の低下を減少するため、２つのシール部材間の領域を異なって排気することが必要である。本発明の１の態様において、シール部材１１２は従来の磁性流体シール（例えば、ジョージア州、キャントンのスクーンオーバー（Schoonover Inc.）より購入されたもの）又は真空雰囲気において回転運動を部分に伝えるために本技術分野で公知である機械的に連結された回転フィードスルーである。従って、プレート１１５とチャンバ壁４１の間に形成されているシール又はＯ−リングシールを用いることにより、大気中の汚染物質は下部真空領域１６及び処理領域１５から隔離することができる。
【００３６】
一般に、アクチュエータアセンブリ９７は、アクチュエータ１１７、モータをシールアセンブリ９８に取付けるために用いられる装着ブラケット１１１、及びアクチュエータ１１７をシャフト１１３に接続するモータ連結部を備えている。１の態様において、アクチュエータ１１７の出力シャフトは捻りスプリング（図示せず）のような張力保持デバイスを介してシャフト１１３に連結されており、これによって支持ローラアセンブリ９５及び送りローラアセンブリ９６の両方のスピンドル９２上に保持されている導電部材９１に一定の力及び張力を与えることが可能になる。１の態様において、スリップリング又は回転水銀フィードスルーのような回転電気フィードスルーはスピンドル９２に電気的に接続されており、これによって導電部材９１からスピンドル９２、シャフト１１３、モータシャフト１１７及び回転電気フィードスルー１１８を介して接地部まで電流が流れることが可能になる。１の態様において、アクチュエータ１１７は本技術分野で公知のＤＣサーボモータ又はステッパーモータであってもよい。
【００３７】
（処理のためのマグネトロンの設計）
図５Ａは本発明の一実施例を示し、ターゲット表面２４Ｃ及び複数のマグネトロンアセンブリ（例えば、３個が示されている）の拡大図である。処理チャンバ１０のこの構成において、複数のマグネトロンアセンブリ２３（要素２３Ａ−Ｂ）は１又はそれ以上のマグネット２７を備えている。典型的には、ターゲット物質の利用性を向上し、堆積の均一性を向上するため、マグネトロンアクチュエータ（図示せず）を用いてターゲット表面２４Ｃに平行な方向にマグネトロンアセンブリを並進し、走査し、及び／又は回転するのが一般的である。一般に、ＰＶＤ蒸着のプロセスの際、処理領域１５で見出される電子の磁界（要素Ｂ）の封じ込めにより、処理領域１５内で生成されたプラズマの大部分はマグネトロンアセンブリ２３の下方で形成され、維持される。マグネトロンアセンブリ２３は、マグネトロンアセンブリ２３により生成された磁界の強さ及び方向により、ＰＶＤ蒸着層の形状及び均一性に影響を与える。
【００３８】
ターゲット２４の中央に対してターゲット２４の端部において、接地までの優先的な経路の抵抗の相違を均一化するため、マグネトロンの設計を変更し、マグネトロンアセンブリ２３がターゲットの端部よりもターゲットの中心部でより高い磁界強度を有するようにしてもよい。他の態様において、ターゲット端部に対するマグネットの実際の位置により、ターゲットの表面におけるマグネットの並進、走査又は回転速度を調整することにより、ターゲットの中心上で単位時間毎により高い磁界強度が維持される（例えば、中央部において低速度であり、端部において高速度）。マグネトロンの中心近傍でより強力なマグネットを用い、マグネトロンの端部に対し中心部のマグネットの密度を増加し、ターゲット中心上に固定した追加的な強力な固定マグネットを配置し、又はマグネトロンがターゲットの背面を並進するときにターゲットの中心部での移動停止時間を増大することにより、より強力な磁界を形成することが可能になる。図５Ａはターゲット２４の中心部（要素２３Ａ）及び端部（要素２３Ｂ）に位置する３つのマグネトロンを示す。本明細書で説明される発明で有効に利用することができるマグネトロンアセンブリにおけるマグネット配列に沿ってマグネトロンを移動するために用いられる並進機構は、２００４年１月７日に出願された米国特許仮出願第６０／５３４９５２号に基づく利益を主張する２００４年６月７日に出願された同一出願人に譲渡される米国特許出願第１０／８６３１５２号（ＡＭＡＴ８８４１）に記載されており、特許請求の範囲に記載されている本発明と矛盾しない範囲で全体として本明細書に一体化される。処理チャンバ１０の最適な磁界プロファイルは、１の基板と他の基板、陽極（例えば、接地表面）から陰極（例えば、ターゲット）の面積の比、ターゲットから基板までの空間、処理圧力、ターゲット表面におけるマグネトロンの移動、堆積速度、及び蒸着される物質の種類により異なることに留意すべきである。
【００３９】
しかしながら、マグネトロンの形状、磁界密度及びターゲットにおける走査プロファイルを調整することにより、大面積基板においてより均一な堆積プロファイルを達成することができる。図５Ｂは図２Ａに示される処理チャンバ１０の一実施例を示し、これはターゲット表面で形成される磁界密度を最適化するため複数のマグネトロンアセンブリ２３（要素２３Ａ−Ｂ）を有するマグネトロンアセンブリを有している。
【００４０】
中心部から端部への堆積層の厚さの変化を減少させることについてのマグネトロンの有効性は、ターゲット材料の磁気透過性により影響を受ける。従って、いくつかの場合において、マグネトロンの磁界パターンはターゲット２４の材料の種類やその厚さに基づいて調整する必要がある。また、いくつかの場合において、中央部から端部への制御する最適なマグネトロンの磁界の有効性は限定的であり、従って、所望のプロセス均一性を達成するため、１又はそれ以上の調整可能な陽極アセンブリ９０、及び／又は堆積層との電気的接触を（後述する）組み合わせる必要がある。
【００４１】
（堆積層との電気的接触）
図６Ａ−Ｃは処理チャンバ１０の一実施例を示し、ここで接地されている遮蔽フレーム５２は基板１２上の堆積層１１に接触するために用いられ、これによって蒸着層１１は陽極表面として作用する。従って、この構成は、処理領域内のプラズマの均一性を向上させるために堆積層１１を陽極表面として用いることにより、処理中の陽極表面積を増加させている。図６Ａは、支持部６１及び基板１２が接地されている遮蔽フレーム５２と接触するときに、導電要素５２Ａが基板支持部６１上に位置する基板１２上の堆積層１１と接触するように用いられる一実施例を示す。１の態様において、遮蔽フレーム５２は導電線又はワイヤ（図６における要素５２Ｄ）を用いてシールド５０と直接的に接続されている。１の態様において、調整可能な陽極アセンブリ９０及び第１スロット５０Ｂ及び第２スロット５０Ｃを有する処理シールド５０が処理チャンバ１０に追加的に加えられており（図５Ａに示されている）、これによって陽極表面積を更に増大することが可能になる。図６Ａ−Ｃに示されている処理チャンバ１０は図２Ａに示されている処理チャンバと同様であるため、説明を明確にするため同様の参照番号が示されている。
【００４２】
一実施例において、導電要素５２Ａは遮蔽フレーム５２の表面に設けられており、ブロック５２Ｂを用いることにより保持されている。１の態様において、ブロック５２Ｂは複数のネジ又はファスナー（図示せず）を用いて導電要素５２Ａを遮蔽フレームの下方にクランプしており、これによって導電要素５２Ａは遮蔽フレーム５２と電気的に接触することができる。図６Ａ−Ｂにおいて、導電要素５２は、基板表面が導電要素５２と接触していないときに生ずる圧縮されてない状態で示されている。図６Ｃにおいて、導電要素５２Ａは圧縮された状態で示されており、これによって基板１２の表面に堆積された薄膜１１と電気的に接触することができる。一般に、導電要素５２Ａは導電材料の薄いシート、ホイル又はロッドから形成され、発生されたプラズマから導電体薄膜１１（図６Ａ）への電流を送る。１の態様において、導電要素５２Ａの基板表面上への侵入は物理的に最小化されており、これによって基板の端部の無駄な領域を減少することができる。１の態様において、導電要素５２Ａは、例えば、チタン、ステンレス、銅、白金、金、真鍮、ハステロイCのような金属又は電気的接触部を形成するために用いられる他の材料により形成することができる。
【００４３】
図６Ｄは、基板表面上に形成された導電層１１（図６Ａ）との電気的接触により堆積均一性を向上させるために用いることができる一連の方法工程２００の一実施例を示す。蒸着プロセスは、一般に、基板を処理チャンバに挿入する（ステップ２０１）、基板を第１処理位置に配置する（ステップ２０３）、第１導電薄膜を堆積する（ステップ２０５）、基板を第２処理位置に配置する（ステップ２０７）、導電薄膜を堆積する（ステップ２０９）という工程を含んでいる。他の実施例において、本発明の基本的な範囲を変更することなく、方法ステップ２００の手順を再構成し、変えることができ、１又はそれ以上のステップを除去することができ、２又はそれ以上のステップを単一のステップに組み合わせることができる。
【００４４】
図６Ｂ及び６Ｄを参照すると、処理チャンバへの基板の挿入（ステップ２０１）は、コントローラ１０１が真空ポンプシステム４４に処理チャンバ１０を所定の圧力／真空度まで排気するように命じ、これによってプラズマ処理チャンバ１０が典型的には同様に真空状態にある中央搬送チャンバ（図示せず）に装着されたシステムロボット（図示せず）から基板１２を受領することができるときに完了する。処理チャンバに基板を搬送するため、中央搬送チャンバから処理チャンバ１０を封止しているスリットバルブ（要素４６）は開口し、これによってシステムロボットがチャンバ壁４１のアクセスポート３２を介して延伸することが可能になる。その後、リフトピン７４は延伸しているロボットブレード（図示せず）から基板を持ち上げることにより、延伸しているシステムロボットから基板を除去する。その後、システムロボットは処理チャンバ１０から回収され、スリットバルブは閉鎖し、処理チャンバ１０を中央搬送チャンバから分離する。その後、基板支持部６１はリフトピン７４から基板を持ち上げ、基板１２を所望の位置に移動する。
【００４５】
ステップ２０３、即ち、第１処理位置への基板の配置（ステップ２０３）において、基板１２が配置されている基板支持部６１は、ターゲット２４の下方の第１処理位置に移動される。この場合、第１処理位置において、基板は接地された遮蔽フレーム５２の近傍に配置され、これによって次の方法ステップ２０５で堆積される薄膜が、基板の斜め領域（図６Ａにおける要素１２Ｂ）及び背面（図６Ａにおける要素１２Ｃ）及び露出している基板支持表面６１Ａをコーティングしないように遮蔽する。第１処理位置は、接地されている遮蔽フレーム５２が基板の上方に位置しているが、基板の表面と電気的に接触しない位置である。
【００４６】
第１導電体薄膜を堆積するステップ２０５は、第１処理位置に配置された基板（ステップ２０３）の表面に導電体層を堆積するプロセスステップである。１の態様において、堆積プロセスは基板の表面上への導電体層のスパッタリングを必要とし、これは最終堆積ステップ（例えば、ステップ２０９）の際に接地された支持フレームに十分な電流を送ることができるような連続層を形成する ために十分に厚く、これによって処理領域１５において生成されたプラズマをより均一にすることが可能になる。１の態様において、導電体薄膜は約１０オングストローム（Å）から約１０００オングストローム（Å）の間である。一例として、堆積パワー約２００ｋＷ、プロセス圧力約２．５ミリＴｏｒｒ（ｍＴ）で約１０秒間モリブデン堆積プロセスを行い、約３８３オングストローム（Å）の厚さの薄膜を得ることができた。均一なプラズマ生成を促進するのに必要な第１導電体層の厚さは、蒸着薄膜の導電度により変化することができる。この工程で堆積されることができる薄膜の種類は、銅、アルミニウム、アルミニウム−銅合金、アルミニウム−ネオジウム合金、タンタル、窒化タンタル、タングステン、コバルト、ルテニウム、金、チタン、窒化チタン、モリブデン及びこれらの他の組み合わせ及び合金を含むが、これに限定されない。
【００４７】
ステップ２０７、又は第２処理位置への基板の配置（ステップ２０７）において、基板が位置する基板支持部６１は、ターゲット表面２４Ｃ（図６Ｃ）の下方の第２処理位置に移動される。この場合、第２処理位置において、基板支持部６１は接地されている遮蔽フレーム５２と係合し、基板１２は接地されている遮蔽フレーム５２と接触して配置される。第２処理位置は、最終堆積ステップ（例えば、ステップ２０９）の際に堆積される薄膜が基板１２の表面に均一に蒸着される位置である。実際の第２処理位置は蒸着工程の際に用いられるプロセスパラメータにより変化し、これには一般に基板とターゲットの空間、堆積プロセス圧力、堆積プロセスパワーの設定、及びプロセスの際のマグネトロンの種類及びその動きが含まれる。
【００４８】
最終ステップ、即ち第２導電体薄膜層の堆積（ステップ２０９）は、所望の薄膜厚を得るため、基板表面上に第２導電体層を堆積するために用いられる。一例において、モリブデン蒸着プロセスが、堆積パワー約２００ｋＷ、プロセス圧力約２．５ｍＴで約６０秒間行われ、これによって２３００オングストローム（Å）の薄膜厚さを得ることができた。第２導電体薄膜層は第１導電体薄膜層と完全に同一である必要はなく、従って反応スパッタリング方法（例えば、ＴａＮ、ＴｉＮ）を用いて又は用いることなく行なうことができる。ステップ２０９が完了すると、典型的には基板は処理チャンバから排出され、逆にステップ２０１が続く。
【００４９】
図６Ｅは、基板表面上に形成された導電体層１１（図６Ａ）と電気的な接触を形成することにより、堆積均一性を向上させるために用いることができる一連の方法ステップ２１０の一実施例を示す。図６Ｅに示されている堆積方法は、追加的なステップ２０６が加えられた点を除き、図６Ｄに示される方法ステップと同一である。他の実施例において、発明の基本的な範囲を変えることなく、方法ステップ２０１の順序を再構成し、変換し、１又はそれ以上の工程を除去し、２又はそれ以上の工程を単一のステップに組合せることもできる。
【００５０】
方法ステップ２０６、即ち、基板からの残留電荷の除去は、基板に残留している残留電荷を放電するために用いられるステップであり、これによって基板が接地されている遮蔽フレームと接触するときのアーク放電を防止することができる。残留電荷は、プラズマプロセス又は他の電荷生成プロセスの際に電気的に浮いている基板で形成されることがある。保持される電荷は、基板表面（又は浮いている基板支持部６１）と第１導電体薄膜の堆積（ステップ２０５）又は他のその前のプロセスステップで形成されるプラズマとの相互作用に基づき、基板１２（又は浮いている基板支持部６１）に形成されることがある。捕獲された電荷の急激な放電はアーク放電を生じさせ、基板表面に形成されたデバイスを損傷することがある。従って、デバイスの損傷を防止するため、残留電荷除去工程２０６は図６で示される方法ステップに加えられた。一般に、基板における残留電荷除去工程２０６は、遮蔽フレーム５２と基板の表面上に形成されている薄膜１１の間の電気的接触の前に、接地されている遮蔽フレーム５２と基板１２との間の電位差を減少することにより行なわれる。
【００５１】
１の態様において、電位差を小さくするため、接地されている遮蔽フレーム５２と基板支持部は、接地されている遮蔽フレーム５２が基板１２に形成された薄膜と電気的に接触する前に（図６Ｇ）、接地されている遮蔽フレーム５２が基板支持部６１と電気的に接触するように設計されている。遮蔽フレーム５２が基板１２より前に基板支持部６１と接触することにより、基板支持部６１の残留電荷は消失し、基板を介したアーク放電が防止される。この作業を実行するため、接地されている遮蔽フレーム５２又は基板６１は導電性スプリング５２Ｅ（図６Ｇ）を備えていてもよく、これによって接地されている遮蔽フレーム５２が基板１２に接触する前に、接地されている遮蔽フレームを基板支持部６１に接触させる。
【００５２】
他の態様において、ステップ２０６は、遮蔽フレーム５２が基板１２上に形成された薄膜１１と電気的に接触する前に、遮蔽フレーム５２を接地から分離し、その後基板支持部６１を遮蔽フレーム５２と電気的に接触することができる接地されている表面を有する基板支持部６１と電気的に接触させることにより行なうことができる。遮蔽フレーム５２は２つの要素の接触を物理的に防止することにより、陽極表面（例えば、シールド５０）から分離することができる。１の態様において、絶縁体５３（図６Ｆ参照）を遮蔽フレーム５２をシールド５０から分離するために用いることができる。遮蔽フレーム５２を基板１２より前に基板支持部６１と接触させることにより、基板支持部６１における残留電荷を放電させ、基板１２を介するアーク放電を防止することができる。この作業を実行するため、上述した導電体スプリング５２Ｃ（図６Ｇ）を用いることができる。
【００５３】
他の態様において、基板からの残留電荷除去ステップ２０６は、遮蔽フレーム５２が基板１２上に形成された薄膜１１に電気的に接触する前に、遮蔽フレーム５２を接地から分離し（即ち、電気的に浮いている）、その後、遮蔽フレーム５２を基板支持部６１及び基板１２と電気的に接触することにより行なうことができる。１の態様において、このステップを実行するため、基板支持部６１は、浮いている遮蔽フレーム５２が基板１２の表面上に形成された基板１１と接触する前に、ＲＦでバイアスされる。この構成において、基板支持部６１は浮いている遮蔽フレーム５２と基板１２と基板支持部６１を静電的にＲＦ結合するために用いられるバイアス可能な要素（図６Ａにおける要素６１Ｂ）を含んでいてもよく、これはＲＦ電源６７及びバイアス可能な要素と連結されているＲＦマッチング装置６６（図６Ａ参照）を用いて行われる。基板支持部６１のＲＦバイアスにより形成されたＲＦにより生成されるプラズマの利用により、浮いている遮蔽フレーム５２と基板１２がステップ２０７で違いに接触する前に、これらは同一電位となることができる。１の態様において、ＲＦバイアスはＲＦ周波数１３．５６ＭＨｚにおいて約１００ワット〜約６０００ワットの間でよく、アルゴンが多い雰囲気中で約１．０ｍＴ〜約６．０ｍＴのチャンバ圧力がステップ２０７の実行前及び実行の間に基板に用いられる。
【００５４】
図６Ｆは遮蔽フレーム５２の一実施例の等大の断面図であり、これはその下方に導電体要素５２を有している。この構成において、導電要素５２Ａは導電要素５２に形成された複数の導電体フィンガー５２Ｃを含んでおり、これによって基板１２の表面に形成された導電体薄膜と繰り返して均一に接触することが可能になる。１の態様において、導電体フィンガー５２Ｃは、基板１２の周りの全てと接触する単一の連続部材の一部であってもよい。他の態様において、導電要素５２Ａの複数の分離したセクションが遮蔽フレーム５２の下方の周りに配置されていてもよく、導電体要素５２を形成するために材料の単一の一体部材を形成する必要がなくなる。
【００５５】
上述した説明は本発明の実施例を対象としているが、本発明の他の及び更なる実施例は本発明の基本的範囲から逸脱することなく案出することができ、その範囲は特許請求の範囲により定められる。
【図面の簡単な説明】
【００５６】
本発明の上述した構成の詳細な理解と上記部分で要約されている本発明のより具体的な説明は実施例を参照することにより得られるものであり、これらは添付図面に記載されている。しかしながら、添付図面は本発明の典型的な実施例のみを記載したものであり、従って、本発明は他の同等に効果的な実施例を含むものであり、図面は本発明の範囲を限定するものではない。
【図１】従来の物理気相蒸着チャンバの縦断面図である。
【図２Ａ】典型的な物理気相蒸着チャンバの縦断面図である。
【図３Ａ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｂ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｃ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｄ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図４Ａ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｂ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｃ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｄ】本発明の態様を効果的に実施することができる図４Ａ−４Ｃに示される移動アセンブリの横断面図である。
【図５Ａ】典型的な物理気相蒸着チャンバで用いることができるターゲット及びマグネトロンアセンブリの縦断面図である。
【図５Ｂ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ａ】典型的な物理気相蒸着チャンバに形成される処理領域の縦断面図である。
【図６Ｂ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ｃ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ｄ】本発明の種々の実施例に係る基板上に均一な層を堆積する方法の工程のフローチャートである。
【図６Ｅ】本発明の種々の実施例に係る基板上に均一な層を堆積する方法の工程のフローチャートである。
【図６Ｆ】典型的な物理気相蒸着チャンバの処理領域の等大の断面図である。
【図６Ｇ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【発明の分野】
【０００１】
本発明の実施例は、一般に、基板の表面上に薄膜を堆積するために用いられる基板プラズマ処理装置及び方法に関する。
【関連技術の説明】
【０００２】
マグネトロンを用いた物理気相蒸着（ＰＶＤ）は、半導体集積回路に金属を堆積し、集積回路デバイスにおいて電気的接続及び他の構造を形成するための主要な方法の１つである。ＰＶＤプロセスの間、ターゲットは電気的にバイアスされ、処理領域で生成されたイオンは十分なエネルギーを持ってターゲット表面に衝突し、ターゲットから原子を放出させる。ターゲットをバイアスし、プラズマを生成し、イオンをターゲット表面に衝突させてターゲット表面から原子を放出させるプロセスは、一般的に、スパッタリングと称される。スパッタされた原子は、一般的に、弾丸のようにスパッタコーティングされるウェハに向かって移動し、スパッタされた原子はウェハ上に堆積される。選択的に、原子はプラズマ内で、例えば、窒素のような他のガスと反応し、ウェハ上に化合物を反応的に堆積する。しばしば、反応スパッタリングは、窒化チタン、窒化タンタルのバリア層及び核層を狭い孔部の側面に形成するために用いられる。
【０００３】
ＤＣマグネトロンスパッタリングは、スパッタリングの最も日常的に用いられる商業的形態である。金属ターゲットは約−４００から−６００ＶＤＣの範囲内において、負のＤＣバイアスにバイアスされ、作用ガス（例えば、アルゴン）の陽イオンをターゲットに向かって引き寄せ、金属原子をスパッタする。通常、スパッタリアクタの側部は、スパッタ堆積からチャンバ壁を保護するためのシールドにより覆われている。シールドは、典型的には、電気的に接地されており、これによってターゲット陰極に対向する陽極を提供し、ＤＣターゲット電源をチャンバ及びプラズマと静電容量的に結合する。
【０００４】
少なくとも１対の対向している磁気ポールを有するマグネトロンは、典型的には、ターゲットの背面近傍に配置され、これによって、ターゲットの正面の近傍でこれと平行に磁力を生成する。対向している一対の磁石により誘導される磁界は電子を捕獲し、これらが陽極表面で消失する前に電子の寿命を延長し、又はプラズマ内でガス原子と再結合する。寿命の延長及びプラズマ内における電荷の中性を維持する必要性により、追加的なアルゴイオンはマグネトロンの近傍の領域に引き付けられ、ここで高密度のプラズマを形成する。これによって、スパッタリング速度が向上する。
【０００５】
しかしながら、従来のスパッタリングは、フラットパネルディスプレイ基板のような大面積基板上の進化した集積回路の形成に課題を有している。典型的には、ＴＦＴに応用する場合、基板は表面積が約２０００ｃｍ２より大きなガラス基板である。通常、ＴＦＴプロセス装置は、一般的に、約１．５×１．８ｍまでの基板を収容するように設計されている。しかしながら、近い将来、２．１６×２．６４ｍまでの及びこれを超える基板を収容するように設計されているプロセス設備が視野に入れられている。ここで生ずる問題の１つは、従来のスパッタ処理チャンバで一般的に用いられている陽極表面積に対する陰極（ターゲット）の比を維持するために十分な大きさを有するチャンバを製造することは一般的に実現可能性が低いことである。表面積比を維持しようとすると、所望の表面積比を達成するために必要な部品のサイズが大きくなり、これによって製造上の困難性が生じ、プロセスの問題は処理前に所望のベース圧力まで大容積を排気する必要性に関連する。大きなターゲット表面積に対する陽極の小さな表面積は、一般的に、ターゲットの下方で基板の上方と定義される処理領域において発生されるプラズマ密度が、ターゲットの中心とターゲットの端部でかなり変化させる。陽極表面はターゲットの周辺部の周りに一般的に分布しているので、ターゲットの中心から陰極表面までの距離が大きくなると、ターゲットの端部におけるターゲット表面からの電子の放出はより良好になり、ターゲット中心部近傍のプラズマ密度を減少させると考えられている。ターゲット表面における種々の領域でプラズマ密度が減少すると、局所的な領域でターゲットの表面を叩くイオンの数が減少し、ターゲット表面から所定の距離を介して位置する基板の表面において堆積される薄膜の均一性を変化させる。十分な陽極面積の問題は、基板の端部に対して中心部近傍が小さくなるという薄膜厚さの非均一性の問題を明らかにする。
【０００６】
不十分な陽極面積の問題を解決するため、ターゲットの下方の処理領域に追加的な陽極構造を配置し、陽極表面積を増大させることが行なわれている。配置される陽極構造は、通常、固定されている陽極構造（例えば、コリメータ）、又はターゲット表面の下方に位置し蒸着プロセスの際に移動型マグネトロン構造と共に配列され、これと同時に移動する走査型陽極構造を含んでいる。処理領域において保持され又は配置される陽極構造の１つの問題は多くの場合、これらは処理の際に継続的に堆積されるので、これによって時間の経過と共にそのサイズ及び形状が変化することである。ＰＶＤ型プロセスは典型的には直線堆積プロセスであるので、構造のサイズ及び形状の経時的変化は時間の経過により堆積の均一性の変化を生じさせる。また、構造に対するターゲット材料の堆積は、ここで堆積した物質が処理の間にこれらの構造上に堆積された薄膜に形成される内因性又は外因性ストレスにより割れて剥離する可能性を増大させる。堆積された薄膜の割れ及び剥がれはこの方法を用いて形成されるデバイスの生産性に影響を与える可能性がある微粒子を生成する。
従って、微粒子を生成せず、他の上述した問題を克服することが可能なＰＶＤ処理チャンバにおいて、より均一なプラズマを生成することが可能な方法及び装置に対する要望が存在する。
【発明の概要】
【０００７】
本発明は、一般に、処理領域を有するプラズマ処理チャンバと、プラズマ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ処理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、アクチュエータの使用により、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供する。
【０００８】
更に、本発明の実施例は、処理領域を有するプラズマ処理チャンバと、プラズ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ処理チャンバ内に位置し、処理領域を包囲する１又はそれ以上の壁部と、１又はそれ以上の壁部の１つを介して形成される第１スロットと、１又はそれ以上の壁部の１つを介して形成される第２スロットとを備えた陽極シールドと、プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、１又はそれ以上の調整可能な陽極アセンブリを備え、この陽極アセンブリは第１スロット及び第２スロットを介して延伸しており、処理領域と接触する第２陽極部材と、処理領域の外部に位置し、第２陽極部材と連結している送りローラアセンブリと、処理領域の外部に位置し、第２陽極部材と連結されている支持ローラアセンブリを備え、送りローラアセンブリと支持ローラアセンブリは処理領域内で第２陽極部材の表面の位置を共同して調節するために用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供することができる。
【０００９】
更に、本発明の実施例は、処理領域を有するプラズマ処理チャンバと、プラズマ理チャンバに位置し、その表面が処理領域と接触するターゲットと、プラズマ理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、プラズマ処理チャンバ内に位置する基板受領表面を有する基板支持部を備え、基板受領表面に位置する基板は処理領域と接触しており、処理領域と接触する表面と、陽極シールドと電気的に連絡している導電体要素を有する遮蔽フレームを備え、導電体要素は基板受領表面に位置する基板上に形成された金属層と接触するように用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリを提供することができる。
【００１０】
更に、本発明の実施例は、処理チャンバの処理領域内に装着された基板支持部に基板を配置し、プラズマ処理チャンバの処理領域内の第１処理位置に基板を位置し、基板支持部上に位置する基板の表面に層を堆積し、プラズマ処理チャンバの処理領域内の第２処理位置に基板を位置し、第２処理位置への基板の配置は電気的に接地されている遮蔽フレームを基板表面上に堆積された層と電気的に接触させて配置し、基板支持部上に配置した基板の表面に層を堆積する基板上に薄膜を堆積する方法を提供することができる。
【詳細な説明】
【００１１】
本発明は、一般的に、堆積均一性を向上するため大きな陽極表面積を有するＰＶＤチャンバ内で基板の表面を処理する装置及び方法を提供する。一般に、本発明の態様はフラットパネルディスプレイ工程、半導体工程、太陽素子工程又は他のいかなる基板工程にも用いることができる。以下、本発明は、カリフォルニア州サンタクララのアプライドマテリアルズ社の一部門であるＡＫＴより入手可能なＰＶＤシステムのような大面積基板を処理する物理気相蒸着システムを参照して説明される。１の実施例において、処理チャンバは少なくとも約２０００ｃｍ２の表面積を有する基板の処理に用いられる。他の実施例において、処理チャンバは少なくとも約１９５００ｃｍ２（例えば、１３００ｍｍ×１５００ｍｍ）の表面積を有する基板の処理に用いられる。しかしながら、この装置及び方法は他のシステム構造においても有用性を有し、これには大面積の丸型基板を処理するために設計されたシステムも含まれる。
【００１２】
図１は従来の物理気相蒸着（ＰＶＤ）チャンバ１の処理領域の断面図を示す。従来のＰＶＤチャンバ１は、一般的に、ターゲット８、真空チャンバ２、接地シールド３、遮蔽リング４、ターゲット電気絶縁体６、ＤＣ電源７、処理ガス源９、真空ポンプシステム１３、及び基板支持部５を備えている。スパッタリング工程を実行するため、アルゴンのような処理ガスはガス源９から排気された従来のＰＶＤチャンバ1内に導入され、ＤＣ電源７の使用によりターゲット８と接地シールド３の間で形成された負のバイアスによりプラズマが処理領域１５内で形成される。一般的に、プラズマは、一次的にはターゲットバイアスに基づくターゲット表面からの電子の放出により、二次的には負の（陰極の）ターゲット表面に対するイオンの衝突によって生ずる二次放出により生成され、維持される。ＰＶＤ処理ステップを行なう前、真空チャンバは真空ポンプシステム１１を用いて基本圧力（例えば、１０−６〜１０−９Tｏｒｒ）まで減圧されるのが通常である。
【００１３】
図１は、ターゲットの中心近傍のターゲットの表面から出射された電子（ｅ−）の経路（Ａ）と端部近傍のターゲットの表面から出射された電子の経路（Ｂ）の差を強調することによって、大面積基板処理チャンバにおけるプラズマの不均一性の原因の１つを説明するための図である。ターゲットの中心を離れる電子により形成される接地までの長い経路は、電子が陽極表面で消失し又はプラズマ中に含まれるイオンと再結合する前に、電子の衝突回数を増加する一方、ターゲット８から出射される電子の大部分は接地までの経路の低い電気抵抗によりターゲットの端部の近傍出射される。ターゲットの端部近傍から接地までの経路の小さな電気抵抗は、導電性ターゲット８の材料による低抵抗経路と、接地までの電子の経路の短い経路長（Ｂ）に基づく。低抵抗経路はターゲットの端部近傍の電流密度及びプラズマ密度を増加する傾向があり、それ故、ターゲット１の中央部に対し端部においてスパッタされる材料の量は増加する。
【００１４】
（大きな陽極面積のハードウェア）
図２Ａは、本明細書で説明される発明の態様を実施するために用いることができる処理チャンバ１０の一実施例の縦断面図を示す。図２Ａに示される構成において、処理チャンバ１０は、処理領域１５において陽極表面積を増大して、均等に分布するために用いられる１又はそれ以上の調節可能な陽極アセンブリ９０を含んでいる。図２Ａは、処理領域１５内の処理位置に位置する基板１２を示している。一般に、処理チャンバ１０は上部アセンブリ２０と下部チャンバアセンブリ３５を含んでいる。上部アセンブリ２０は、一般に、ターゲット２４、上部エンクロージャ２２、セラミック絶縁体２６、１又はそれ以上のＯ−リングシール２９、及びターゲット背面領域２１に位置する１又はそれ以上のマグネトロンアセンブリ２３を含んでいる。一般に、各々のマグネトロンアセンブリ２３は、１対の対向する磁極（即ち、Ｎ極及びＳ極）を有する少なくとも１のマグネット２７を備えており、これによってターゲット２４及び処理領域１５にわたる磁界（Ｂ）を形成する（図５Ａにおける要素Ｂ）。図２Ａは、ターゲット２４の背面に位置する３個のマグネット２７を含む１つのマグネトロンアセンブリ２３を有する処理チャンバ１０の一実施例の断面図を示す。本明細書で示される発明に有効に用いることができる典型的なマグネトロンアセンブリは、同一出願人に譲渡される２００４年１月７日に出願された米国特許仮出願番号第６０／５３４，９５２号に基づく優先権を主張する２００４年７月７日出願された米国特許出願第１０／８６３，１５２号に記載されており、この出願は特許請求の範囲に記載されている発明と矛盾しない範囲内で引用により全体として本明細書に一体化される。
【００１５】
下部チャンバセンブリ３５は、一般に、基板支持アセンブリ６０、チャンバ本体アセンブリ４０、シールド５０、処理ガス配送システム４５、及び遮蔽フレーム５２を含む。遮蔽フレーム５２は、一般に、基板端部を遮蔽し、処理の際に基板１２及び基板支持部６１の端部における堆積を防止し又は最小化するために用いられる（図２Ａ参照）。チャンバ本体アセンブリ４０は、一般に、１又はそれ以上のチャンバ壁４１とチャンバ基部４２を備えている。１又はそれ以上のチャンバ壁４１、チャンバ基部４２及びターゲット２４は、一般に、下部真空領域１６及び処理領域１５を有する真空処理領域１７を形成する。１の態様において、シールド５０のシールド装着表面５０Ａはチャンバ壁４０に形成された接地チャンバシールド支持部４３上に装着され又はこれに連結されており、これによってシールド５０を接地する。処理ガス搬送システム４５は、一般に、１又はそれ以上の導入口４５Ｂと流体的に連絡している１又はそれ以上のガス源４５を備えており、導入口は下部真空領域１６（図２Aに示されている）及び／又は処理領域１５と直接的に連絡しており、これによって、プラズマ工程の際に用いられる処理ガスを搬送する。典型的には、ＰＶＤ型の応用で用いられる処理ガスは、例えば、アルゴンのような不活性ガスであるが、窒素のような他のガスも用いることができる。
【００１６】
基板支持アセンブリ６０は、一般に、基板支持部６１、基板支持部６１を支持するために用いられるシャフト６２、移動可能な真空シールを形成するためシャフト６２及びチャンバ基部４２にシール可能に連結されるベローズ６３を含んでおり、これによって基板支持部６１が昇降機構６５によって下部チャンバセンブリ３５内に位置することができる。昇降機構６５は従来のリニアスライド（図示せず）、空気圧シリンダ（図示せず）、及び／又はリードスクリューに連結されているＤＣサーボモータ（図示せず）を備えていてもよく、これらは基板支持部６１及び基板１２を処理領域１５内の所望の位置に位置するために用いられる。
【００１７】
図２Ａにおいて、下部チャンバセンブリ３５は、一般に、基板昇降アセンブリ７０、スリットバルブ４６、及び真空ポンプシステム４４を備えている。昇降アセンブリ７０は、一般に、３又はそれ以上の昇降ピン７４、昇降プレート７３、昇降アクチュエータ７１、及び昇降アクチュエータ７１及びチャンバ基部４２にシール可能に連結されたベローズ７２を含んでおり、これによって中央搬送チャンバ（図示せず）から下部チャンバアセンブリ３５内に延伸しているロボットブレード（図示せず）に位置する基板を排出し及び交換することができる。延伸しているロボットブレードはチャンバ壁４１のアクセスポート３２を介して下部チャンバセンブリ３５内に挿入され、搬送位置（図示せず）に位置する基板支持部６１の上方に位置する。真空ポンプシステム４４（要素４４Ａ、４４Ｂ）は、一般に、下部真空領域１６及び処理領域１５を所望の基本及び／又は処理圧力まで減圧するため、低温ポンプ、ターボポンプ、低温ターボポンプ、ラフポンプ、及び／又はルートブロワーを含んでいてもよい。スリットバルブ４６を１又はそれ以上のチャンバ壁４１に対して又はそこから隔離して位置するために用いられるスリットバルブアクチュエータ（図示せず）は、本技術分野で公知である従来の空気圧アクチュエータであってもよい。
【００１８】
蒸着プロセスの際に処理チャンバ１０の種々の要素及び処理変数を制御するため、コントローラ１０１が用いられる。処理チャンバの処理変数はコントローラ１０１を用いることにより制御することができ、これは典型的にはマイクロプロセッサを基本とするコントローラである。コントローラ１０１は使用者及び／又はプラズマ処理チャンバ内の種々のセンサから入力を受領し、この入力及びコントローラのメモリに保存されているソフトウェアの命令に従って、プラズマ処理チャンバの要素を適切に制御する。コントローラ１０１は、一般に、種々のプログラムを保存し、プログラムを処理し、必要な場合にプログラムを実行するため、コントローラによって用いられるメモリ及びＣＰＵを含んでいる。メモリはＣＰＵに連結されており、このメモリはランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、フロッピーディスク（登録商標）、ハードディスク、内部であるか外部かを問わずあらゆる形態のデジタル記録媒体のような容易に入手可能な１又はそれ以上のメモリであってもよい。ソフトウェアの命令及びデータは、ＣＰＵに命令するため、コード化され、メモリ内に保存されることができる。補助回路はプロセッサを補助するため、従来の方法でＣＰＵに接続される。補助回路は、本技術分野で公知なキャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含むことができる。コントローラ１０１により読出し可能なプログラム（又はコンピュータの命令）は、プラズマ処理チャンバ内でどの作業を行なうかを決定する。好ましくは、プログラムはコントローラ１０１により読出し可能なソフトウェアであり、所定の規則及び入力データに基づきプラズマ工程をモニタし、制御する命令を含む。
【００１９】
また、図２Ａは１又はそれ以上の調整可能な陽極アセンブリ９０の一実施例を示し、これは下部チャンバアセンブリ３５内に位置している。一般に、調整可能な陽極アセンブリ９０は処理領域１５を通じて延伸し、接地されている導電部材９１を有し、これによって処理領域１５内で形成されるプラズマは、ターゲット表面２４Ｃの全領域に対する陽極表面の分布がより均一になることにより均一になる。１の態様において、導電部材９１は、例えば、チタン、アルミニウム、白金、銅、マグネシウム、クロム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、リテニウム及び合金及び／又はこれらの組合わせのような導電性金属で形成されているワイヤ、複数のワイヤを含むケーブル、金属リボン、シート、又はワイヤメッシュであってもよい。一般に、導電部材９１は、ターゲットがバイアスされるときに生成される電流のかなりの部分を受領するのに十分な導電性を有する材料及びサイズに形成されている一方、処理の際に生じる高温下で堆積材料の重量で変形しない十分な融点と十分な強度を有する物質で形成される。高温は放射型熱移動及び導電部材９１を通じる電流からのＩＲ下降加熱により生じる傾向がある。導電部材９１の種々の実施例は下記の図３Ａ−Ｄ及び図４Ａ−Ｂに示される。
【００２０】
ＰＶＤ蒸着プロセスを実行するため、コントローラ１０１は真空ポンプシステム４４に処理チャンバ１０を所定の圧力／真空状態まで排気するよう命令し、これによってプラズマ処理チャンバ１０は真空状態にある中央搬送チャンバ（図示せず）に装着されたシステムロボット（図示せず）から基板を受領することができる。を処理チャンバ１０に基板１２を搬送するため、処理チャンバ１０を中央搬送チャンバからシールしているスリットバルブ（要素４６）が開口し、これによってシステムロボットがチャンバ壁４１のアクセスポートを介して延伸することが可能になる。その後、リフトピンは、延伸しているロボットブレード（図示せず）から基板を持ち上げることにより、延伸しているシステムロボットから基板を除去する。その後、システムロボットは処理チャンバ１０から引込められ、スリットバルブ４６は閉鎖し、処理チャンバ１０は中央搬送チャンバから分離される。その後、基板支持部６１はリフトピン７４から基板を上昇させ、基板をターゲット２４の下方の所望の処理位置に移動する。その後、所望の基準圧力に達した後、所望の処理ガス流が処理領域１５内に注入され、電源２８を用いてターゲットにバイアス電圧を印加し、処理領域１５にプラズマを発生させる。電源２８によるＤＣバイアス電圧の印加により、ガスは処理領域１５内でイオン化され、ターゲット表面に衝突し、基板支持部６１の表面に位置する基板の表面に着地する金属原子を「スパッタ」する。図２Ａに示される構成において、バイアス電圧の印加から生じる電流の一定割合は接地されている導電部材９１を通じて流れ、これによって発生したプラズマは処理領域にわたってより均一に分布する。「接地」は、一般に、導電部材９１と処理チャンバ内に位置する陽極表面の直接的又は非直接的な電気的接続を意味するものと理解されるべきである。１の態様において、導電表面９１と陽極表面の間の電気的経路に抵抗、容電及び／又は誘電的要素を導入することにより、導電部材９１を陽極表面に対して異なる電位でバイアスしてもよい。図３Ａは処理領域１５及び導電部材９１の縦断面図であり、ターゲットから接地されている導電部材９１までの電流の流れが概念的に示されている。本明細書に記載されている調整可能な陽極アセンブリ９０の実施例の１つの利点は、接地までの経路の抵抗が低いことにより、所望の蒸着速度を達成するために必要なターゲットバイアス電圧を低減する傾向があることである。
【００２１】
図３Ｂは処理領域１５の縦断面図を示し、ターゲット２４（要素２４Ａ、２４Ｂ）、導電部材９１及び基板支持部６１上に位置する基板１２を示している。図３Ｂは、イオン化されたガス原子、ここではアルゴン原子の効果を示し、この原子はターゲット材料２４Ａのターゲット表面２４Ｃに衝突し、ここでターゲット原子（要素Ｍ）はあらゆる方向において表面からスパッタされ、基板支持部６１上に位置する基板上に薄膜を形成する。一般的に、「スパッタ」されたターゲット原子（要素Ｍ）は非指向的（矢印Ａ参照）にターゲットを離れ、スパッタされたターゲット原子（要素Ｍ）は基板表面上に堆積され、その上に薄膜１１Ａを形成し、導電部材９１上に薄膜１１Ｂを形成する。処理及び所定停止時に、導電部材９１の温度はかなり変化し、それ故導電部材９１上に堆積した薄膜１１Ｂが導電部材９１の形状を変化させ、又は堆積された材料が剥離し、処理されている基板でデバイス生産効率の問題を生じさせる微粒子を発生させる可能性がある。１の態様において、この問題を解決するため、導電部材９１の表面はグリットブラスト荒仕上げ加工、化学エッチング又は他の従来の方法により荒仕上げ加工されていてもよく、これによって堆積された薄膜の導電部材９１に対する機械的接着性を向上させることができる。一の態様において、堆積された薄膜の接着性を向上させるために、アルミニウムアークスプレイ、フレイムスプレイ又はプラズマスプレーコーティングを導電部材９１の表面に施すこともできる。
【００２２】
他の態様において、調整可能な陽極アセンブリ９０は、処理領域１５で堆積された導電部材９１の部分を、新たな又は堆積されていない導電部材９１の表面で交換するために用いることができる。この構成は、堆積の均一性及び陽極表面を被覆している堆積物質により生じる微粒子の問題を最小化又は解決するのに役立つ。導電部材９１の再配置が可能なことにより、かなりの時間と費用を要する処理領域に配置されている陽極表面を交換する必要性に起因するチャンバのダウンタイムを減らすことができる。従来の処理チャンバにおけるチャンバのダウンタイムのかなりの部分は、処理チャンバ要素が取扱可能な温度に冷却されるまでの待機、チャンバの開口及び真空状態を解除、使用済みの陽極表面を除去、新たな陽極要素の設置、チャンバの閉鎖、チャンバの排気及び加熱、及び処理のための処理チャンバの準備といった工程を完了するために生じる。従って、本明細書で説明される実施例では、陽極表面を交換する必要があるときに、これらの工程を行なう必要がなく、時間と費用を節約することができる。
【００２３】
１の態様において、露出している導電体９１の表面を再配置する工程を実行するため、調整可能な陽極アセンブリ９０は送りローラアセンブリ９６、支持ローラアセンブリ９５、及び送りローラアセンブリ９６及び支持ローラアセンブリ９５と連結されている導電部材９１を備えていてもよい。一般に、導電部材９１は送りローラアセンブリ９６からシールド５０に形成された第１スロット５０Ｂを介し、次いで処理領域１５及びシールド５０内に形成された第２スロット５０Ｃを介して搬送され、ここで支持ローラアセンブリ９５により回収される。図６において、一般的に、本明細書で用いられるスロットという用語（例えば、要素５０Ｂ）は、シールドの１の表面から（要素５０Ｅ）からシールドの他の表面（要素５０Ｆ）までを連結するスリット、狭い開口、貫通口、間隙又は孔部を意味する。他の態様において、図２Ａに示されるように、２つの配列ローラ９４は、送りローラアセンブリ９６と第１スロット５０Ｂとの間、及び第２スロット５０Ｃと支持ローラアセンブリ９５との間に位置しており、導電部材９１が処理領域１５を通過するときに、これを支持し、配向する。導電部材９１が処理の間に堆積されるような構成において、コントローラ１０１は支持ローラアセンブリ９５及び／又は送りローラアセンブリ９６の回転位置を調整し、導電部材９１上の堆積されていない部分を処理領域１５に移動し、導電部材９１領域の堆積されている領域を処理領域から排出する。
【００２４】
１の態様において、送りローラアセンブリ９６及び支持ローラアセンブリ９５の両方は移動制御アセンブリ１１６（図４Ａ−Ｃ、後述）、スピンドル９２、シールアセンブリ９８（図４Ａ−Ｂの要素９８Ａ−Ｂ、図４Ｄの要素９８を参照）、及び回転アセンブリ９７（図４Ａ−Ｂの要素９７Ａ−Ｂ、図４Ｄの要素９７）を含み、これらは導電部材９１の張力を制御し、処理領域１５内で導電部材９１を移動し又は配置する工程を制御するために用いられる。
【００２５】
一実施例において、コントローラ１０１は処理の際に導電部材９１の位置を継続的に調節するために用いることができ、これによって堆積された薄膜の基板上での堆積均一性及びＰＶＤプロセスにおける微粒子の挙動に影響を与える可能性を減少する。他の態様において、導電部材９１は処理の際に一定の場所に位置し、基板の蒸着工程毎に再配置される。他の態様において、導電部材９１は処理領域１５において導電部材９１の領域上で複数回の堆積工程が行われた後、再配置される。導電部材９１の位置を制御を実行するため、送りローラアセンブリ９６及び支持ローラアセンブリ９５の各々は移動制御アセンブリ１１６を含み、これはエンコーダのような回転位置追跡装置を含んでいてもよく、これは導電部材９１が体処理領域１５を通過するときに、その位置、スピード及び張力を制御するために用いることができる。
【００２６】
１の態様において、支持ローラアセンブリ９５は移動制御アセンブリ１１６を含み、送りローラアセンブリ９６はスプリング（例えば、捻れスプリング）で負荷されている。この構成において、送りローラアセンブリ９６は導電部材９１に張力が付加され続けるように用いられ、支持ローラアセンブリ９５が処理領域１５において導電部材９１の位置及び送り速度を制御することができる。
【００２７】
図３Ｂと同様に、図３Ｃは陽極表面、この場合、処理領域１５における導電部材９１の位置により生ずる問題を説明するためのものである。ある場合、導電部材９１が基板１２に近接しすぎると、導電部材９１はターゲットの表面からスパッタされる材料から基板表面を遮蔽する傾向があり、これによって基板１２の表面に形成される薄膜１１に凹部１１を形成させる。この問題は薄膜１１Ａにおいて不均一に関連する問題を生じさせるので、基板表面に対する導電部材９１の位置はこの遮蔽効果を減少するために最適化させてもよい。導電部材９１の基板１２の表面に対する最適な距離は、処理領域１５内のガス圧力、スパッタ工程のパワー及び基板１２とターゲット表面２４Ｃの間の距離に基づいて変化することができる。一般的に、導電体をターゲットと基板の約中間位置に位置することができる。例えば、基板とターゲットの間の距離が２００ｍである場合、導電部材はターゲットから約１００ｍｍの位置に配置することができる。１の態様において、導電部材９１はターゲット表面２４Ｃから約７０ｍｍ〜約１３０ｍｍの間の固定した距離に配置される。
【００２８】
図３Ｄを参照すると、１の態様において、導電部材９１の形状は基板１２の表面に対する導電部材９１の遮蔽効果を減少するため変更することができる。図３Ｄは基板１２の表面上に堆積された薄膜１１Ａへの導電部材９１の遮蔽効果を減少するために、長円形の断面形状を有する導電部材の一実施例を示す。この長円の丸められている端部は、堆積された薄膜に形成される張力又は圧力の歪みに起因する導電部材９１上に堆積された薄膜１１Ｂの剥離を防止するのに有用である。本発明の他の態様において、導電部材９１の断面は陽極表面の表面積を増加し、及び／又は導電部材９１の遮蔽効果を減少するために形成することができる。
【００２９】
図３Ａ−Ｄは導電部材９１の円形又は長円形断面を示しているが、本発明の他の実施例において、導電部材９１は四角形、長方形、三角形、星型又は本発明の基本的な範囲を変えることがない他の有用な幾何学的形状を有していてもよい。１の態様において、導電部材の断面は円形であり、約０．５ｍｍから約１２．０ｍｍの間の直径を有している。
【００３０】
図４は処理チャンバ１０の一実施例の上断面図であり、断面平面は、ターゲット２４の下方で導電部材９１の上方の処理領域１５内に位置している。図４Ａは処理領域１５を通過する３つの導電部材９１を有する実施例を示している。１の態様において、処理領域１５を通過する導電体の数は、所望のプロセス均一性、コスト及び所望の利用で許容される複雑性により、約１〜１３０の間であってもよい。好ましくは、処理領域１５を通過する導電体の数は約２〜１０の間である。
【００３１】
導電部材９１を形成する断面積及び物質は、プロセスの際に生じる高温に耐える導電体の能力に影響を与えるので（例えば、耐熱性及びプラズマとの相互作用）、重要である。導電部材９１の数及び処理領域１５に露出している表面積、又は調整可能な陽極アセンブリ９０の全表面積は、各々の導電部材９１を通過する電流の量及び処理の際に各々の導電部材９１が到達する最高温度に影響を与えるので重要である。調整可能な陽極アセンブリ９０の全表面積は、処理領域における導電部材の長さ×導電部材の断面積の周囲の長さ×処理領域に位置する導電部材の数として定義される。基板のサイズが変化すると導電部材の長さが変化するので、各々の導電部材について「ユニット表面積」として知られるパラメータを用いるのが便利であり、これは単位長さあたりの各々の導電部材９１の断面の周囲の長さである。例えば、直径が５．０ｍｍの円形の導電部材について、ユニット表面積は約１５．７０８ｍｍ２／ｍｍ（例えば、ＴＴ×Ｄ／１ｍｍ）、単一の２０００ｍｍの長さの導電部材については表面積は約３１４１６ｍｍ２である。従って、２０００ｍｍの長さを有する直径５．０ｍｍの導電部材を３個有する処理チャンバ１０について、導電部材９１の全表面積は約９４２４８ｍｍ２となる。本発明の１の態様において、導電部材９１の各々のユニット表面積は約１．５ｍｍ２／ｍｍ〜約７５ｍｍ２／ｍｍの間である。１の態様において、導電部材９１の断面積は約０．２ｍｍ２〜約１２５ｍｍ２の範囲で変化してもよい。ある例において、１８００ｍｍ×１５００ｍｍのサイズの基板について、導電部材９１の表面積は約６．０ｍｍ２である。１の態様において、導電部材９１の断面積は、ターゲットバイアスにより生成されるプラズマから導電部材９１に送られる電流を送るためのサイズに形成される。ある例では、全ての導電部材により送られる総電流は約１０００アンペアである。
【００３２】
図４に示される構成において、導電部材９１は単一の支持ローラアセンブリ９５及び単一の送りローラアセンブリ９６内に収容されるスピンドル９２の周りに巻回されている。従って、導電部材９１は送りローラアセンブリ９６からシールド５０内に形成された第１スロット５０Ｂを介して送られ、基板支持部６１（図示せず）上に位置する基板上を通過し、シールド５０内に形成される第２スロット５０Ｃを介して処理領域１５に到達し、ここで支持ローラアセンブリ９５に受領される。一般に、支持ローラアセンブリ９５及び送りローラアセンブリ９６は、材料が処理の際にそれらの上に堆積されるのを防止するため下部真空領域１６内に位置しており、これによって処理チャンバ１０の信頼性及び粒子の挙動に影響を与えることができる。第１スロット５０Ｂと第２スロット５０Ｃは、一般に、処理領域１５からのプラズマの漏洩を防止し、スパッタされた材料が下部真空領域１６内に保持されている要素に蒸着することを防止するサイズに形成されている。本発明の１の態様において、シールド５０内に形成されたスロット５０Ｄ、５０Ｃのアスペクト比（即ち、直径及び／又は長さ）は、プラズマ及び堆積される材料の漏洩を防ぐようなサイズに形成されている。他の態様において、スロット５０Ｂ、５０Ｃは、スパッタされた材料を通過させて処理領域１５の外部に導く経路を形成するシールド要素（図示せず）を有している。
【００３３】
図４Ａに示される図面と同様に、図４Ｂは処理チャンバ１０の上断面図であり、これは調整可能な陽極アセンブリ９０の表面積を増大するための追加的な交差部材９１Ｂを有する導電部材９１Ａを有している。この方法において、導電部材９１は導電部材９１Ａの所望のピッチを含むワイヤメッシュ、及び調整可能な陽極アセンブリ９０の表面積を増加させる交差部材９１Ｂであってもよい。この構成において、導電部材９１Ａ及び交差部材９１Ｂはシールド５０内に形成されたスロット５０Ｄを介して処理領域１５に向かって及びここから搬送される。１の態様において、要素９１Ａ、９１Ｂを有している導電部材９１は送りローラアセンブリ９６及び支持ローラアセンブリ９５内のスピンドル９２の周りに巻回される。この構成は、処理領域１５を通過する各々の導電部材９１の間の電圧差を減少させるのに有用であり、これによってプラズマ密度の均一性及び堆積の均一性を向上させることが可能になる。
【００３４】
図４Ｃに示される１の態様において、２セットの調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）は、調整可能な陽極アセンブリ９０の各々における導電部材９１が互いに所定の角度関係に配向され、１セットの導電部材９１がターゲット２４から異なる距離にあり、これによって異なる調整可能な陽極アセンブリ内の導電部材９１の間の相互干渉を防止することができるように配向される。例えば、第１の調整可能な陽極アセンブリ９０Ａにおける３個の導電部材９１は、第１の方向に配向され、ターゲットから第１の距離に位置し、他方４つの導電部材９１を有する第２の調整可能な陽極アセンブリ９０Ｂは第１の方向と直角な第２の方向に位置し、ターゲットから第１の距離より大きな第２の距離を介して位置する。１の態様において、２セットの調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）は、支持ローラアセンブリ９５（要素９５Ａ−Ｂ）、送りローラアセンブリ９６（要素９６Ａ−Ｂ）及び導電部材９１を備えている。この方法において、陽極面積は処理領域１５にわたってより均一に分布され、これは四角形形状の大面積基板を用いる場合に重要である。１の態様において、調整可能な陽極アセンブリ９０（要素９０Ａ、９０Ｂ）の各々の電圧差は、接地までの経路の電気的特性（例えば、抵抗）を調整することにより変えることができ、これは処理均一性を調整するために有用である。
【００３５】
図４Ｄは移動制御アセンブリ１１６の一実施例の断面図であり、これはスピンドル９２を回転し、導電部材９１が処理領域１５を通過するとき導電部材９１の位置、張力及び速度を調節するために用いられる。一般に、移動制御アセンブリ１１６はシールアセンブリ９８及びモータアセンブリ９７を備えている。一般に、シールアセンブリ９８は移動アセンブリ９７とスピンドル９２に連結されているシャフト１１３と、装着プレート１１５と、少なくとも１つのシール部材１１２を備えている。この構成において、モータアセンブリ９７の回転運動はスピンドル９２に伝達され、チャンバ壁４５外部の大気圧からスピンドル９２に連結している下部真空領域１６内部の真空圧を通過する。１の態様において、図４Ｄに示されるように、シール部材１１２は、シャフト１１３を回転させ、外部の汚染物質が処理チャンバ内に混入するのを防止するために用いられる２個のリップシール（要素１１２Ａ、１１２Ｂ）である。１の態様において、単一のシール部材（要素１１２Ａ、１１２Ｂ）にわたる圧力の低下を減少するため、２つのシール部材間の領域を異なって排気することが必要である。本発明の１の態様において、シール部材１１２は従来の磁性流体シール（例えば、ジョージア州、キャントンのスクーンオーバー（Schoonover Inc.）より購入されたもの）又は真空雰囲気において回転運動を部分に伝えるために本技術分野で公知である機械的に連結された回転フィードスルーである。従って、プレート１１５とチャンバ壁４１の間に形成されているシール又はＯ−リングシールを用いることにより、大気中の汚染物質は下部真空領域１６及び処理領域１５から隔離することができる。
【００３６】
一般に、アクチュエータアセンブリ９７は、アクチュエータ１１７、モータをシールアセンブリ９８に取付けるために用いられる装着ブラケット１１１、及びアクチュエータ１１７をシャフト１１３に接続するモータ連結部を備えている。１の態様において、アクチュエータ１１７の出力シャフトは捻りスプリング（図示せず）のような張力保持デバイスを介してシャフト１１３に連結されており、これによって支持ローラアセンブリ９５及び送りローラアセンブリ９６の両方のスピンドル９２上に保持されている導電部材９１に一定の力及び張力を与えることが可能になる。１の態様において、スリップリング又は回転水銀フィードスルーのような回転電気フィードスルーはスピンドル９２に電気的に接続されており、これによって導電部材９１からスピンドル９２、シャフト１１３、モータシャフト１１７及び回転電気フィードスルー１１８を介して接地部まで電流が流れることが可能になる。１の態様において、アクチュエータ１１７は本技術分野で公知のＤＣサーボモータ又はステッパーモータであってもよい。
【００３７】
（処理のためのマグネトロンの設計）
図５Ａは本発明の一実施例を示し、ターゲット表面２４Ｃ及び複数のマグネトロンアセンブリ（例えば、３個が示されている）の拡大図である。処理チャンバ１０のこの構成において、複数のマグネトロンアセンブリ２３（要素２３Ａ−Ｂ）は１又はそれ以上のマグネット２７を備えている。典型的には、ターゲット物質の利用性を向上し、堆積の均一性を向上するため、マグネトロンアクチュエータ（図示せず）を用いてターゲット表面２４Ｃに平行な方向にマグネトロンアセンブリを並進し、走査し、及び／又は回転するのが一般的である。一般に、ＰＶＤ蒸着のプロセスの際、処理領域１５で見出される電子の磁界（要素Ｂ）の封じ込めにより、処理領域１５内で生成されたプラズマの大部分はマグネトロンアセンブリ２３の下方で形成され、維持される。マグネトロンアセンブリ２３は、マグネトロンアセンブリ２３により生成された磁界の強さ及び方向により、ＰＶＤ蒸着層の形状及び均一性に影響を与える。
【００３８】
ターゲット２４の中央に対してターゲット２４の端部において、接地までの優先的な経路の抵抗の相違を均一化するため、マグネトロンの設計を変更し、マグネトロンアセンブリ２３がターゲットの端部よりもターゲットの中心部でより高い磁界強度を有するようにしてもよい。他の態様において、ターゲット端部に対するマグネットの実際の位置により、ターゲットの表面におけるマグネットの並進、走査又は回転速度を調整することにより、ターゲットの中心上で単位時間毎により高い磁界強度が維持される（例えば、中央部において低速度であり、端部において高速度）。マグネトロンの中心近傍でより強力なマグネットを用い、マグネトロンの端部に対し中心部のマグネットの密度を増加し、ターゲット中心上に固定した追加的な強力な固定マグネットを配置し、又はマグネトロンがターゲットの背面を並進するときにターゲットの中心部での移動停止時間を増大することにより、より強力な磁界を形成することが可能になる。図５Ａはターゲット２４の中心部（要素２３Ａ）及び端部（要素２３Ｂ）に位置する３つのマグネトロンを示す。本明細書で説明される発明で有効に利用することができるマグネトロンアセンブリにおけるマグネット配列に沿ってマグネトロンを移動するために用いられる並進機構は、２００４年１月７日に出願された米国特許仮出願第６０／５３４９５２号に基づく利益を主張する２００４年６月７日に出願された同一出願人に譲渡される米国特許出願第１０／８６３１５２号（ＡＭＡＴ８８４１）に記載されており、特許請求の範囲に記載されている本発明と矛盾しない範囲で全体として本明細書に一体化される。処理チャンバ１０の最適な磁界プロファイルは、１の基板と他の基板、陽極（例えば、接地表面）から陰極（例えば、ターゲット）の面積の比、ターゲットから基板までの空間、処理圧力、ターゲット表面におけるマグネトロンの移動、堆積速度、及び蒸着される物質の種類により異なることに留意すべきである。
【００３９】
しかしながら、マグネトロンの形状、磁界密度及びターゲットにおける走査プロファイルを調整することにより、大面積基板においてより均一な堆積プロファイルを達成することができる。図５Ｂは図２Ａに示される処理チャンバ１０の一実施例を示し、これはターゲット表面で形成される磁界密度を最適化するため複数のマグネトロンアセンブリ２３（要素２３Ａ−Ｂ）を有するマグネトロンアセンブリを有している。
【００４０】
中心部から端部への堆積層の厚さの変化を減少させることについてのマグネトロンの有効性は、ターゲット材料の磁気透過性により影響を受ける。従って、いくつかの場合において、マグネトロンの磁界パターンはターゲット２４の材料の種類やその厚さに基づいて調整する必要がある。また、いくつかの場合において、中央部から端部への制御する最適なマグネトロンの磁界の有効性は限定的であり、従って、所望のプロセス均一性を達成するため、１又はそれ以上の調整可能な陽極アセンブリ９０、及び／又は堆積層との電気的接触を（後述する）組み合わせる必要がある。
【００４１】
（堆積層との電気的接触）
図６Ａ−Ｃは処理チャンバ１０の一実施例を示し、ここで接地されている遮蔽フレーム５２は基板１２上の堆積層１１に接触するために用いられ、これによって蒸着層１１は陽極表面として作用する。従って、この構成は、処理領域内のプラズマの均一性を向上させるために堆積層１１を陽極表面として用いることにより、処理中の陽極表面積を増加させている。図６Ａは、支持部６１及び基板１２が接地されている遮蔽フレーム５２と接触するときに、導電要素５２Ａが基板支持部６１上に位置する基板１２上の堆積層１１と接触するように用いられる一実施例を示す。１の態様において、遮蔽フレーム５２は導電線又はワイヤ（図６における要素５２Ｄ）を用いてシールド５０と直接的に接続されている。１の態様において、調整可能な陽極アセンブリ９０及び第１スロット５０Ｂ及び第２スロット５０Ｃを有する処理シールド５０が処理チャンバ１０に追加的に加えられており（図５Ａに示されている）、これによって陽極表面積を更に増大することが可能になる。図６Ａ−Ｃに示されている処理チャンバ１０は図２Ａに示されている処理チャンバと同様であるため、説明を明確にするため同様の参照番号が示されている。
【００４２】
一実施例において、導電要素５２Ａは遮蔽フレーム５２の表面に設けられており、ブロック５２Ｂを用いることにより保持されている。１の態様において、ブロック５２Ｂは複数のネジ又はファスナー（図示せず）を用いて導電要素５２Ａを遮蔽フレームの下方にクランプしており、これによって導電要素５２Ａは遮蔽フレーム５２と電気的に接触することができる。図６Ａ−Ｂにおいて、導電要素５２は、基板表面が導電要素５２と接触していないときに生ずる圧縮されてない状態で示されている。図６Ｃにおいて、導電要素５２Ａは圧縮された状態で示されており、これによって基板１２の表面に堆積された薄膜１１と電気的に接触することができる。一般に、導電要素５２Ａは導電材料の薄いシート、ホイル又はロッドから形成され、発生されたプラズマから導電体薄膜１１（図６Ａ）への電流を送る。１の態様において、導電要素５２Ａの基板表面上への侵入は物理的に最小化されており、これによって基板の端部の無駄な領域を減少することができる。１の態様において、導電要素５２Ａは、例えば、チタン、ステンレス、銅、白金、金、真鍮、ハステロイCのような金属又は電気的接触部を形成するために用いられる他の材料により形成することができる。
【００４３】
図６Ｄは、基板表面上に形成された導電層１１（図６Ａ）との電気的接触により堆積均一性を向上させるために用いることができる一連の方法工程２００の一実施例を示す。蒸着プロセスは、一般に、基板を処理チャンバに挿入する（ステップ２０１）、基板を第１処理位置に配置する（ステップ２０３）、第１導電薄膜を堆積する（ステップ２０５）、基板を第２処理位置に配置する（ステップ２０７）、導電薄膜を堆積する（ステップ２０９）という工程を含んでいる。他の実施例において、本発明の基本的な範囲を変更することなく、方法ステップ２００の手順を再構成し、変えることができ、１又はそれ以上のステップを除去することができ、２又はそれ以上のステップを単一のステップに組み合わせることができる。
【００４４】
図６Ｂ及び６Ｄを参照すると、処理チャンバへの基板の挿入（ステップ２０１）は、コントローラ１０１が真空ポンプシステム４４に処理チャンバ１０を所定の圧力／真空度まで排気するように命じ、これによってプラズマ処理チャンバ１０が典型的には同様に真空状態にある中央搬送チャンバ（図示せず）に装着されたシステムロボット（図示せず）から基板１２を受領することができるときに完了する。処理チャンバに基板を搬送するため、中央搬送チャンバから処理チャンバ１０を封止しているスリットバルブ（要素４６）は開口し、これによってシステムロボットがチャンバ壁４１のアクセスポート３２を介して延伸することが可能になる。その後、リフトピン７４は延伸しているロボットブレード（図示せず）から基板を持ち上げることにより、延伸しているシステムロボットから基板を除去する。その後、システムロボットは処理チャンバ１０から回収され、スリットバルブは閉鎖し、処理チャンバ１０を中央搬送チャンバから分離する。その後、基板支持部６１はリフトピン７４から基板を持ち上げ、基板１２を所望の位置に移動する。
【００４５】
ステップ２０３、即ち、第１処理位置への基板の配置（ステップ２０３）において、基板１２が配置されている基板支持部６１は、ターゲット２４の下方の第１処理位置に移動される。この場合、第１処理位置において、基板は接地された遮蔽フレーム５２の近傍に配置され、これによって次の方法ステップ２０５で堆積される薄膜が、基板の斜め領域（図６Ａにおける要素１２Ｂ）及び背面（図６Ａにおける要素１２Ｃ）及び露出している基板支持表面６１Ａをコーティングしないように遮蔽する。第１処理位置は、接地されている遮蔽フレーム５２が基板の上方に位置しているが、基板の表面と電気的に接触しない位置である。
【００４６】
第１導電体薄膜を堆積するステップ２０５は、第１処理位置に配置された基板（ステップ２０３）の表面に導電体層を堆積するプロセスステップである。１の態様において、堆積プロセスは基板の表面上への導電体層のスパッタリングを必要とし、これは最終堆積ステップ（例えば、ステップ２０９）の際に接地された支持フレームに十分な電流を送ることができるような連続層を形成する ために十分に厚く、これによって処理領域１５において生成されたプラズマをより均一にすることが可能になる。１の態様において、導電体薄膜は約１０オングストローム（Å）から約１０００オングストローム（Å）の間である。一例として、堆積パワー約２００ｋＷ、プロセス圧力約２．５ミリＴｏｒｒ（ｍＴ）で約１０秒間モリブデン堆積プロセスを行い、約３８３オングストローム（Å）の厚さの薄膜を得ることができた。均一なプラズマ生成を促進するのに必要な第１導電体層の厚さは、蒸着薄膜の導電度により変化することができる。この工程で堆積されることができる薄膜の種類は、銅、アルミニウム、アルミニウム−銅合金、アルミニウム−ネオジウム合金、タンタル、窒化タンタル、タングステン、コバルト、ルテニウム、金、チタン、窒化チタン、モリブデン及びこれらの他の組み合わせ及び合金を含むが、これに限定されない。
【００４７】
ステップ２０７、又は第２処理位置への基板の配置（ステップ２０７）において、基板が位置する基板支持部６１は、ターゲット表面２４Ｃ（図６Ｃ）の下方の第２処理位置に移動される。この場合、第２処理位置において、基板支持部６１は接地されている遮蔽フレーム５２と係合し、基板１２は接地されている遮蔽フレーム５２と接触して配置される。第２処理位置は、最終堆積ステップ（例えば、ステップ２０９）の際に堆積される薄膜が基板１２の表面に均一に蒸着される位置である。実際の第２処理位置は蒸着工程の際に用いられるプロセスパラメータにより変化し、これには一般に基板とターゲットの空間、堆積プロセス圧力、堆積プロセスパワーの設定、及びプロセスの際のマグネトロンの種類及びその動きが含まれる。
【００４８】
最終ステップ、即ち第２導電体薄膜層の堆積（ステップ２０９）は、所望の薄膜厚を得るため、基板表面上に第２導電体層を堆積するために用いられる。一例において、モリブデン蒸着プロセスが、堆積パワー約２００ｋＷ、プロセス圧力約２．５ｍＴで約６０秒間行われ、これによって２３００オングストローム（Å）の薄膜厚さを得ることができた。第２導電体薄膜層は第１導電体薄膜層と完全に同一である必要はなく、従って反応スパッタリング方法（例えば、ＴａＮ、ＴｉＮ）を用いて又は用いることなく行なうことができる。ステップ２０９が完了すると、典型的には基板は処理チャンバから排出され、逆にステップ２０１が続く。
【００４９】
図６Ｅは、基板表面上に形成された導電体層１１（図６Ａ）と電気的な接触を形成することにより、堆積均一性を向上させるために用いることができる一連の方法ステップ２１０の一実施例を示す。図６Ｅに示されている堆積方法は、追加的なステップ２０６が加えられた点を除き、図６Ｄに示される方法ステップと同一である。他の実施例において、発明の基本的な範囲を変えることなく、方法ステップ２０１の順序を再構成し、変換し、１又はそれ以上の工程を除去し、２又はそれ以上の工程を単一のステップに組合せることもできる。
【００５０】
方法ステップ２０６、即ち、基板からの残留電荷の除去は、基板に残留している残留電荷を放電するために用いられるステップであり、これによって基板が接地されている遮蔽フレームと接触するときのアーク放電を防止することができる。残留電荷は、プラズマプロセス又は他の電荷生成プロセスの際に電気的に浮いている基板で形成されることがある。保持される電荷は、基板表面（又は浮いている基板支持部６１）と第１導電体薄膜の堆積（ステップ２０５）又は他のその前のプロセスステップで形成されるプラズマとの相互作用に基づき、基板１２（又は浮いている基板支持部６１）に形成されることがある。捕獲された電荷の急激な放電はアーク放電を生じさせ、基板表面に形成されたデバイスを損傷することがある。従って、デバイスの損傷を防止するため、残留電荷除去工程２０６は図６で示される方法ステップに加えられた。一般に、基板における残留電荷除去工程２０６は、遮蔽フレーム５２と基板の表面上に形成されている薄膜１１の間の電気的接触の前に、接地されている遮蔽フレーム５２と基板１２との間の電位差を減少することにより行なわれる。
【００５１】
１の態様において、電位差を小さくするため、接地されている遮蔽フレーム５２と基板支持部は、接地されている遮蔽フレーム５２が基板１２に形成された薄膜と電気的に接触する前に（図６Ｇ）、接地されている遮蔽フレーム５２が基板支持部６１と電気的に接触するように設計されている。遮蔽フレーム５２が基板１２より前に基板支持部６１と接触することにより、基板支持部６１の残留電荷は消失し、基板を介したアーク放電が防止される。この作業を実行するため、接地されている遮蔽フレーム５２又は基板６１は導電性スプリング５２Ｅ（図６Ｇ）を備えていてもよく、これによって接地されている遮蔽フレーム５２が基板１２に接触する前に、接地されている遮蔽フレームを基板支持部６１に接触させる。
【００５２】
他の態様において、ステップ２０６は、遮蔽フレーム５２が基板１２上に形成された薄膜１１と電気的に接触する前に、遮蔽フレーム５２を接地から分離し、その後基板支持部６１を遮蔽フレーム５２と電気的に接触することができる接地されている表面を有する基板支持部６１と電気的に接触させることにより行なうことができる。遮蔽フレーム５２は２つの要素の接触を物理的に防止することにより、陽極表面（例えば、シールド５０）から分離することができる。１の態様において、絶縁体５３（図６Ｆ参照）を遮蔽フレーム５２をシールド５０から分離するために用いることができる。遮蔽フレーム５２を基板１２より前に基板支持部６１と接触させることにより、基板支持部６１における残留電荷を放電させ、基板１２を介するアーク放電を防止することができる。この作業を実行するため、上述した導電体スプリング５２Ｃ（図６Ｇ）を用いることができる。
【００５３】
他の態様において、基板からの残留電荷除去ステップ２０６は、遮蔽フレーム５２が基板１２上に形成された薄膜１１に電気的に接触する前に、遮蔽フレーム５２を接地から分離し（即ち、電気的に浮いている）、その後、遮蔽フレーム５２を基板支持部６１及び基板１２と電気的に接触することにより行なうことができる。１の態様において、このステップを実行するため、基板支持部６１は、浮いている遮蔽フレーム５２が基板１２の表面上に形成された基板１１と接触する前に、ＲＦでバイアスされる。この構成において、基板支持部６１は浮いている遮蔽フレーム５２と基板１２と基板支持部６１を静電的にＲＦ結合するために用いられるバイアス可能な要素（図６Ａにおける要素６１Ｂ）を含んでいてもよく、これはＲＦ電源６７及びバイアス可能な要素と連結されているＲＦマッチング装置６６（図６Ａ参照）を用いて行われる。基板支持部６１のＲＦバイアスにより形成されたＲＦにより生成されるプラズマの利用により、浮いている遮蔽フレーム５２と基板１２がステップ２０７で違いに接触する前に、これらは同一電位となることができる。１の態様において、ＲＦバイアスはＲＦ周波数１３．５６ＭＨｚにおいて約１００ワット〜約６０００ワットの間でよく、アルゴンが多い雰囲気中で約１．０ｍＴ〜約６．０ｍＴのチャンバ圧力がステップ２０７の実行前及び実行の間に基板に用いられる。
【００５４】
図６Ｆは遮蔽フレーム５２の一実施例の等大の断面図であり、これはその下方に導電体要素５２を有している。この構成において、導電要素５２Ａは導電要素５２に形成された複数の導電体フィンガー５２Ｃを含んでおり、これによって基板１２の表面に形成された導電体薄膜と繰り返して均一に接触することが可能になる。１の態様において、導電体フィンガー５２Ｃは、基板１２の周りの全てと接触する単一の連続部材の一部であってもよい。他の態様において、導電要素５２Ａの複数の分離したセクションが遮蔽フレーム５２の下方の周りに配置されていてもよく、導電体要素５２を形成するために材料の単一の一体部材を形成する必要がなくなる。
【００５５】
上述した説明は本発明の実施例を対象としているが、本発明の他の及び更なる実施例は本発明の基本的範囲から逸脱することなく案出することができ、その範囲は特許請求の範囲により定められる。
【図面の簡単な説明】
【００５６】
本発明の上述した構成の詳細な理解と上記部分で要約されている本発明のより具体的な説明は実施例を参照することにより得られるものであり、これらは添付図面に記載されている。しかしながら、添付図面は本発明の典型的な実施例のみを記載したものであり、従って、本発明は他の同等に効果的な実施例を含むものであり、図面は本発明の範囲を限定するものではない。
【図１】従来の物理気相蒸着チャンバの縦断面図である。
【図２Ａ】典型的な物理気相蒸着チャンバの縦断面図である。
【図３Ａ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｂ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｃ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図３Ｄ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【図４Ａ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｂ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｃ】典型的な物理気相蒸着チャンバ内に形成される処理領域の横断面図である。
【図４Ｄ】本発明の態様を効果的に実施することができる図４Ａ−４Ｃに示される移動アセンブリの横断面図である。
【図５Ａ】典型的な物理気相蒸着チャンバで用いることができるターゲット及びマグネトロンアセンブリの縦断面図である。
【図５Ｂ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ａ】典型的な物理気相蒸着チャンバに形成される処理領域の縦断面図である。
【図６Ｂ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ｃ】典型的な物理気相蒸着チャンバの縦断面図である。
【図６Ｄ】本発明の種々の実施例に係る基板上に均一な層を堆積する方法の工程のフローチャートである。
【図６Ｅ】本発明の種々の実施例に係る基板上に均一な層を堆積する方法の工程のフローチャートである。
【図６Ｆ】典型的な物理気相蒸着チャンバの処理領域の等大の断面図である。
【図６Ｇ】典型的な物理気相蒸着チャンバ内に形成される処理領域の縦断面図である。
【特許請求の範囲】
【請求項１】
処理領域を有するプラズマ処理チャンバと、
プラズマ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ処理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、
プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、アクチュエータの使用により、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項２】
処理領域と接触する基板の表面の表面積は少なくとも１９５００ｍｍ２である請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項３】
処理領域外に位置し、第２陽極部材と連結している送りローラアセンブリと、
処理領域外に位置し、第２陽極部材と連結している支持ローラアセンブリとを備えた請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項４】
第２陽極部材は、ワイヤ、複数線のケーブル、金属リボン、シート、又はワイヤメッシュである請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項５】
第２陽極部材は、チタン、アルミニウム、白金、金、銀、銅、マグネシウム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、ルテニウムからなる群から選択される金属で形成される請求項４記載のプラズマ処理チャンバアセンブリ。
【請求項６】
第２陽極部材の断面は長円形、楕円形、円形、正方形、四角形、星型又は三角形の形状を有する請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項７】
一般的にターゲットの表面の近傍に位置するマグネトロンアセンブリを備え、マグネトロンアセンブリはターゲットの端部に対しターゲットの中心部の近傍がより強い磁界強度を有するように用いられる請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項８】
処理領域を有するプラズマ処理チャンバと、
プラズ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ処理チャンバ内に位置し、処理領域を包囲する１又はそれ以上の壁部と、１又はそれ以上の壁部の１つを介して形成される第１スロットと、１又はそれ以上の壁部の１つを介して形成される第２スロットとを備えた陽極シールドと、
プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、
１又はそれ以上の調整可能な陽極アセンブリを備え、この陽極アセンブリは第１スロット及び第２スロットを介して延伸しており、処理領域と接触する第２陽極部材と、処理領域の外部に位置し、第２陽極部材と連結している送りローラアセンブリと、処理領域の外部に位置し、第２陽極部材と連結されている支持ローラアセンブリを備え、送りローラアセンブリと支持ローラアセンブリは処理領域内で第２陽極部材の表面の位置を共同して調節するために用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項９】
第２陽極部材は、ワイヤ、複数の線を含むケーブル、金属リボン、シート、又はワイヤメッシュである請求項８記載のプラズマ処理チャンバアセンブリ。
【請求項１０】
第２陽極部材は、チタン、アルミニウム、白金、金、銀、銅、マグネシウム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、ルテニウムからなる群から選択される金属で形成されている請求項９記載のプラズマ処理チャンバアセンブリ。
【請求項１１】
第２陽極部材の断面は長円、楕円、円、正方形、四角形、星、又は三角形の形状を有する請求項８記載のプラズマ処理チャンバアセンブリ。
【請求項１２】
処理領域を有するプラズマ処理チャンバと、
プラズマ理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、
プラズマ処理チャンバ内に位置する基板受領表面を有する基板支持部を備え、基板受領表面に位置する基板は処理領域と接触しており、
処理領域と接触する表面と、陽極シールドと電気的に連絡している導電体要素を有する遮蔽フレームを備え、導電体要素は基板受領表面に位置する基板上に形成された金属層と接触するように用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項１３】
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１４】
処理領域と接触する基板の表面の表面積は少なくとも１９５００ｍｍ２である請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１５】
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、第１表面は処理領域から移動されることができ、第２表面は処理領域の内部に位置することができる請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１６】
処理チャンバの処理領域内に装着された基板支持部に基板を配置し、
プラズマ処理チャンバの処理領域内の第１処理位置に基板を位置し、
基板支持部上に位置する基板の表面に層を堆積し、
プラズマ処理チャンバの処理領域内の第２処理位置に基板を位置し、第２処理位置への基板の配置はプラズマ処理チャンバ内の陽極表面と電気的に連絡している遮蔽フレームと電気的に接触する基板の表面に堆積層を配置する工程を含み、
基板支持部上に配置した基板の表面に層を堆積する基板上に薄膜を堆積する方法。
【請求項１７】
導電部材の表面及び基板支持部上に位置する基板の表面に層を堆積し、
プラズマ処理チャンバが大気圧以下の圧力のときに処理領域内に導電部材の表面を位置し、導電部材の表面は処理領域内に位置する前に処理領域外に位置するプラズマ処理チャンバの処理領域に位置する基板の表面に薄膜を堆積する方法。
【請求項１８】
導電体表面を配置する方法は、導電体の表面上への層の堆積が行われている間に行われる請求項１７記載の方法。
【請求項１９】
導電部材の第１表面と、プラズマ処理チャンバの処理領域に位置する基板支持部に位置する第１基板の表面に層を堆積し、
１又はそれ以上のアクチュエータを用いて、処理領域から導電部材の第１表面を移動し、処理領域に導電部材の第２表面を位置し、第１表面を移動する工程と第２表面を位置する工程は処理領域が大気圧より低い圧力である間に完了し、
プラズマ処理チャンバから第１基板を移動し、
導電部材の第２表面とプラズマ処理チャンバの処理領域に位置する基板支持部上に位置する第２基板の表面に第２の層を堆積する基板上に薄膜を堆積する方法。
【請求項１】
処理領域を有するプラズマ処理チャンバと、
プラズマ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ処理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、
プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、アクチュエータの使用により、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項２】
処理領域と接触する基板の表面の表面積は少なくとも１９５００ｍｍ２である請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項３】
処理領域外に位置し、第２陽極部材と連結している送りローラアセンブリと、
処理領域外に位置し、第２陽極部材と連結している支持ローラアセンブリとを備えた請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項４】
第２陽極部材は、ワイヤ、複数線のケーブル、金属リボン、シート、又はワイヤメッシュである請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項５】
第２陽極部材は、チタン、アルミニウム、白金、金、銀、銅、マグネシウム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、ルテニウムからなる群から選択される金属で形成される請求項４記載のプラズマ処理チャンバアセンブリ。
【請求項６】
第２陽極部材の断面は長円形、楕円形、円形、正方形、四角形、星型又は三角形の形状を有する請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項７】
一般的にターゲットの表面の近傍に位置するマグネトロンアセンブリを備え、マグネトロンアセンブリはターゲットの端部に対しターゲットの中心部の近傍がより強い磁界強度を有するように用いられる請求項１記載のプラズマ処理チャンバアセンブリ。
【請求項８】
処理領域を有するプラズマ処理チャンバと、
プラズ処理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ処理チャンバ内に位置し、処理領域を包囲する１又はそれ以上の壁部と、１又はそれ以上の壁部の１つを介して形成される第１スロットと、１又はそれ以上の壁部の１つを介して形成される第２スロットとを備えた陽極シールドと、
プラズマ処理チャンバ内に位置し、基板受領表面を有している基板支持部を備え、基板受領表面上に位置する基板の表面は処理領域と接触しており、
１又はそれ以上の調整可能な陽極アセンブリを備え、この陽極アセンブリは第１スロット及び第２スロットを介して延伸しており、処理領域と接触する第２陽極部材と、処理領域の外部に位置し、第２陽極部材と連結している送りローラアセンブリと、処理領域の外部に位置し、第２陽極部材と連結されている支持ローラアセンブリを備え、送りローラアセンブリと支持ローラアセンブリは処理領域内で第２陽極部材の表面の位置を共同して調節するために用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項９】
第２陽極部材は、ワイヤ、複数の線を含むケーブル、金属リボン、シート、又はワイヤメッシュである請求項８記載のプラズマ処理チャンバアセンブリ。
【請求項１０】
第２陽極部材は、チタン、アルミニウム、白金、金、銀、銅、マグネシウム、マンガン、ステンレス、ハステロイＣ、ニッケル、タングステン、タンタル、イリジウム、ルテニウムからなる群から選択される金属で形成されている請求項９記載のプラズマ処理チャンバアセンブリ。
【請求項１１】
第２陽極部材の断面は長円、楕円、円、正方形、四角形、星、又は三角形の形状を有する請求項８記載のプラズマ処理チャンバアセンブリ。
【請求項１２】
処理領域を有するプラズマ処理チャンバと、
プラズマ理チャンバに位置し、その表面が処理領域と接触するターゲットと、
プラズマ理チャンバ内に位置し、その表面が処理領域と接触する陽極シールドと、
プラズマ処理チャンバ内に位置する基板受領表面を有する基板支持部を備え、基板受領表面に位置する基板は処理領域と接触しており、
処理領域と接触する表面と、陽極シールドと電気的に連絡している導電体要素を有する遮蔽フレームを備え、導電体要素は基板受領表面に位置する基板上に形成された金属層と接触するように用いられる基板上に層を堆積するためのプラズマ処理チャンバアセンブリ。
【請求項１３】
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、第１表面は処理領域から移動されることができ、第２表面は処理領域内に位置することができる請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１４】
処理領域と接触する基板の表面の表面積は少なくとも１９５００ｍｍ２である請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１５】
処理領域内に位置する第１表面と処理領域外に位置する第２表面とを有する第２陽極部材を備え、第１表面は処理領域から移動されることができ、第２表面は処理領域の内部に位置することができる請求項１２記載のプラズマ処理チャンバアセンブリ。
【請求項１６】
処理チャンバの処理領域内に装着された基板支持部に基板を配置し、
プラズマ処理チャンバの処理領域内の第１処理位置に基板を位置し、
基板支持部上に位置する基板の表面に層を堆積し、
プラズマ処理チャンバの処理領域内の第２処理位置に基板を位置し、第２処理位置への基板の配置はプラズマ処理チャンバ内の陽極表面と電気的に連絡している遮蔽フレームと電気的に接触する基板の表面に堆積層を配置する工程を含み、
基板支持部上に配置した基板の表面に層を堆積する基板上に薄膜を堆積する方法。
【請求項１７】
導電部材の表面及び基板支持部上に位置する基板の表面に層を堆積し、
プラズマ処理チャンバが大気圧以下の圧力のときに処理領域内に導電部材の表面を位置し、導電部材の表面は処理領域内に位置する前に処理領域外に位置するプラズマ処理チャンバの処理領域に位置する基板の表面に薄膜を堆積する方法。
【請求項１８】
導電体表面を配置する方法は、導電体の表面上への層の堆積が行われている間に行われる請求項１７記載の方法。
【請求項１９】
導電部材の第１表面と、プラズマ処理チャンバの処理領域に位置する基板支持部に位置する第１基板の表面に層を堆積し、
１又はそれ以上のアクチュエータを用いて、処理領域から導電部材の第１表面を移動し、処理領域に導電部材の第２表面を位置し、第１表面を移動する工程と第２表面を位置する工程は処理領域が大気圧より低い圧力である間に完了し、
プラズマ処理チャンバから第１基板を移動し、
導電部材の第２表面とプラズマ処理チャンバの処理領域に位置する基板支持部上に位置する第２基板の表面に第２の層を堆積する基板上に薄膜を堆積する方法。
【図１】
【図２Ａ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図６Ｇ】
【図２Ａ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図６Ｇ】
【公開番号】特開２００７−２３３７６（Ｐ２００７−２３３７６Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【外国語出願】
【出願番号】特願２００５−３２６９５６（Ｐ２００５−３２６９５６）
【出願日】平成１７年１１月１１日（２００５．１１．１１）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−３２６９５６（Ｐ２００５−３２６９５６）
【出願日】平成１７年１１月１１日（２００５．１１．１１）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]