定電流電源装置
【課題】電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧Ｖ０の立ち上げを速やかに行うことができる定電流電源装置を提供する。
【解決手段】抵抗Ｒ２による電圧降下によってＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出し、コンパレータＣＰ１によってＬＥＤ電流ＩＬに相当する抵抗Ｒ２の電圧降下と第２基準電圧Ｖｒｅｆ２とを比較することで、起動時に、ＬＥＤ電流ＩＬが第２基準電圧Ｖｒｅｆ２に到達するまで、ＰＷＭ信号に長い補充期間Ｔｓの期間、１次側から２次側に電力を供給させると共に、ＬＥＤ電流ＩＬが第２基準電圧Ｖｒｅｆ２に到達後は、短い補充期間Ｔｎの期間、負荷に電力を供給させる。
【解決手段】抵抗Ｒ２による電圧降下によってＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出し、コンパレータＣＰ１によってＬＥＤ電流ＩＬに相当する抵抗Ｒ２の電圧降下と第２基準電圧Ｖｒｅｆ２とを比較することで、起動時に、ＬＥＤ電流ＩＬが第２基準電圧Ｖｒｅｆ２に到達するまで、ＰＷＭ信号に長い補充期間Ｔｓの期間、１次側から２次側に電力を供給させると共に、ＬＥＤ電流ＩＬが第２基準電圧Ｖｒｅｆ２に到達後は、短い補充期間Ｔｎの期間、負荷に電力を供給させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷を定電流で駆動する定電流電源装置に係り、特にＰＷＭ制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるパルス信号（以下、ＰＷＭ信号と称す）で負荷を駆動する定電流電源装置に関する。
【背景技術】
【０００２】
ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）は、電流の大きさに応じて色調が変化する特性を有している。従って、ＬＥＤを定電流で駆動するが一般的であり、調光制御を行う場合には、ＰＷＭ信号でＬＥＤをオン／オフ駆動させ、ＰＷＭ信号のデューティ比によって光量を調整している。
【０００３】
一方、負荷を定電流で駆動する定電流電源装置としてスイッチング電源を用いる場合には、出力電流を検出してフィードバック制御を行う必要がある。上述のようにＰＷＭ信号によってＬＥＤを駆動する場合、ＬＥＤが点灯期間と消灯期間とを繰り返すことになり、当然ながら消灯期間ではＬＥＤに電流が流れず、出力電流がゼロとしてフィードバックされてしまう。このように、出力電流がゼロとしてフィードバックされると、過剰な電力が供給されすぎてしまうため、フィードバック制御をＬＥＤの点灯期間中に制限させることで、過剰な電力の供給を防止させることが提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、非絶縁方式の昇圧型チョッパー型のスイッチング電源が開示されており、ＬＥＤを点灯するＯＮ期間はＬＥＤ動作電流指示値に基づいて動作電流を供給し、ＬＥＤを消灯させるＯＦＦ期間はＬＥＤと供給電圧をｎ型ＭＯＳトランジスタにて切り離し、且つＬＥＤ供給電圧源であるスイッチング電源のスイッチング動作も同期してオフさせている。このように特許文献１では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させることで、待機時の消費電力を低下させることを行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１４７４３５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図４に、従来技術の定電流電源装置の回路構成図を示す。
また、図５は、図４の従来技術の定電流電源装置の動作を説明するための波形図であり、（ａ）はＰＷＭ信号、（ｂ）は電源ラインの出力電圧、（ｃ）はＬＥＤアレイ２を流れるＬＥＤ電流、（ｄ）はＬＥＤ駆動信号、（ｅ）は誤差信号ＦＢをそれぞれ示している。
図５を参照すると、時刻ｔ０にＰＷＭ信号が入力されると、ＰＷＭ信号に同期したＬＥＤ駆動信号も出力され、１次側から２次側に電力が供給されて出力電圧が立ち上がる。時刻ｔ１で出力電圧がＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、ＬＥＤ電流が流れ初める。そして時刻ｔ２で出力電圧が所定の電圧に到達以降は、ＬＥＤアレイ２が定電流で駆動されることになる。
【０００７】
しかしながら、従来技術では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させるため、電源起動時の立ち上がりシーケンスにおいても、ＬＥＤ駆動信号がＨレベルとなるＬＥＤを点灯するＯＮ期間のみスイッチング電源はオンとなり、１次側から２次側に電力が供給される。
従って、図５に示すように、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合には、スイッチング電源はオン期間が短くなるため、出力電圧の立ち上り時間が遅延し、規定のＬＥＤ電流が流れてＬＥＤが発光するまでに時間がかかってしまうという問題点があった。
なお、特許文献１のように、非絶縁方式の昇圧型チョッパー型のスイッチング電源では、入力電圧をかさ上げして出力電圧を得るので、入力電圧と出力電圧との差分により立ち上がり時間の遅延は短くなる場合があるが、絶縁方式のＤＣ−ＤＣコンバータのスイッチング電源では、出力電圧が必ず０Ｖから立ち上がるので、出力電圧の立ち上り時間の遅延が顕著になる。
【０００８】
また、ＰＷＭ信号のデューティ比に応じて、スイッチング電源はオン期間が変化するため、出力電圧立ち上り時間が定まらず、規定のＬＥＤ電流が流れてＬＥＤが発光するまでの時間にバラツキが生じてしまう。
【０００９】
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧の立ち上げを速やかに行うことができる定電流電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の定電流電源装置は、負荷をオン／オフ駆動する外部パルス信号に同期させて負荷に電力を供給すると共に、２次側に供給された電力を用いて負荷を設定された定電流で駆動する定電流電源装置であって、
負荷を流れる電流を検出する負荷電流検出手段と、
負荷電流検出手段によって検出された負荷電流と予め設定された第２基準値とを比較して差分の信号を出力する誤差信号生成手段を具備し、
起動時には、負荷電流が第２基準値に到達するまで、外部パルス信号に拘わらず、第１の補充期間の間、誤差信号生成手段からの差分の信号に基づき負荷に電力を供給させ、
負荷電流が第２基準値に到達後は、外部パルス信号に拘わらず第１の補充期間より短い第２の補充期間の間、負荷電流比較手段からの差分の信号に基づき負荷に電力を供給させる補充期間生成手段を備えることを特徴とする。
また、本発明の定電流電源装置においては、補充期間は、パルス信号のＯＮ期間の終了のタイミングをトリガとして生成された所定の期間であることを特微とする。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る定電流電源装置の実施の形態の回路構成を示す回路構成図である。
【図２】オン発生回路５を示す回路構成図である。
【図３】図１の定常動作時における各部の信号波形、及び動作波形を示す波形図である。
【図４】従来技術の定電流電源装置の回路構成図である。
【図５】図４の各部の信号波形、及び動作波形を示す波形図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
【００１３】
（実施の形態）
図１に、本発明に係る定電流電源装置の実施の形態の回路構成を示す回路構成図を示す。
第１の実施の形態の定電流電源装置は、図１に示すように、整流回路ＤＢと、平滑コンデンサＣ１と、コントローラ１と、Ｎ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１と、抵抗Ｒ１と、トランスＴと、整流ダイオードＤ１と、平滑コンデンサＣ２と、抵抗Ｒ２と、ＮＭＯＳＱ２と、差動増幅器ＯＴＡと、サンプルアンドホールド回路ＳＨ２と、基準電圧Ｖｒｅｆ１と、基準電圧Ｖｒｅｆ２と、シャントレギュレータＺ１と、オン発生回路５と、比較器ＣＰと、オア（ＯＲ）回路ＯＲと、インバータＩＮＶ１と、Ｐ型のＭＯＳＦＥＴ（以下、ＰＭＯＳと称す）Ｑ３と、フォトダイオードＰＣＤ及びフォトトランジスタＰＣＴＲで構成されるフォトカプラとを備え、ＬＥＤアレイ２を定電流Ｉｓで駆動するように構成されている。
なお、第１の実施の形態の定電流電源装置において、図４に示す従来の定電流電源装置と同一の構成については同一符号を付与して説明を省略する。
【００１４】
整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力負極端子は、スイッチング素子であるＮ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１のソース端子が接続され、ＮＭＯＳＱ１のドレイン端子はトランスＴの一次巻線Ｐを介して整流回路ＤＢの整流出力正極端子に接続されている。また、ＮＭＯＳＱ１のゲート端子は１次側制御回路Ｃｏｎｔ１に接続され、１次側制御回路Ｃｏｎｔ１によってＮＭＯＳＱ１がオン／オフ制御される。ＮＭＯＳＱ１のオン／オフ制御により、整流回路ＤＢと平滑コンデンサＣ１とで整流平滑された直流電源がトランスＴの一次巻線Ｐに印加される。
【００１５】
トランスＴには、ＮＭＯＳＱ１がオンしている時に磁気エネルギーが蓄えられ、ＮＭＯＳＱ１がオフしているときに蓄えられた磁気エネルギーがトランスＴの二次巻線Ｓから電力として放出される。トランスＴの二次巻線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣ２が接続され、トランスＴの二次巻線Ｓから放出された電力は、整流ダイオードＤ１と平滑コンデンサＣ２により整流平滑される。なお、平滑コンデンサＣ２の正極端子に接続されているラインが出力電圧Ｖ０の電源ラインとなり、平滑コンデンサＣ２の負極端子が接続されたラインは接地端子に接続されたＧＮＤラインとなる。
【００１６】
ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２が外部装置から調光される駆動対象の負荷として用いられる。ＬＥＤアレイ２と、ＮＭＯＳＱ２と、抵抗Ｒ２とが電源ラインとＧＮＤラインとの間に直列に接続されている。ＬＥＤアレイ２のアノード側端子が電源ラインに接続され、ＬＥＤアレイ２のカソード側端子にＮＭＯＳＱ２のドレイン端子が接続され、ＮＭＯＳＱ２のソース端子が抵抗Ｒ２を介してＧＮＤラインに接続されている。
【００１７】
抵抗Ｒ２、差動増幅器ＯＴＡ、サンプルアンドホールド回路ＳＨ２、基準電圧Ｖｒｅｆ１、コンデンサＣ３、及びシャントレギュレータＺ１は、ＬＥＤアレイ２を流れる出力電流ＩＬに対応する誤差信号ＦＢを生成する誤差信号生成回路として機能する。また、フォトダイオードＰＣＤ及びフォトトランジスタＰＣＴＲで構成されるフォトカプラは、誤差信号生成回路で生成された誤差信号ＦＢを２次側から１次側コントローラ１へ帰還するフィードバック回路として機能する。
さらに、コントローラ１は、フィードバック回路を介して帰還された誤差信号ＦＢに基づいて１次側から２次側への電力供給を制御する制御回路として機能する。誤差信号ＦＢがコントローラ１のＦｂ端子に入力されることで、コントローラ１は１次側から２次側負荷への電力の供給を開始させ、フォトトランジスタＰＣＴＲで受光した誤差信号ＦＢがなくなることで、コントローラは１次側から２次側負荷への電力供給を停止する。
また、オン発生回路５、オア（ＯＲ）回路ＯＲ、インバータＩＮＶ１、ＰＭＯＳＱ３、電圧比較器ＣＰ、基準電圧Ｖｒｅｆ２、及び抵抗Ｒ２は、誤差信号ＦＢが１次側へ帰還される期間を制限するので、電力供給期間の制限回路として機能する。
さらに、電圧比較器ＣＰはオン発生回路５が発生する補充期間を長い期間ｔｓと短い期間ｔｎとに切換える回路として機能する。これは、ＬＥＤアレイ２に流れる電流ＩＬが予め決められた電流まで達していない場合、補充される期間を長い期間ｔｓに切換えることで、１次側から２次側へ供給される電力を増加させて、起動時の出力電圧ＶＯの立ち上がり時間を早めることができる。従って、電力供給期間の制限回路は補充期間生成手段と言い換えることができる。
【００１８】
図１に示すように、ＮＭＯＳＱ２のソース端子と抵抗Ｒ２との接続点が差動増幅器ＯＴＡの反転入力端子に接続されており、差動増幅器ＯＴＡの非反転入力端子は基準電圧Ｖｒｅｆ１の正極端子に接続されている。差動増幅器ＯＴＡは非反転入力端子に入力された基準電圧Ｖｒｅｆ１と反転入力端子に入力された抵抗Ｒ２に発生する電圧との差電圧を電流に変換して出力する。これにより、差動増幅器ＯＴＡからはＬＥＤアレイ２を流れる出力電流ＩＬに比例した電流が出力されることになる。
差動増幅器ＯＴＡの出力端子はサンプルアンドホールド回路ＳＨ２を介して、シャントレギュレータＺ１の制御端子ａに接続されている。サンプルアンドホールド回路ＳＨ２のオンオフ端子は、ＮＭＯＳＱ２のゲート端子と共に外部からのＰＷＭ信号端子に接続されている。
【００１９】
また、ＰＷＭ信号端子はオア（ＯＲ）回路ＯＲの一方の入力端子に接続されていると共に、オン発生回路５にも接続され、オン発生回路５の出力を介してオア（ＯＲ）回路ＯＲの他方の入力端子に接続されている。また、オア（ＯＲ）回路ＯＲの出力端子はインバータＩＮＶ１を介してＰＭＯＳＱ３のゲート端子に接続されている。
ここで、オン発生回路５は、ＰＷＭ信号のダウンエッジに基づいて補充期間を生成するための回路であり、ＰＷＭ信号のＯＮ期間と、オン発生回路５で生成された補充期間との論理和によってＰＭＯＳＱ３がオン／オフ制御される。
【００２０】
シャントレギュレータＺ１のアノードはＧＮＤラインに接続され、シャントレギュレータＺ１のカソードはＰＭＯＳＱ３のドレイン端子に接続されている。そして、ＰＭＯＳＱ３のソース端子はフォトカプラを構成するフォトダイオードＰＣＤのカソードに接続され、フォトダイオードＰＣＤのアノードは外部補助電源Ｖｃｃに接続されている。
【００２１】
また、ＮＭＯＳＱ２のソース端子と抵抗Ｒ２との接続点には、電圧比較器ＣＰの反転入力端子に接続されており、電圧比較器ＣＰの非反転入力端子には基準電圧Ｖｒｅｆ２の正極端子に接続されている。基準電圧Ｖｒｅｆ２は、基準電圧Ｖｒｅｆ１よりも低い電圧が設定されている。
電圧比較器ＣＰは非反転入力端子に入力された基準電圧Ｖｒｅｆ２と反転入力端子に入力された抵抗Ｒ２に発生する電圧とを比較して、ＬＥＤアレイ２を流れる出力電流ＩＬに相当する抵抗Ｒ２の電圧降下が基準電圧Ｖｒｅｆ２以上であるかをオン発生回路５のＤフリップフロップ論理回路ＤＦＦへ出力する。これは、電圧比較器ＣＰは、ＬＥＤアレイ２を流れる出力電流ＩＬの値が基準電圧Ｖｒｅｆ２に達した時にＬレベル信号を出力することになる。
オン発生回路５は電圧比較器ＣＰの出力電圧信号により補充期間を長い期間ｔｓか短い期間ｔｎに切り替えるが、出力電流ＩＬの値が基準電圧Ｖｒｅｆ２に相当する電流に達した時に補充期間を短い期間ｔｎに切り替える。
【００２２】
図２は、オン発生回路５を示す回路構成図である。オン発生回路５は、Ｄフリップフロップ論理回路ＤＦＦ、ＮＭＯＳＱ４、インバータＩＮＶ２、コンデンサＣ３、抵抗Ｒ３、Ｒ４、及びＰＭＯＳＱ５からなる。
ＮＭＯＳＱ４のゲートは、Ｄフリップフロップ論理回路ＤＦＦのクロック入力端子と接続され、ＰＷＭ信号が入力される。Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子は電圧比較器ＣＰの出力端子に接続され、出力端子Ｑは、ＰＭＯＳＱ５のゲート端子に接続される。
また、ＰＭＯＳＱ５のソース端子と抵抗Ｒ３の一方の端子が別電源＋Ｖｃｃに接続され、ＰＭＯＳＱ５とＰＭＯＳＱ５のドレイン端子に接続された抵抗Ｒ４との直列回路が抵抗Ｒ３と並列接続されている。ＮＭＯＳＱ４のドレインとインバータＩＮＶ２の入力端子が接続され、前記接続点に抵抗Ｒ３と抵抗Ｒ４の他方の端子とが接続され、かつ、コンデサＣ３の一方の端子が接続される。コンデンサＣ３の他方の端子はＧＮＤへ接地されている。インバータＩＮＶ２の出力端子は、オン発生回路５の出力端子となって、オア（ＯＲ）回路ＯＲの一方の端子へ接続される。
【００２３】
オン発生回路５は、ＰＷＭ信号のダウンエッジでＯＮ信号を発生して、入力されるＰＷＭ信号のパルス幅を拡張する機能を備える。オン発生回路５の詳細な動作は以下のようになる。
【００２４】
ＰＷＭ信号のパルス波形のダウンエッジがＤフリップフロップ論理回路ＤＦＦのクロック端子に入力されると、Ｄ入力端子電圧レベルが出力端子Ｑから出力される。
Ｄ入力端子電圧レベルがＨレベルの場合には、ＰＭＯＳＱ５はオフ状態になる。ここで、ＰＷＭ信号がダウンエッジのためLレベルにあるので、ＮＭＯＳＱ４はオフ状態にあり、コンデンサＣ３には抵抗Ｒ３を介して電源電圧＋Ｖｃｃが充電され、コンデンサＣ３と抵抗Ｒ３との時定数の間、インバータＩＮＶ２の出力からＨレベル信号が出力される。すなわち、ＰＷＭ信号のダウンエッジから、コンデンサＣ３と抵抗Ｒ３とによる時定数（ｔｓ）の期間にインバータＩＮＶ２の出力からＨレベル信号が出力されることになる。
【００２５】
Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子電圧レベルがＬレベルの場合に、ＰＷＭ信号のダウンエッジがＤフリップフロップ論理回路ＤＦＦのクロック端子に入力されると、出力ＱはＬレベルとなり、ＰＭＯＳＱ５はオン状態になる。また、ＮＭＯＳＱ４は、ＰＷＭ信号のダウンエッジによりオフ状態になっている。
従って、抵抗Ｒ４は、抵抗Ｒ３と並列接続され、電源電圧＋Ｖｃｃを抵抗Ｒ３と抵抗Ｒ４との合成抵抗でコンデンサＣ３を充電開始する。すなわち、ＰＷＭ信号のダウンエッジから、コンデンサＣ３と抵抗Ｒ３と抵抗Ｒ４との合成抵抗とによる時定数（ｔ
ｎ）の期間にインバータＩＮＶ２の出力からＨレベル信号が出力されることになる。
【００２６】
ここで、Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子は、電圧比較器ＣＰの出力に接続されているので、ＬＥＤ電流ＩＬが所定の値未満である場合には、Ｈレベルの信号が入力されることになる。
この場合には、ＰＷＭ信号がダウンエッジ時のＤフリップフロップ論理回路ＤＦＦのＱ出力電圧は入力と同じＨレベルとなるので、ＰＭＯＳＱ５はオフ状態になる。すなわち、抵抗３とコンデンサＣ４とによる時定数回路になり、長い時定数（ｔｓ）が形成される。
また、ＬＥＤ電流ＩＬが所定の値以上である場合には、Ｌレベルの信号が入力されることになるので抵抗３と抵抗Ｒ４との合成抵抗とコンデンサＣ４とによる時定数回路になり、短い時定数（ｔｎ）が形成される。
上述のように、電圧比較器ＣＰの出力に応じて、オン発生回路５から長いパルス（ｔｓ）と短いパルス（ｔｎ）を切換えて出力される。
【００２７】
オア（ＯＲ）回路ＯＲの他方の端子にはオン発生回路５の出力が接続され、オア（ＯＲ）回路ＯＲの一方の端子にはＰＷＭ信号が入力されている。従って、オア（ＯＲ）回路ＯＲの出力は、両端子の信号のオアとなるので、ＰＷＭ信号のパルス幅に対して、上記の時定数（ｔｓ）または（ｔｎ）の期間を補充した出力をする。
すなわち、オン発生回路５で生成された時定数期間（ｔｓ）または（ｔｎ）は補充期間と言い換えることができる。
【００２８】
以上の構成によれば、ＰＷＭ信号のＨレベル期間はサンプルアンドホールド回路ＳＨ２がオン状態となり、基準電圧Ｖｒｅｆ１と抵抗Ｒ２に発生する電圧との差電圧に応じた電流が差動増幅器ＯＴＡから出力され、出力電流ＩＬに応じた誤差信号電圧がシャントレギュレータＺ１の制御端子ａに入力される。
また、ＰＭＯＳＱ３がオン状態であるので、シャントレギュレータＺ１の制御端子ａの電圧に応じた電流、すなわち出力電流ＩＬに対応した電流ＩＦがフォトダイオードＰＣＤを流れ、当該電流が誤差信号ＦＢとしてフォトダイオードＰＣＤからフォトトランジスタＰＣＴＲに出力される。ＰＭＯＳＱ３がオン状態となるのは、インバータＩＮＶ１の出力がＬレベル、すなわち、オア（ＯＲ）回路ＯＲ出力がＨレベル状態であり、誤差信号ＦＢが帰還される期間は、ＰＷＭ信号のオン期間と、オン発生回路５で生成された補充期間との論理和に制限させることになる。
【００２９】
フォトトランジスタＰＣＴＲのコレクタ端子はコントローラ１のフィードバック入力端子Ｆｂに接続され、フォトトランジスタＰＣＴＲのエミッタ端子は接地端子に接続されている。フォトトランジスタＰＣＴＲでは、フォトダイオードＰＣＤからの誤差信号ＦＢが受光されると、受光された誤差信号ＦＢに応じた電流が流れ、コントローラ１に伝達される。これにより、コントローラ１は、誤差信号ＦＢに応じたパルス幅のＰＷＭ信号を生成することで、ＮＭＯＳＱ１をオン／オフ制御して、１次側から２次側負荷に必要な電力を供給し、負荷であるＬＥＤアレイ２が定電流Ｉｓで駆動されるように構成される。
【００３０】
図３は、第１の実施の形態の定電流電源装置の起動時の立ち上がりシーケンスを示したもので、（ａ）はＮＭＯＳＱ２を駆動するＰＷＭ信号、（ａ’）はオン発生回路５から出力される補充期間であるＯＮ信号、（ｂ）はＬＥＤアレイ２を流れる出力電流ＩＬ、（ｃ）は２次側から１次側にフィードバックされる誤差信号ＦＢ、（ｄ）は平滑コンデンサＣ２の両端子間の出力電圧ＶＯ、（ｅ）はＮＭＯＳＱ１を流れる出力電流ＩＤＰをそれぞれ示している。
また、ＰＷＭ信号は、調光が暗めに設定されてＰＷＭ信号のＯＮ期間が比較的短い期間を示している。
【００３１】
図３（ａ）に示すように、時刻Ｔ１においてＰＷＭ信号が立ち上がると、ＰＭＯＳＱ３がオン状態となると共に、サンプルアンドホールド回路ＳＨ２がオン状態となる。これにより、出力電流ＩＬに応じた電流が誤差信号ＦＢとして２次側から１次側に帰還される状態となるが、フィードバック制御の時間遅れにより、図３（ｃ）に示すように、時刻Ｔ２までは誤差信号ＦＢが２次側から１次側に帰還されない。
時刻Ｔ２より誤差信号ＦＢが帰還され、１次側制御回路Ｃｏｎｔ１を介してＮＭＯＳＱ１がスイッチング動作を開始させる。
また、図３（ａ）のＰＷＭ信号に、図３（ａ’）に示すＯＮ信号がオン発生回路５から出力され、２次側から１次側にフィードバックされる誤差信号ＦＢの期間をＴ３〜Ｔ４期間のｔｓ期間補充する。
【００３２】
ＮＭＯＳＱ１のスイッチング動作が開始されると、１次側から２次側に電力が供給されて平滑コンデンサＣ２に電荷が蓄積され、図３（ｄ）に示すように、出力電圧ＶＯが立ち上がる。立ち上がった出力電圧ＶＯが時刻Ｔ５でＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、図３（ｃ）に示すように、ＰＷＭ信号に同期してＬＥＤ電流ＩＬが流れ始め、時刻Ｔ９において定電流Ｉｓに達する。
【００３３】
ここで、図３（ａ’）に示すように、時刻Ｔ１〜Ｔ７の期間のＯＮ信号のパルス幅Ｔｓは、時刻Ｔ８以降のＯＮ信号のパルス幅Ｔｎと比較して長いパルス幅となっている。これは、時刻Ｔ５〜Ｔ６期間のＬＥＤアレイ２に流れる出力電流ＩＬが、定電流Ｉｓに達していないため、ＰＷＭ信号のパルス幅に関わらず、出力電圧ＶＯを急峻に立ち上げさせる。
この詳細な動作は、電圧比較器ＣＰにより、ＬＥＤアレイ２に流れる電流を検出する抵抗Ｒ２の電圧降下を基準電圧Ｖｒｅｆ２と比較して、抵抗Ｒ２の電圧降下が基準電圧Ｖｒｅｆ２を下回っている場合には、スイッチＳｔｄを介してオン発生回路５へＨレベルの信号を出力して、オン発生回路５から長い補充期間Ｔｓを発生させる。
また、基準電圧Ｖｒｅｆ２は、基準電圧Ｖｒｅｆ１の９０％前後の値に設定することが好ましい。
【００３４】
時刻Ｔ８において、図３（ｂ）に示すＬＥＤアレイ２に流れる出力電流ＩＬは、基準電圧Ｖｒｅｆ２に相当する電流を超えているので、電圧比較器ＣＰの出力はＬレベルとなり、スイッチＳｔｄをｔｓ側からｔｎ側へ切替え、オン発生回路５から短い補充期間Ｔｎを発生させる。これにより、図３（ｅ）に示すように、ＮＭＯＳＱ１のスイッチング動作期間は短くなるが、時刻Ｔ９において、出力電流ＩＬは、定電流Ｉｓに達する。
【００３５】
時刻Ｔ９以降の定常動作状態は、オン発生回路５から補充期間Ｔｎが発生され、ＰＷＭ信号のパルス幅に対して補充期間Ｔｎ分誤差信号ＦＢが出力される（時刻Ｔ１３〜Ｔ１４など）。この補充期間Ｔｎ動作により、ＰＷＭ信号のオフ期間の出力電圧ＶＯは、定格電圧よりもわずかに高い電圧を保持する。
【００３６】
オン発生回路５は、入力されたトリガに対して予め設定されたパルス幅のワンショットパルスを発生させる回路であり、図３（ａ’）に示すように、ＰＷＭ信号のダウンエッジ、すなわちＰＷＭ信号のＯＮ期間の終了のタイミングをトリガとして、補充期間となる予め設定されたパルス幅（ｔｓまたはｔｎ）のパルスが生成されるＯＮ信号を出力する。これにより、ＰＷＭ信号のＯＮ期間と、当該ＰＷＭ信号のＯＮ期間に引き続くパルス幅の補充期間に、ＰＭＯＳＱ３がオン状態となる。
従って、図３（ａ）に示すように、時刻Ｔ９や時刻Ｔ１３でＰＷＭ信号が立ち下がると、サンプルアンドホールド回路ＳＨ２はホールド状態となるが、ＰＭＯＳＱ３は、パルス幅Ｔｎの期間、すなわち時刻Ｔ９〜Ｔ１０や時刻Ｔ１３〜Ｔ１４の期間は、ＯＮ状態に維持される。当該期間は、サンプルアンドホールド回路ＳＨ２がホールド状態となるため、ＰＷＭ信号のダウンエッジ時の電圧が維持されて、図３（ｃ）に示すように、２次側から１次側に誤差信号ＦＢが帰還される。
これにより、平滑コンデンサＣ２に１次側から電力が供給されることになるが、ＰＷＭ信号が立ち下がって、ＬＥＤアレイ２が駆動されていないため、供給された電力が平滑コンデンサＣ２に蓄積される。
時刻Ｔ９〜Ｔ１０や時刻Ｔ１３〜Ｔ１４の期間に平滑コンデンサＣ２に蓄積される電力によって、時刻Ｔ９や時刻Ｔ１４の時点で、図３（ｄ）に示すように、出力電圧ＶＯ（実線）が定格電圧（点線）よりΔＶ分高くなるように構成されている。
換言するならば、ＰＷＭ信号のオン時間に引き続くパルス幅Ｔｎの期間で、次回のＰＷＭ信号の立ち上がりにおけるフィードバック制御の時間遅れの期間にＬＥＤアレイ２の駆動に消費される電力が平滑コンデンサＣ２に１次側から供給される。
従って、ＰＷＭ信号のオン時間において、出力電圧ＶＯがほぼ定格電圧に、出力電流ＩＬがほぼ定電流Ｉｓにそれぞれ維持されることになり、フィードバック制御に時間遅れが発生する実施の形態の回路構成であっても、負荷であるＬＥＤアレイ２を定電流Ｉｓで駆動することができるという効果を奏する。
【００３７】
なお、ＰＷＭ信号のオン時間に引き続くパルス幅Ｔｎの期間に平滑コンデンサＣ２に供給される電力と、ＰＷＭ信号の立ち上がりにおけるフィードバック制御の時間遅れの期間に、ＬＥＤアレイ２の駆動に消費される電力とがほぼ同一であることが好ましいが、両者が多少異なっていてもＰＷＭ信号の立ち上がりにおける出力電流ＩＬの低下を防止する効果を得ることができる。
【００３８】
以上のように、実施の形態によれば、抵抗Ｒ１による電圧降下によってＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出し、コンパレータＣＰ１によって検出してＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下と第２基準電圧Ｖｒｅｆ２とを比較することで、起動時に、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２に到達するまで、ＰＷＭ信号に同期してオン発生回路５から長い補充期間Ｔｓを発生させ、１次側から２次側に電力を供給させるように構成されている。この構成により、実施の形態は、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧Ｖ０の立ち上げを速やかに行うことができるという効果を奏する。
【００３９】
なお、上述の実施の形態では、ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２を負荷として駆動する例を説明したが、１個のＬＥＤでも良い。また、直流で駆動することができる負荷であれば、ＬＥＤに限定されることはない。
【００４０】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００４１】
１ コントローラ
２ ＬＥＤアレイ
２１〜２ｎ ＬＥＤ
Ｃ１、Ｃ２ 平滑コンデンサ
Ｃ３ コンデンサ
ＣＰ コンパレータ
ＤＢ 整流回路
ＩＮＶ１、ＩＮＶ２ インバータ回路
ＦＦ１ フリップフロップ回路
Ｄ１ 整流ダイオード
ＯＲ オア（ＯＲ）回路
ＯＴＡ 差動増幅器
ＰＣＤ フォトダイオードカプラ
ＰＣＴＲ フォトトランジスタカプラ
Ｑ１、Ｑ２、Ｑ４ ＭＯＳＦＥＴ（ＮＭＯＳ）
Ｑ３、Ｑ５ ＭＯＳＦＥＴ（ＰＭＯＳ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
ＳＨ１、ＳＨ２ サンプルアンドホールド回路
Ｔ トランス
Ｖｒｅｆ１ 第１基準電圧
Ｖｒｅｆ２ 第２基準電圧（第２基準値）
Ｚ１ シャントレギュレータ
ＤＦＦ Ｄフリップフロップ論理回路
【技術分野】
【０００１】
本発明は、負荷を定電流で駆動する定電流電源装置に係り、特にＰＷＭ制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるパルス信号（以下、ＰＷＭ信号と称す）で負荷を駆動する定電流電源装置に関する。
【背景技術】
【０００２】
ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）は、電流の大きさに応じて色調が変化する特性を有している。従って、ＬＥＤを定電流で駆動するが一般的であり、調光制御を行う場合には、ＰＷＭ信号でＬＥＤをオン／オフ駆動させ、ＰＷＭ信号のデューティ比によって光量を調整している。
【０００３】
一方、負荷を定電流で駆動する定電流電源装置としてスイッチング電源を用いる場合には、出力電流を検出してフィードバック制御を行う必要がある。上述のようにＰＷＭ信号によってＬＥＤを駆動する場合、ＬＥＤが点灯期間と消灯期間とを繰り返すことになり、当然ながら消灯期間ではＬＥＤに電流が流れず、出力電流がゼロとしてフィードバックされてしまう。このように、出力電流がゼロとしてフィードバックされると、過剰な電力が供給されすぎてしまうため、フィードバック制御をＬＥＤの点灯期間中に制限させることで、過剰な電力の供給を防止させることが提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、非絶縁方式の昇圧型チョッパー型のスイッチング電源が開示されており、ＬＥＤを点灯するＯＮ期間はＬＥＤ動作電流指示値に基づいて動作電流を供給し、ＬＥＤを消灯させるＯＦＦ期間はＬＥＤと供給電圧をｎ型ＭＯＳトランジスタにて切り離し、且つＬＥＤ供給電圧源であるスイッチング電源のスイッチング動作も同期してオフさせている。このように特許文献１では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させることで、待機時の消費電力を低下させることを行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１４７４３５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図４に、従来技術の定電流電源装置の回路構成図を示す。
また、図５は、図４の従来技術の定電流電源装置の動作を説明するための波形図であり、（ａ）はＰＷＭ信号、（ｂ）は電源ラインの出力電圧、（ｃ）はＬＥＤアレイ２を流れるＬＥＤ電流、（ｄ）はＬＥＤ駆動信号、（ｅ）は誤差信号ＦＢをそれぞれ示している。
図５を参照すると、時刻ｔ０にＰＷＭ信号が入力されると、ＰＷＭ信号に同期したＬＥＤ駆動信号も出力され、１次側から２次側に電力が供給されて出力電圧が立ち上がる。時刻ｔ１で出力電圧がＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、ＬＥＤ電流が流れ初める。そして時刻ｔ２で出力電圧が所定の電圧に到達以降は、ＬＥＤアレイ２が定電流で駆動されることになる。
【０００７】
しかしながら、従来技術では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させるため、電源起動時の立ち上がりシーケンスにおいても、ＬＥＤ駆動信号がＨレベルとなるＬＥＤを点灯するＯＮ期間のみスイッチング電源はオンとなり、１次側から２次側に電力が供給される。
従って、図５に示すように、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合には、スイッチング電源はオン期間が短くなるため、出力電圧の立ち上り時間が遅延し、規定のＬＥＤ電流が流れてＬＥＤが発光するまでに時間がかかってしまうという問題点があった。
なお、特許文献１のように、非絶縁方式の昇圧型チョッパー型のスイッチング電源では、入力電圧をかさ上げして出力電圧を得るので、入力電圧と出力電圧との差分により立ち上がり時間の遅延は短くなる場合があるが、絶縁方式のＤＣ−ＤＣコンバータのスイッチング電源では、出力電圧が必ず０Ｖから立ち上がるので、出力電圧の立ち上り時間の遅延が顕著になる。
【０００８】
また、ＰＷＭ信号のデューティ比に応じて、スイッチング電源はオン期間が変化するため、出力電圧立ち上り時間が定まらず、規定のＬＥＤ電流が流れてＬＥＤが発光するまでの時間にバラツキが生じてしまう。
【０００９】
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧の立ち上げを速やかに行うことができる定電流電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の定電流電源装置は、負荷をオン／オフ駆動する外部パルス信号に同期させて負荷に電力を供給すると共に、２次側に供給された電力を用いて負荷を設定された定電流で駆動する定電流電源装置であって、
負荷を流れる電流を検出する負荷電流検出手段と、
負荷電流検出手段によって検出された負荷電流と予め設定された第２基準値とを比較して差分の信号を出力する誤差信号生成手段を具備し、
起動時には、負荷電流が第２基準値に到達するまで、外部パルス信号に拘わらず、第１の補充期間の間、誤差信号生成手段からの差分の信号に基づき負荷に電力を供給させ、
負荷電流が第２基準値に到達後は、外部パルス信号に拘わらず第１の補充期間より短い第２の補充期間の間、負荷電流比較手段からの差分の信号に基づき負荷に電力を供給させる補充期間生成手段を備えることを特徴とする。
また、本発明の定電流電源装置においては、補充期間は、パルス信号のＯＮ期間の終了のタイミングをトリガとして生成された所定の期間であることを特微とする。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る定電流電源装置の実施の形態の回路構成を示す回路構成図である。
【図２】オン発生回路５を示す回路構成図である。
【図３】図１の定常動作時における各部の信号波形、及び動作波形を示す波形図である。
【図４】従来技術の定電流電源装置の回路構成図である。
【図５】図４の各部の信号波形、及び動作波形を示す波形図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
【００１３】
（実施の形態）
図１に、本発明に係る定電流電源装置の実施の形態の回路構成を示す回路構成図を示す。
第１の実施の形態の定電流電源装置は、図１に示すように、整流回路ＤＢと、平滑コンデンサＣ１と、コントローラ１と、Ｎ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１と、抵抗Ｒ１と、トランスＴと、整流ダイオードＤ１と、平滑コンデンサＣ２と、抵抗Ｒ２と、ＮＭＯＳＱ２と、差動増幅器ＯＴＡと、サンプルアンドホールド回路ＳＨ２と、基準電圧Ｖｒｅｆ１と、基準電圧Ｖｒｅｆ２と、シャントレギュレータＺ１と、オン発生回路５と、比較器ＣＰと、オア（ＯＲ）回路ＯＲと、インバータＩＮＶ１と、Ｐ型のＭＯＳＦＥＴ（以下、ＰＭＯＳと称す）Ｑ３と、フォトダイオードＰＣＤ及びフォトトランジスタＰＣＴＲで構成されるフォトカプラとを備え、ＬＥＤアレイ２を定電流Ｉｓで駆動するように構成されている。
なお、第１の実施の形態の定電流電源装置において、図４に示す従来の定電流電源装置と同一の構成については同一符号を付与して説明を省略する。
【００１４】
整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力負極端子は、スイッチング素子であるＮ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１のソース端子が接続され、ＮＭＯＳＱ１のドレイン端子はトランスＴの一次巻線Ｐを介して整流回路ＤＢの整流出力正極端子に接続されている。また、ＮＭＯＳＱ１のゲート端子は１次側制御回路Ｃｏｎｔ１に接続され、１次側制御回路Ｃｏｎｔ１によってＮＭＯＳＱ１がオン／オフ制御される。ＮＭＯＳＱ１のオン／オフ制御により、整流回路ＤＢと平滑コンデンサＣ１とで整流平滑された直流電源がトランスＴの一次巻線Ｐに印加される。
【００１５】
トランスＴには、ＮＭＯＳＱ１がオンしている時に磁気エネルギーが蓄えられ、ＮＭＯＳＱ１がオフしているときに蓄えられた磁気エネルギーがトランスＴの二次巻線Ｓから電力として放出される。トランスＴの二次巻線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣ２が接続され、トランスＴの二次巻線Ｓから放出された電力は、整流ダイオードＤ１と平滑コンデンサＣ２により整流平滑される。なお、平滑コンデンサＣ２の正極端子に接続されているラインが出力電圧Ｖ０の電源ラインとなり、平滑コンデンサＣ２の負極端子が接続されたラインは接地端子に接続されたＧＮＤラインとなる。
【００１６】
ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２が外部装置から調光される駆動対象の負荷として用いられる。ＬＥＤアレイ２と、ＮＭＯＳＱ２と、抵抗Ｒ２とが電源ラインとＧＮＤラインとの間に直列に接続されている。ＬＥＤアレイ２のアノード側端子が電源ラインに接続され、ＬＥＤアレイ２のカソード側端子にＮＭＯＳＱ２のドレイン端子が接続され、ＮＭＯＳＱ２のソース端子が抵抗Ｒ２を介してＧＮＤラインに接続されている。
【００１７】
抵抗Ｒ２、差動増幅器ＯＴＡ、サンプルアンドホールド回路ＳＨ２、基準電圧Ｖｒｅｆ１、コンデンサＣ３、及びシャントレギュレータＺ１は、ＬＥＤアレイ２を流れる出力電流ＩＬに対応する誤差信号ＦＢを生成する誤差信号生成回路として機能する。また、フォトダイオードＰＣＤ及びフォトトランジスタＰＣＴＲで構成されるフォトカプラは、誤差信号生成回路で生成された誤差信号ＦＢを２次側から１次側コントローラ１へ帰還するフィードバック回路として機能する。
さらに、コントローラ１は、フィードバック回路を介して帰還された誤差信号ＦＢに基づいて１次側から２次側への電力供給を制御する制御回路として機能する。誤差信号ＦＢがコントローラ１のＦｂ端子に入力されることで、コントローラ１は１次側から２次側負荷への電力の供給を開始させ、フォトトランジスタＰＣＴＲで受光した誤差信号ＦＢがなくなることで、コントローラは１次側から２次側負荷への電力供給を停止する。
また、オン発生回路５、オア（ＯＲ）回路ＯＲ、インバータＩＮＶ１、ＰＭＯＳＱ３、電圧比較器ＣＰ、基準電圧Ｖｒｅｆ２、及び抵抗Ｒ２は、誤差信号ＦＢが１次側へ帰還される期間を制限するので、電力供給期間の制限回路として機能する。
さらに、電圧比較器ＣＰはオン発生回路５が発生する補充期間を長い期間ｔｓと短い期間ｔｎとに切換える回路として機能する。これは、ＬＥＤアレイ２に流れる電流ＩＬが予め決められた電流まで達していない場合、補充される期間を長い期間ｔｓに切換えることで、１次側から２次側へ供給される電力を増加させて、起動時の出力電圧ＶＯの立ち上がり時間を早めることができる。従って、電力供給期間の制限回路は補充期間生成手段と言い換えることができる。
【００１８】
図１に示すように、ＮＭＯＳＱ２のソース端子と抵抗Ｒ２との接続点が差動増幅器ＯＴＡの反転入力端子に接続されており、差動増幅器ＯＴＡの非反転入力端子は基準電圧Ｖｒｅｆ１の正極端子に接続されている。差動増幅器ＯＴＡは非反転入力端子に入力された基準電圧Ｖｒｅｆ１と反転入力端子に入力された抵抗Ｒ２に発生する電圧との差電圧を電流に変換して出力する。これにより、差動増幅器ＯＴＡからはＬＥＤアレイ２を流れる出力電流ＩＬに比例した電流が出力されることになる。
差動増幅器ＯＴＡの出力端子はサンプルアンドホールド回路ＳＨ２を介して、シャントレギュレータＺ１の制御端子ａに接続されている。サンプルアンドホールド回路ＳＨ２のオンオフ端子は、ＮＭＯＳＱ２のゲート端子と共に外部からのＰＷＭ信号端子に接続されている。
【００１９】
また、ＰＷＭ信号端子はオア（ＯＲ）回路ＯＲの一方の入力端子に接続されていると共に、オン発生回路５にも接続され、オン発生回路５の出力を介してオア（ＯＲ）回路ＯＲの他方の入力端子に接続されている。また、オア（ＯＲ）回路ＯＲの出力端子はインバータＩＮＶ１を介してＰＭＯＳＱ３のゲート端子に接続されている。
ここで、オン発生回路５は、ＰＷＭ信号のダウンエッジに基づいて補充期間を生成するための回路であり、ＰＷＭ信号のＯＮ期間と、オン発生回路５で生成された補充期間との論理和によってＰＭＯＳＱ３がオン／オフ制御される。
【００２０】
シャントレギュレータＺ１のアノードはＧＮＤラインに接続され、シャントレギュレータＺ１のカソードはＰＭＯＳＱ３のドレイン端子に接続されている。そして、ＰＭＯＳＱ３のソース端子はフォトカプラを構成するフォトダイオードＰＣＤのカソードに接続され、フォトダイオードＰＣＤのアノードは外部補助電源Ｖｃｃに接続されている。
【００２１】
また、ＮＭＯＳＱ２のソース端子と抵抗Ｒ２との接続点には、電圧比較器ＣＰの反転入力端子に接続されており、電圧比較器ＣＰの非反転入力端子には基準電圧Ｖｒｅｆ２の正極端子に接続されている。基準電圧Ｖｒｅｆ２は、基準電圧Ｖｒｅｆ１よりも低い電圧が設定されている。
電圧比較器ＣＰは非反転入力端子に入力された基準電圧Ｖｒｅｆ２と反転入力端子に入力された抵抗Ｒ２に発生する電圧とを比較して、ＬＥＤアレイ２を流れる出力電流ＩＬに相当する抵抗Ｒ２の電圧降下が基準電圧Ｖｒｅｆ２以上であるかをオン発生回路５のＤフリップフロップ論理回路ＤＦＦへ出力する。これは、電圧比較器ＣＰは、ＬＥＤアレイ２を流れる出力電流ＩＬの値が基準電圧Ｖｒｅｆ２に達した時にＬレベル信号を出力することになる。
オン発生回路５は電圧比較器ＣＰの出力電圧信号により補充期間を長い期間ｔｓか短い期間ｔｎに切り替えるが、出力電流ＩＬの値が基準電圧Ｖｒｅｆ２に相当する電流に達した時に補充期間を短い期間ｔｎに切り替える。
【００２２】
図２は、オン発生回路５を示す回路構成図である。オン発生回路５は、Ｄフリップフロップ論理回路ＤＦＦ、ＮＭＯＳＱ４、インバータＩＮＶ２、コンデンサＣ３、抵抗Ｒ３、Ｒ４、及びＰＭＯＳＱ５からなる。
ＮＭＯＳＱ４のゲートは、Ｄフリップフロップ論理回路ＤＦＦのクロック入力端子と接続され、ＰＷＭ信号が入力される。Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子は電圧比較器ＣＰの出力端子に接続され、出力端子Ｑは、ＰＭＯＳＱ５のゲート端子に接続される。
また、ＰＭＯＳＱ５のソース端子と抵抗Ｒ３の一方の端子が別電源＋Ｖｃｃに接続され、ＰＭＯＳＱ５とＰＭＯＳＱ５のドレイン端子に接続された抵抗Ｒ４との直列回路が抵抗Ｒ３と並列接続されている。ＮＭＯＳＱ４のドレインとインバータＩＮＶ２の入力端子が接続され、前記接続点に抵抗Ｒ３と抵抗Ｒ４の他方の端子とが接続され、かつ、コンデサＣ３の一方の端子が接続される。コンデンサＣ３の他方の端子はＧＮＤへ接地されている。インバータＩＮＶ２の出力端子は、オン発生回路５の出力端子となって、オア（ＯＲ）回路ＯＲの一方の端子へ接続される。
【００２３】
オン発生回路５は、ＰＷＭ信号のダウンエッジでＯＮ信号を発生して、入力されるＰＷＭ信号のパルス幅を拡張する機能を備える。オン発生回路５の詳細な動作は以下のようになる。
【００２４】
ＰＷＭ信号のパルス波形のダウンエッジがＤフリップフロップ論理回路ＤＦＦのクロック端子に入力されると、Ｄ入力端子電圧レベルが出力端子Ｑから出力される。
Ｄ入力端子電圧レベルがＨレベルの場合には、ＰＭＯＳＱ５はオフ状態になる。ここで、ＰＷＭ信号がダウンエッジのためLレベルにあるので、ＮＭＯＳＱ４はオフ状態にあり、コンデンサＣ３には抵抗Ｒ３を介して電源電圧＋Ｖｃｃが充電され、コンデンサＣ３と抵抗Ｒ３との時定数の間、インバータＩＮＶ２の出力からＨレベル信号が出力される。すなわち、ＰＷＭ信号のダウンエッジから、コンデンサＣ３と抵抗Ｒ３とによる時定数（ｔｓ）の期間にインバータＩＮＶ２の出力からＨレベル信号が出力されることになる。
【００２５】
Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子電圧レベルがＬレベルの場合に、ＰＷＭ信号のダウンエッジがＤフリップフロップ論理回路ＤＦＦのクロック端子に入力されると、出力ＱはＬレベルとなり、ＰＭＯＳＱ５はオン状態になる。また、ＮＭＯＳＱ４は、ＰＷＭ信号のダウンエッジによりオフ状態になっている。
従って、抵抗Ｒ４は、抵抗Ｒ３と並列接続され、電源電圧＋Ｖｃｃを抵抗Ｒ３と抵抗Ｒ４との合成抵抗でコンデンサＣ３を充電開始する。すなわち、ＰＷＭ信号のダウンエッジから、コンデンサＣ３と抵抗Ｒ３と抵抗Ｒ４との合成抵抗とによる時定数（ｔ
ｎ）の期間にインバータＩＮＶ２の出力からＨレベル信号が出力されることになる。
【００２６】
ここで、Ｄフリップフロップ論理回路ＤＦＦのＤ入力端子は、電圧比較器ＣＰの出力に接続されているので、ＬＥＤ電流ＩＬが所定の値未満である場合には、Ｈレベルの信号が入力されることになる。
この場合には、ＰＷＭ信号がダウンエッジ時のＤフリップフロップ論理回路ＤＦＦのＱ出力電圧は入力と同じＨレベルとなるので、ＰＭＯＳＱ５はオフ状態になる。すなわち、抵抗３とコンデンサＣ４とによる時定数回路になり、長い時定数（ｔｓ）が形成される。
また、ＬＥＤ電流ＩＬが所定の値以上である場合には、Ｌレベルの信号が入力されることになるので抵抗３と抵抗Ｒ４との合成抵抗とコンデンサＣ４とによる時定数回路になり、短い時定数（ｔｎ）が形成される。
上述のように、電圧比較器ＣＰの出力に応じて、オン発生回路５から長いパルス（ｔｓ）と短いパルス（ｔｎ）を切換えて出力される。
【００２７】
オア（ＯＲ）回路ＯＲの他方の端子にはオン発生回路５の出力が接続され、オア（ＯＲ）回路ＯＲの一方の端子にはＰＷＭ信号が入力されている。従って、オア（ＯＲ）回路ＯＲの出力は、両端子の信号のオアとなるので、ＰＷＭ信号のパルス幅に対して、上記の時定数（ｔｓ）または（ｔｎ）の期間を補充した出力をする。
すなわち、オン発生回路５で生成された時定数期間（ｔｓ）または（ｔｎ）は補充期間と言い換えることができる。
【００２８】
以上の構成によれば、ＰＷＭ信号のＨレベル期間はサンプルアンドホールド回路ＳＨ２がオン状態となり、基準電圧Ｖｒｅｆ１と抵抗Ｒ２に発生する電圧との差電圧に応じた電流が差動増幅器ＯＴＡから出力され、出力電流ＩＬに応じた誤差信号電圧がシャントレギュレータＺ１の制御端子ａに入力される。
また、ＰＭＯＳＱ３がオン状態であるので、シャントレギュレータＺ１の制御端子ａの電圧に応じた電流、すなわち出力電流ＩＬに対応した電流ＩＦがフォトダイオードＰＣＤを流れ、当該電流が誤差信号ＦＢとしてフォトダイオードＰＣＤからフォトトランジスタＰＣＴＲに出力される。ＰＭＯＳＱ３がオン状態となるのは、インバータＩＮＶ１の出力がＬレベル、すなわち、オア（ＯＲ）回路ＯＲ出力がＨレベル状態であり、誤差信号ＦＢが帰還される期間は、ＰＷＭ信号のオン期間と、オン発生回路５で生成された補充期間との論理和に制限させることになる。
【００２９】
フォトトランジスタＰＣＴＲのコレクタ端子はコントローラ１のフィードバック入力端子Ｆｂに接続され、フォトトランジスタＰＣＴＲのエミッタ端子は接地端子に接続されている。フォトトランジスタＰＣＴＲでは、フォトダイオードＰＣＤからの誤差信号ＦＢが受光されると、受光された誤差信号ＦＢに応じた電流が流れ、コントローラ１に伝達される。これにより、コントローラ１は、誤差信号ＦＢに応じたパルス幅のＰＷＭ信号を生成することで、ＮＭＯＳＱ１をオン／オフ制御して、１次側から２次側負荷に必要な電力を供給し、負荷であるＬＥＤアレイ２が定電流Ｉｓで駆動されるように構成される。
【００３０】
図３は、第１の実施の形態の定電流電源装置の起動時の立ち上がりシーケンスを示したもので、（ａ）はＮＭＯＳＱ２を駆動するＰＷＭ信号、（ａ’）はオン発生回路５から出力される補充期間であるＯＮ信号、（ｂ）はＬＥＤアレイ２を流れる出力電流ＩＬ、（ｃ）は２次側から１次側にフィードバックされる誤差信号ＦＢ、（ｄ）は平滑コンデンサＣ２の両端子間の出力電圧ＶＯ、（ｅ）はＮＭＯＳＱ１を流れる出力電流ＩＤＰをそれぞれ示している。
また、ＰＷＭ信号は、調光が暗めに設定されてＰＷＭ信号のＯＮ期間が比較的短い期間を示している。
【００３１】
図３（ａ）に示すように、時刻Ｔ１においてＰＷＭ信号が立ち上がると、ＰＭＯＳＱ３がオン状態となると共に、サンプルアンドホールド回路ＳＨ２がオン状態となる。これにより、出力電流ＩＬに応じた電流が誤差信号ＦＢとして２次側から１次側に帰還される状態となるが、フィードバック制御の時間遅れにより、図３（ｃ）に示すように、時刻Ｔ２までは誤差信号ＦＢが２次側から１次側に帰還されない。
時刻Ｔ２より誤差信号ＦＢが帰還され、１次側制御回路Ｃｏｎｔ１を介してＮＭＯＳＱ１がスイッチング動作を開始させる。
また、図３（ａ）のＰＷＭ信号に、図３（ａ’）に示すＯＮ信号がオン発生回路５から出力され、２次側から１次側にフィードバックされる誤差信号ＦＢの期間をＴ３〜Ｔ４期間のｔｓ期間補充する。
【００３２】
ＮＭＯＳＱ１のスイッチング動作が開始されると、１次側から２次側に電力が供給されて平滑コンデンサＣ２に電荷が蓄積され、図３（ｄ）に示すように、出力電圧ＶＯが立ち上がる。立ち上がった出力電圧ＶＯが時刻Ｔ５でＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、図３（ｃ）に示すように、ＰＷＭ信号に同期してＬＥＤ電流ＩＬが流れ始め、時刻Ｔ９において定電流Ｉｓに達する。
【００３３】
ここで、図３（ａ’）に示すように、時刻Ｔ１〜Ｔ７の期間のＯＮ信号のパルス幅Ｔｓは、時刻Ｔ８以降のＯＮ信号のパルス幅Ｔｎと比較して長いパルス幅となっている。これは、時刻Ｔ５〜Ｔ６期間のＬＥＤアレイ２に流れる出力電流ＩＬが、定電流Ｉｓに達していないため、ＰＷＭ信号のパルス幅に関わらず、出力電圧ＶＯを急峻に立ち上げさせる。
この詳細な動作は、電圧比較器ＣＰにより、ＬＥＤアレイ２に流れる電流を検出する抵抗Ｒ２の電圧降下を基準電圧Ｖｒｅｆ２と比較して、抵抗Ｒ２の電圧降下が基準電圧Ｖｒｅｆ２を下回っている場合には、スイッチＳｔｄを介してオン発生回路５へＨレベルの信号を出力して、オン発生回路５から長い補充期間Ｔｓを発生させる。
また、基準電圧Ｖｒｅｆ２は、基準電圧Ｖｒｅｆ１の９０％前後の値に設定することが好ましい。
【００３４】
時刻Ｔ８において、図３（ｂ）に示すＬＥＤアレイ２に流れる出力電流ＩＬは、基準電圧Ｖｒｅｆ２に相当する電流を超えているので、電圧比較器ＣＰの出力はＬレベルとなり、スイッチＳｔｄをｔｓ側からｔｎ側へ切替え、オン発生回路５から短い補充期間Ｔｎを発生させる。これにより、図３（ｅ）に示すように、ＮＭＯＳＱ１のスイッチング動作期間は短くなるが、時刻Ｔ９において、出力電流ＩＬは、定電流Ｉｓに達する。
【００３５】
時刻Ｔ９以降の定常動作状態は、オン発生回路５から補充期間Ｔｎが発生され、ＰＷＭ信号のパルス幅に対して補充期間Ｔｎ分誤差信号ＦＢが出力される（時刻Ｔ１３〜Ｔ１４など）。この補充期間Ｔｎ動作により、ＰＷＭ信号のオフ期間の出力電圧ＶＯは、定格電圧よりもわずかに高い電圧を保持する。
【００３６】
オン発生回路５は、入力されたトリガに対して予め設定されたパルス幅のワンショットパルスを発生させる回路であり、図３（ａ’）に示すように、ＰＷＭ信号のダウンエッジ、すなわちＰＷＭ信号のＯＮ期間の終了のタイミングをトリガとして、補充期間となる予め設定されたパルス幅（ｔｓまたはｔｎ）のパルスが生成されるＯＮ信号を出力する。これにより、ＰＷＭ信号のＯＮ期間と、当該ＰＷＭ信号のＯＮ期間に引き続くパルス幅の補充期間に、ＰＭＯＳＱ３がオン状態となる。
従って、図３（ａ）に示すように、時刻Ｔ９や時刻Ｔ１３でＰＷＭ信号が立ち下がると、サンプルアンドホールド回路ＳＨ２はホールド状態となるが、ＰＭＯＳＱ３は、パルス幅Ｔｎの期間、すなわち時刻Ｔ９〜Ｔ１０や時刻Ｔ１３〜Ｔ１４の期間は、ＯＮ状態に維持される。当該期間は、サンプルアンドホールド回路ＳＨ２がホールド状態となるため、ＰＷＭ信号のダウンエッジ時の電圧が維持されて、図３（ｃ）に示すように、２次側から１次側に誤差信号ＦＢが帰還される。
これにより、平滑コンデンサＣ２に１次側から電力が供給されることになるが、ＰＷＭ信号が立ち下がって、ＬＥＤアレイ２が駆動されていないため、供給された電力が平滑コンデンサＣ２に蓄積される。
時刻Ｔ９〜Ｔ１０や時刻Ｔ１３〜Ｔ１４の期間に平滑コンデンサＣ２に蓄積される電力によって、時刻Ｔ９や時刻Ｔ１４の時点で、図３（ｄ）に示すように、出力電圧ＶＯ（実線）が定格電圧（点線）よりΔＶ分高くなるように構成されている。
換言するならば、ＰＷＭ信号のオン時間に引き続くパルス幅Ｔｎの期間で、次回のＰＷＭ信号の立ち上がりにおけるフィードバック制御の時間遅れの期間にＬＥＤアレイ２の駆動に消費される電力が平滑コンデンサＣ２に１次側から供給される。
従って、ＰＷＭ信号のオン時間において、出力電圧ＶＯがほぼ定格電圧に、出力電流ＩＬがほぼ定電流Ｉｓにそれぞれ維持されることになり、フィードバック制御に時間遅れが発生する実施の形態の回路構成であっても、負荷であるＬＥＤアレイ２を定電流Ｉｓで駆動することができるという効果を奏する。
【００３７】
なお、ＰＷＭ信号のオン時間に引き続くパルス幅Ｔｎの期間に平滑コンデンサＣ２に供給される電力と、ＰＷＭ信号の立ち上がりにおけるフィードバック制御の時間遅れの期間に、ＬＥＤアレイ２の駆動に消費される電力とがほぼ同一であることが好ましいが、両者が多少異なっていてもＰＷＭ信号の立ち上がりにおける出力電流ＩＬの低下を防止する効果を得ることができる。
【００３８】
以上のように、実施の形態によれば、抵抗Ｒ１による電圧降下によってＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出し、コンパレータＣＰ１によって検出してＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下と第２基準電圧Ｖｒｅｆ２とを比較することで、起動時に、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２に到達するまで、ＰＷＭ信号に同期してオン発生回路５から長い補充期間Ｔｓを発生させ、１次側から２次側に電力を供給させるように構成されている。この構成により、実施の形態は、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧Ｖ０の立ち上げを速やかに行うことができるという効果を奏する。
【００３９】
なお、上述の実施の形態では、ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２を負荷として駆動する例を説明したが、１個のＬＥＤでも良い。また、直流で駆動することができる負荷であれば、ＬＥＤに限定されることはない。
【００４０】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００４１】
１ コントローラ
２ ＬＥＤアレイ
２１〜２ｎ ＬＥＤ
Ｃ１、Ｃ２ 平滑コンデンサ
Ｃ３ コンデンサ
ＣＰ コンパレータ
ＤＢ 整流回路
ＩＮＶ１、ＩＮＶ２ インバータ回路
ＦＦ１ フリップフロップ回路
Ｄ１ 整流ダイオード
ＯＲ オア（ＯＲ）回路
ＯＴＡ 差動増幅器
ＰＣＤ フォトダイオードカプラ
ＰＣＴＲ フォトトランジスタカプラ
Ｑ１、Ｑ２、Ｑ４ ＭＯＳＦＥＴ（ＮＭＯＳ）
Ｑ３、Ｑ５ ＭＯＳＦＥＴ（ＰＭＯＳ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
ＳＨ１、ＳＨ２ サンプルアンドホールド回路
Ｔ トランス
Ｖｒｅｆ１ 第１基準電圧
Ｖｒｅｆ２ 第２基準電圧（第２基準値）
Ｚ１ シャントレギュレータ
ＤＦＦ Ｄフリップフロップ論理回路
【特許請求の範囲】
【請求項１】
負荷をオン／オフ駆動する外部パルス信号に同期させて負荷に電力を供給すると共に、供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
前記負荷を流れる電流を検出する負荷電流検出手段と、
該負荷電流検出手段によって検出された前記負荷電流と予め設定された第２基準値とを比較して差分の信号を出力する誤差信号生成手段を具備し、
起動時には、前記負荷電流が前記第２基準値に到達するまで、前記外部パルス信号に拘わらず、第１の補充期間の間、前記誤差信号生成手段からの前記差分の信号に基づき負荷に電力を供給させ、
前記負荷電流が前記第２基準値に到達後は、前記外部パルス信号に拘わらず前記第１の補充期間より短い第２の補充期間の間、前記負荷電流比較手段からの前記差分の信号に基づき負荷に電力を供給させる補充期間生成手段を備えることを特徴とする定電流電源装置。
【請求項２】
前記補充期間は、前記パルス信号のＯＮ期間の終了のタイミングをトリガとして生成された所定の期間であることを特微とする請求項１記載の定電流電源装置。
【請求項１】
負荷をオン／オフ駆動する外部パルス信号に同期させて負荷に電力を供給すると共に、供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
前記負荷を流れる電流を検出する負荷電流検出手段と、
該負荷電流検出手段によって検出された前記負荷電流と予め設定された第２基準値とを比較して差分の信号を出力する誤差信号生成手段を具備し、
起動時には、前記負荷電流が前記第２基準値に到達するまで、前記外部パルス信号に拘わらず、第１の補充期間の間、前記誤差信号生成手段からの前記差分の信号に基づき負荷に電力を供給させ、
前記負荷電流が前記第２基準値に到達後は、前記外部パルス信号に拘わらず前記第１の補充期間より短い第２の補充期間の間、前記負荷電流比較手段からの前記差分の信号に基づき負荷に電力を供給させる補充期間生成手段を備えることを特徴とする定電流電源装置。
【請求項２】
前記補充期間は、前記パルス信号のＯＮ期間の終了のタイミングをトリガとして生成された所定の期間であることを特微とする請求項１記載の定電流電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−４８５２５（Ｐ２０１３−４８５２５Ａ）
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願番号】特願２０１１−１８６２２３（Ｐ２０１１−１８６２２３）
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]