駆動回路、駆動信号出力回路及びインクジェットヘッド
【課題】出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【解決手段】駆動回路３０は、負荷を駆動するプッシュ側のＭＯＳＦＥＴ３２及びプル側のＭＯＳＦＥＴ３３と、アノード、カソードがＭＯＳＦＥＴ３２のゲート、ソースに接続されたツェナーダイオード３８と、アノード、カソードがＭＯＳＦＥＴ３３のソース、ゲートに接続されたツェナーダイオード３９と、昇圧回路３１の出力端とＭＯＳＦＥＴ３２のゲートとに接続された抵抗３６と、昇圧回路３１の出力端とＭＯＳＦＥＴ３３のゲートとに接続された抵抗３７と、抵抗３６、抵抗３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。ＭＯＳＦＥＴ３２，３３のソースが高圧側、グランドに接続され、ＭＯＳＦＥＴ３２，３３のドレインが互いに接続される。
【解決手段】駆動回路３０は、負荷を駆動するプッシュ側のＭＯＳＦＥＴ３２及びプル側のＭＯＳＦＥＴ３３と、アノード、カソードがＭＯＳＦＥＴ３２のゲート、ソースに接続されたツェナーダイオード３８と、アノード、カソードがＭＯＳＦＥＴ３３のソース、ゲートに接続されたツェナーダイオード３９と、昇圧回路３１の出力端とＭＯＳＦＥＴ３２のゲートとに接続された抵抗３６と、昇圧回路３１の出力端とＭＯＳＦＥＴ３３のゲートとに接続された抵抗３７と、抵抗３６、抵抗３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。ＭＯＳＦＥＴ３２，３３のソースが高圧側、グランドに接続され、ＭＯＳＦＥＴ３２，３３のドレインが互いに接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路、駆動信号出力回路及びインクジェットヘッドに関する。
【背景技術】
【０００２】
従来、インクジェットプリンタのインクジェットヘッドを駆動するための駆動回路が知られている。ここで、図８を参照して、従来の駆動回路３０Ａを説明する。図８に、駆動回路３０Ａの構成を示す。
【０００３】
駆動回路３０Ａの昇圧回路３１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）３２，３３を制御する駆動信号がロジック回路から３．３［Ｖ］でノードＮ１に入力され、これを２４［Ｖ］に昇圧する。昇圧回路３１から出力された駆動信号は、抵抗３６，３７を介してＭＯＳＦＥＴ３２，３３のゲートに入力される。ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２，３３のドレインは、ノードＮ２を介して、容量性負荷としてのインクジェットヘッドのアクチュエータに接続される。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。
【０００４】
このため、ＭＯＳＦＥＴ３３は、昇圧回路３１から出力された駆動信号の波形が抵抗３７で寄生コンデンサ３５を充電する間遅れて、駆動が開始される。例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動したいとしても、時定数ＲＣ＝１０［μｓ］の遅延があってＭＯＳＦＥＴ３２，３３を駆動できないという問題があった。
【０００５】
また、ＭＯＳＦＥＴは、一般にドレイン−ソース間電圧の耐圧よりもゲート−ソース間電圧の耐圧が低くなるように作られている。例えば、ドレイン−ソース間の耐圧が３０［Ｖ］のＭＯＳＦＥＴだと、ゲート−ソース間電圧の耐圧が２０［Ｖ］しかない物が一般的である。このようなＭＯＳＦＥＴ３２，３３を使う場合に、駆動用の電源電圧が２０［Ｖ］以上であったとすると、昇圧回路３１では、０〜２０［Ｖ］以上を出力する。この場合に、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の耐圧が２０［Ｖ］しかないので、ＭＯＳＦＥＴ３２，３３は、耐圧オーバーで破壊されてしまうという問題があった。
【０００６】
上記問題を解決するため、図９に示す従来の駆動回路３０Ｂが知られている。図９に、従来の駆動回路３０Ｂの構成を示す。
【０００７】
駆動回路３０Ｂは、駆動回路３０Ａに比べて、ＭＯＳＦＥＴ３２，３３のゲート−ソース間に並列にツェナーダイオード３８，３９が入れられている。ＭＯＳＦＥＴ３２，３３は、ゲート−ソース間の耐圧が２０［Ｖ］である物とする。ツェナーダイオード３８，３９は、ツェナー電圧が１８［Ｖ］である物とする。駆動回路３０Ｂは、電源電圧が１０［Ｖ］であると、昇圧回路３１の出力が１０［Ｖ］以下であるので、ＭＯＳＦＥＴ３２，３３の耐圧内であり問題ない。このように、電源電圧がＭＯＳＦＥＴ３２，３３の耐圧以下である場合は問題ない。
【０００８】
駆動回路３０Ｂでは、電源電圧が２４［Ｖ］になった場合に、ツェナーダイオード３８，３９に電流が流れ始め、ツェナーダイオード３８，３９の両端が１８［Ｖ］で一定となるため、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の電圧も１８［Ｖ］で一定となる。このため、駆動回路３０Ｂは、ＭＯＳＦＥＴ３２，３３が壊れることなく使用できる。
【０００９】
また、駆動回路３０Ｂでは、駆動回路３０Ａと同様に、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３の応答時間に１０［μｓ］の遅延が発生する。この遅延を小さくするためには、抵抗３６，３７の抵抗値を小さくすることが効果的であり、抵抗３６，３７の抵抗値を１００［Ω］にした場合に、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を１［μｓ］にまで改善できる。このとき、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７は、かかる電圧が６［Ｖ］であり、６０［ｍＡ］の電流が流れる。このため、ツェナーダイオード３８，３９に、１００［ｍＡ］を流せる物を使わなくてはならない。
【００１０】
また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲートに接続された抵抗と、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードとを備え、負荷を駆動する駆動回路が知られている（特許文献１参照）。また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードと、定電流源とを備え、定電流源を用いてツェナーダイオードに流れる電流を制御し、負荷を駆動する負荷駆動回路が知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１４７５１５号公報
【特許文献２】特開２００５−１５１７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
駆動回路３０Ｂでは、さらに速度を上げるために、抵抗３６，３７の抵抗値を１［Ω］にすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を０．０１［μｓ］（１０［ｎｓ］）に抑えることができる。しかし、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７に６［Ａ］の電流が流れるので、それぞれ、３６［Ｗ］の熱が発生してしまう。インクジェットヘッド内部に駆動回路３０Ｂを載せる場合に、インクジェットヘッドを小さくするには、できるだけ発熱を抑えなくてはならない。
【００１３】
駆動回路３０Ｂにおいて、抵抗３６，３７に、実装面積が１［ｍｍ］×０．５［ｍｍ］の物を使おうとすると、１００［ｍＷ］の熱しか許容できない。抵抗３６，３７の両端に６（＝２４−１８）［Ｖ］の電圧がかかっていると、例えば、ここに、１００［Ω］の抵抗３６，３７を挿入した場合に、この抵抗で消費される電力は、Ｖ２／Ｒ＝３６０［ｍＷ］となり、１００［ｍＷ］を超えてしまうので、許容電力が大きい実装面積が５［ｍｍ］×２．５［ｍｍ］の抵抗３６，３７を使わなくてはならない。また、ツェナーダイオード３８，３９も実装面積が１［ｍｍ］×０．６［ｍｍ］の物を使おうとすると、１８［Ｖ］で６［ｍＡ］の電流が流れて１０８［ｍＷ］の熱が発生してしまい、許容電力が大きい実装面積が１．９［ｍｍ］×１．３［ｍｍ］の物を使わなければならない。
【００１４】
次表１に、抵抗３６，３７の電圧［Ｖ］、抵抗（値）［Ω］、消費電力［ｍＷ］と、ツェナーダイオード３８，３９のツェナー電圧［Ｖ］、消費電力［ｍＷ］と、を示す。
【表１】
【００１５】
実装面積が１［ｍｍ］×０．５［ｍｍ］の抵抗３６，３７を使うには、表１より、余裕を見れば１．５［ｋΩ］まで抵抗値を上げる必要がある。１．５［ｋΩ］の抵抗３６，３７で発生する熱は、２４［ｍＷ］である。このとき、ツェナーダイオード３８，３９で発生する熱も７２［ｍＷ］となり、ツェナーダイオード３８，３９に実装面積が１［ｍｍ］×０．６［ｍｍ］の物が使える。
【００１６】
しかし、このとき、抵抗３６，３７の抵抗値が１．５［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であるので、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１５［μｓ］となり、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動することができない。
【００１７】
つまり、駆動回路３０Ｂや特許文献１に記載の駆動回路では、抵抗の抵抗値を大きくすると、ＭＯＳＦＥＴのゲート−ソース間の寄生コンデンサの静電容量のために、ＭＯＳＦＥＴの応答時間の遅延（ＭＯＳＦＥＴから出力する駆動信号の遅延）が大きくなり、抵抗の抵抗値を小さくすると、ツェナーダイオードの発熱が大きくなっていた。また、特許文献２に記載の負荷駆動回路では、定電流源が高価であった。
【００１８】
本発明の課題は、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、請求項１に記載の発明の駆動回路は、
負荷を駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続される。
【００２０】
請求項２に記載の発明は、請求項１に記載の駆動回路において、
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備える。
【００２１】
請求項３に記載の発明は、請求項１又は２に記載の駆動回路において、
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上である。
【００２２】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の駆動回路において、
前記第１及び第２のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている。
【００２３】
請求項５に記載の発明の駆動信号出力回路は、
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備える。
【００２４】
請求項６に記載の発明の駆動信号出力回路は、
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備える。
【００２５】
請求項７に記載の発明のインクジェットヘッドは、
請求項５又は６に記載の駆動信号出力回路を備え、
前記負荷は、インクを吐出するための複数のアクチュエータであり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動する。
【発明の効果】
【００２６】
本発明によれば、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態の駆動回路の構成を示す回路図である。
【図２】（ａ）は、時定数の付与前であるＭＯＳＦＥＴ入力時の駆動信号の波形を示す図である。（ｂ）は、時定数の付与後であるＭＯＳＦＥＴからの出力時の駆動信号の波形を示す図である。
【図３】インクジェットプリンタの概略構成を示す図である。
【図４】駆動回路部及びその周辺の回路の概略構成を示す図である。
【図５】実施の形態の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。
【図６】（ａ）は、第１の状態のインクジェットヘッドの断面図である。（ｂ）は、第２の状態のインクジェットヘッドの断面図である。（ｃ）は、第３の状態のインクジェットヘッドの断面図である。
【図７】変形例の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。
【図８】従来の第１の駆動回路の構成を示す回路図である。
【図９】従来の第２の駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００２８】
添付図面を参照して本発明に係る実施の形態及びその変形例を順に詳細に説明する。なお、本発明は、図示例に限定されるものではない。
【００２９】
（実施の形態）
図１〜図６を参照して、本発明に係る実施の形態を説明する。先ず、図１を参照して、本実施の形態の駆動回路３０を説明する。図１に、本実施の形態の駆動回路３０の構成を示す。
【００３０】
駆動回路３０は、インクジェットプリンタのインクジェットヘッドの容量性負荷としてのアクチュエータを駆動するための駆動回路である。駆動回路３０は、昇圧回路３１と、第１のＦＥＴとしてのＭＯＳＦＥＴ３２、第２のＦＥＴとしてのＭＯＳＦＥＴ３３と、第１の抵抗としての抵抗３６、第２の抵抗としての抵抗３７と、第１のツェナーダイオードとしてのツェナーダイオード３８、第２のツェナーダイオードとしてのツェナーダイオード３９と、第１のダイオードとしてのダイオード４０、第２のダイオードとしての４１と、第１のスピードアップコンデンサとしてのスピードアップコンデンサ４２、第２のスピードアップコンデンサとしてのスピードアップコンデンサ４３と、を備える。
【００３１】
昇圧回路３１の駆動信号の入力端子としてのノードＮ１は、後述する波形作成部５２の出力端子に接続されている。昇圧回路３１の出力端子は、抵抗３６を介してＭＯＳＦＥＴ３２のゲートに接続されており、また抵抗３７を介してＭＯＳＦＥＴ３３のゲートに接続されている。昇圧回路３１は、ＧＮＤ（グランド）と、電源電圧としての後述する電圧制御部５３の出力端子と、に接続されている。この電源電圧を２４［Ｖ］とする。
【００３２】
ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２のソースは、電圧制御部５３（電源電圧）に接続されている。ＭＯＳＦＥＴ３３のソースは、ＧＮＤに接続されている。ＭＯＳＦＥＴ３２，３３のドレインは、互いに接続され、駆動回路３０の出力端子（ノードＮ２）となり、後述するアクチュエータ部２２に接続されている。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。
【００３３】
ツェナーダイオード３８は、ＭＯＳＦＥＴ３２のゲート−ソース間に並列に接続されている。ツェナーダイオード３８のアノードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ツェナーダイオード３８のカソードは、ＭＯＳＦＥＴ３２のソースに接続されている。ツェナーダイオード３９は、ＭＯＳＦＥＴ３３のゲート−ソース間に並列に接続されている。ツェナーダイオード３９のアノードは、ＧＮＤに接続されている。ツェナーダイオード３９のカソードは、ＭＯＳＦＥＴ３３のゲートに接続されている。
【００３４】
ダイオード４０は、抵抗３６に並列に接続されている。ダイオード４０のアノードは、昇圧回路３１の出力端子に接続されている。ダイオード４０のカソードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ダイオード４１は、抵抗３７に並列に接続されている。ダイオード４１のアノードは、ＭＯＳＦＥＴ３３のゲートに接続されている。ダイオード４１のカソードは、昇圧回路３１の出力端子に接続されている。スピードアップコンデンサ４２は、抵抗３６に並列に接続されている。スピードアップコンデンサ４３は、抵抗３７に並列に接続されている。
【００３５】
昇圧回路３１は、波形作成部５２から３．３［Ｖ］でノードＮ１に入力された、ＭＯＳＦＥＴ３２，３３を制御する駆動信号を、電源電圧の２４［Ｖ］に昇圧する。ＭＯＳＦＥＴ３２，３３は、ゲートに入力された駆動信号を反転してノードＮ２に出力する。
【００３６】
ダイオード４０，４１及びスピードアップコンデンサ４２，４３がない場合を考えると、寄生コンデンサ３４，３５の静電容量をＣｋとした場合に、ＭＯＳＦＥＴ３２の応答時間に、時定数＝ＲＣ＝（抵抗３６の抵抗値）×Ｃｋの遅延が発生する。同様に、ＭＯＳＦＥＴ３３の応答時間に、時定数＝（抵抗３７の抵抗値）×Ｃｋの遅延が発生する。
【００３７】
図２（ａ）に、時定数の付与前であるＭＯＳＦＥＴ３２，３３入力時の駆動信号の波形Ｗ１を示す。図２（ｂ）に、時定数の付与後であるＭＯＳＦＥＴ３２，３３からの出力時の駆動信号の波形Ｗ２を示す。図２（ａ）に示すとおり、時定数の付与前であれば駆動信号の波形Ｗ１の立ち上がり及び立ち下がりが急峻に変位しているが、時定数が付与されれば図２（ｂ）に示すとおりＭＯＳＦＥＴ３２，３３により反転された波形Ｗ２の立ち下がり及び立ち上がりが時定数だけ時間を要して変位することになる。波形Ｗ２において、波形の立ち下がり時に遅延Ｕ１が発生し、波形の立ち上がり時に遅延Ｕ２が発生している。
【００３８】
スピードアップコンデンサ４２は、ＭＯＳＦＥＴ３２をオン（駆動信号がハイ→ロー）する際に、瞬間的に無限大の電流が流せて、寄生コンデンサ３４を放電する。スピードアップコンデンサ４３は、ＭＯＳＦＥＴ３３をオン（駆動信号がロー→ハイ）する際に瞬間的に無限大の電流が流せて、寄生コンデンサ３５を充電する。ダイオード４０は、ＭＯＳＦＥＴ３２をオフ（駆動信号がロー→ハイ）する際に、抵抗３６を通るラインよりも速く電流を流して、寄生コンデンサ３４を充電する。ダイオード４１は、ＭＯＳＦＥＴ３３をオフ（駆動信号がハイ→ロー）する際に、抵抗３７を通るラインよりも速く電流を流して、寄生コンデンサ３５を放電する。このため、スピードアップコンデンサ４２，４３、ダイオード４０，４１により、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が低減される。
【００３９】
例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量Ｃｋが０．０１［μＦ］であった場合に、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善されることが分かった。
【００４０】
このように、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋと同じ０．０１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善される。また、スピードアップコンデンサ４２，４３の静電容量を、０．００１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５００［ｎｓ］となる。さらに、スピードアップコンデンサ４２，４３の静電容量を、０．１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５０［ｎｓ］まで改善される。これにより、駆動信号の波形のタイミング（遅延）をスピードアップコンデンサ４２，４３の静電容量で調整できる。また、これにより、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋ以上にするのが好ましい。
【００４１】
電源電圧が２４［Ｖ］で、ツェナー電圧が１８［Ｖ］のツェナーダイオード３８，３９と、４７０［Ω］の抵抗３６，３７と、を使うと、抵抗３６，３７の両端には６（＝２４−１８）［Ｖ］の電圧がかかる。このとき、抵抗３６，３７の消費電力は、Ｖ２／Ｒより、７６［ｍＷ］となるので、０．１［Ｗ］品を使うのが限界である。
【００４２】
また、ツェナーダイオード３８，３９には、１２．７［ｍＡ］の電流が流れるので、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］となり、およそ２００［ｍＷ］もの発熱となる。発熱が大きいと、駆動回路３０を小型化できない。駆動回路３０を小型化するためには、表１の結果から、抵抗３６，３７の抵抗値を１．５［ｋΩ］とすると、消費電力が０．０２４［Ｗ］となり、抵抗３６，３７に１００５サイズ（１［ｍｍ］×０．５［ｍｍ］）（１／１６Ｗ）の物が使える。
【００４３】
ツェナーダイオード３８，３９に、ＲＯＨＭのＴＦＺ２０Ｂ（１０［ｍＡ］、５００［ｍＷ］）を使えば、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］でも使用することができる。ツェナーダイオード３８，３９を小さくするために、ＲＯＨＭのＶＤＺ１８Ｂ（２［ｍＡ］、１００［ｍＷ］）を使うとすれば、表１の結果から、１．２［ｋΩ］以下にすることが必要であり、マージンを考えると、１．５［ｋΩ］で７２［ｍＷ］あたりがよい。
【００４４】
次に、図３を参照して、駆動回路３０が実装されるインクジェットプリンタ１を説明する。図３に、インクジェットプリンタ１の概略構成を示す。インクジェットプリンタ１は、プリンタ本体２と、プリンタ本体２を下方から支持する支持台３とを備えている。プリンタ本体２の内部には、左右方向に長尺な平板状のプラテン４が設けられている。このプラテン４はシート状の記録媒体を下から平坦状に支持するものである。
【００４５】
図３においては、画像が記録される記録媒体を図示していないが、記録媒体は、プリンタ本体２の背面に設けられた搬入口から送り込まれ、プリンタ本体２の内部に配設された搬送機構によってプラテン４に支持された状態でプリンタ本体２の内部を後から前に通過し、プリンタ本体２の外部に搬出されるようになっている。つまり、記録媒体は、搬送機構によってプリンタ本体２の内部を通過するように搬送方向Ｂに搬送される。
【００４６】
プラテン４の上方には、プリンタ本体２の内部において左右方向に延在するガイド部材６が配設されている。ガイド部材６にはキャリッジ５が支持されており、このキャリッジ５はガイド部材６に案内されて左右に移動自在とされている。また、駆動機構（図示省略）がキャリッジ５をガイド部材６に沿って走査方向Ａに移動させるようになっている。
【００４７】
また、走査方向Ａにおけるプラテン４の右側には、キャリッジ５に搭載されたインクを吐出する複数のインクジェットヘッド２０をメンテナンスするためのメンテナンスユニット７が設けられている。メンテナンスユニット７は、キャリッジ５の移動範囲内であってキャリッジ５の下方に配置されている。また、走査方向Ａにおけるプラテン４の左側には、インクを貯留する複数のインクタンク８が配設されている。複数のインクジェットヘッド２０は走査方向Ａに沿うようにキャリッジ５に搭載されている。
【００４８】
次いで、図４を参照して、インクジェットヘッド２０のアクチュエータ部２２を動作させる回路構成を説明する。図４に、駆動回路部２５及びその周辺の回路の概略構成を示す。
【００４９】
インクジェットヘッド２０には、駆動回路部２５及びアクチュエータ部２２が実装される。
【００５０】
制御部５０は、駆動回路部２５、駆動信号調整回路５５及び電圧制御部５３に対する制御信号を作成して出力する。また、この制御部５０には、記録媒体を搬送する搬送機構や、キャリッジ５を走査する駆動機構などが接続されている。駆動信号調整回路５５は、制御部５０からの制御信号に基づいて、アクチュエータ部２２を駆動するための駆動信号の波形を求め、その波形から調整信号を作成して出力する。
【００５１】
駆動回路部２５には、制御部５０に接続されて、制御部５０からの制御信号に基づく波形の駆動信号を出力するデータ制御部５１が設けられている。このデータ制御部５１には、アクチュエータ部２２に対応する駆動信号の波形を作成する波形作成部５２が接続されている。波形作成部５２には、アクチュエータ部２２によりインクを吐出する各ノズル（図示略）に対応するように複数のＡＮＤ素子５２１が搭載されている。ＡＮＤ素子５２１の入力端子には、データ制御部５１と駆動信号調整回路５５とが接続されており、データ制御部５１からの駆動信号及び駆動信号調整回路５５からの調整信号が入力されて、これらの信号が合成されることで、駆動に必要な波形の駆動信号が出力されるようになっている。
【００５２】
一方、電圧制御部５３は、制御部５０に接続されて、制御部５０からの制御信号に基づいて電圧値を決定するようになっている。この電圧制御部５３には、制御部５０からの制御信号をアナログ信号に変換するＤ／Ａコンバータ５３１と、Ｄ／Ａコンバータ５３１からのアナログ信号を所定の電圧値まで増幅するための増幅器５３２とが、各ノズル（図示略）に対応するように複数設けられている。この増幅器５３２の入力端子にはオフセット用の電力を供給するオフセット用電源５６及びＤ／Ａコンバータ５３１が接続されている。
【００５３】
そして、駆動回路部２５には、波形作成部５２からの駆動信号及び電圧制御部５３からの電圧値を合成して、各ノズル２１に独立した波形の駆動信号を発生させるための駆動信号出力回路５４が設けられている。この駆動信号出力回路５４には、複数の駆動回路３０としての駆動回路３０１，３０２，…，３０ｎが設けられている。駆動回路３０１，３０２，…，３０ｎの入力端子には、それぞれ波形作成部５２の複数のＡＮＤ素子５２１の出力端子及び電圧制御部５３の複数の増幅器５３２の出力端子が接続されている。駆動回路３０１，３０２，…，３０ｎの出力端子には、後述するアクチュエータ部２２の電極２９１，２９２，…，２９ｎが接続されている。
【００５４】
次いで、図５を参照して、駆動信号出力回路５４の構成を説明する。図５に、本実施の形態の駆動信号出力回路５４及びアクチュエータ部２２の回路構成を示す。
【００５５】
駆動信号出力回路５４は、駆動回路３０１，３０２，…，３０ｎを備える。各駆動回路３０１，３０２，…，３０ｎは、図１の駆動回路３０と同様の構成である。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ１は、波形作成部５２（ＡＮＤ素子５２１）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、昇圧回路３１等の電源電圧の入力端が、電圧制御部５３（増幅器５３２）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ２は、アクチュエータ部２２の入力端に接続されている。
【００５６】
図５において、アクチュエータ部２２の容量性負荷としての複数のアクチュエータ（後述する圧電素子の隔壁２７１，２７２，…）を、コンデンサ２２１，２２２，…，２２（ｎ−１）、抵抗６０１，６０２，…，６０（ｎ−１），７０１，７０２，…，７０（ｎ−１）で電気的に模式して表している。抵抗６０１、コンデンサ２２１、抵抗７０１が直列に接続され、抵抗６０１の一端が駆動回路３０１のノードＮ２に接続されており、抵抗７０１の一端が駆動回路３０２のノードＮ２に接続されている。同様にして、抵抗６０２、コンデンサ２２２、抵抗７０２、…、抵抗６０（ｎ−１）、コンデンサ２２（ｎ−１）、抵抗７０（ｎ−１）が、駆動回路３０２〜３０ｎのノードＮ２に接続されている。
【００５７】
次いで、図６を参照して、アクチュエータ部２２の装置構成及び動作を説明する。図６（ａ）に、第１の状態のインクジェットヘッド２０の断面を示す。図６（ｂ）に、第２の状態のインクジェットヘッド２０の断面を示す。図６（ｃ）に、第３の状態のインクジェットヘッド２０の断面を示す。
【００５８】
図６（ａ）に示すように、インクジェットヘッド２０は、カバープレート２４と基板２６との間に、アクチュエータ部２２の各アクチュエータとしてのＰＺＴ（Lead Zirconate Titanate）等の圧電材料からなる複数の隔壁２７１，２７２，…で隔てられた複数の圧力室２８１，２８２，…が多数並設されたせん断モード方式のインクジェットヘッドとする。図６（ａ）では多数の圧力室２８１，２８２，…の一部である３本（２８１，２８２，２８３）が示されている。圧力室２８１，２８２，…の一端（以下、これをノズル端という場合がある）はノズル形成部材（図示略）に形成されたノズル（図示略）につながり、他端（マニホールド端）はインク供給口（図示略）を経て、インクチューブ（図示略）によってインクタンク（図示略）に接続されている。
【００５９】
そして、各圧力室２８１，２８２，…内の隔壁２７１，２７２，…表面には両隔壁２７１，２７２，…の上方から基板２６の底面に亘って繋がる電極２９１，２９２，…が密着形成され、各電極２９１，２９２，…は、異方導電性フィルムとフレキシブルケーブルとを介して、駆動回路３０としての駆動回路３０１，３０２，…に接続されている。各隔壁２７１，２７２，…は、図６（ａ）の矢印で示すように分極方向が異なる２枚の圧電材料２７ａ，２７ｂによって構成されている。但し、隔壁２７１，２７２，…の圧電材料は、圧電材料２７ａ又は圧電材料２７ｂのみであってもよい。
【００６０】
隔壁２７１，２７２，２７３，２７４表面に密着形成された電極２９１，２９２，２９３に駆動回路３０１，３０２，３０３の出力端（抵抗６０１，６０２，６０３）が接続されている。駆動回路３０１，３０２，３０３から出力される駆動信号により、隔壁２７１，２７２，２７３，２７４が変形される。
【００６１】
図６（ａ）に示すように、電極２９１，２９２，２９３のいずれにも駆動信号の０［Ｖ］が印加されている時は、隔壁２７１，２７２，２７３，２７４のいずれも変形しない。インクジェットヘッド２０において、電極２９１，２９３に駆動信号の２４［Ｖ］を印加すると共に電極２９２に駆動信号の０［Ｖ］を印加すると、隔壁２７２，２７３を構成する圧電材料の分極方向に直角な方向の電界が生じ、各隔壁２７２，２７３共に、それぞれ圧電材料２７ａ，２７ｂの接合面にズリ変形を生じる。つまり、図６（ｃ）に示すように、隔壁２７２，２７３は互いに内側に向けて変形し、圧力室２８２の容積を収縮して圧力室２８２内に正の圧力が生じる。
【００６２】
また、インクジェットヘッド２０において、電極２９１，２９３に駆動信号の０［Ｖ］を印加すると共に電極２９２に駆動信号の２４［Ｖ］を印加して、圧力室２８２の容積を急激に膨張すると、図６（ｂ）に示すように、圧力室２８２内に大きな負の圧力が生じる。このようにして、各圧力室２８１，２８２，…の膨張及び収縮により、ノズルからインクを吐出する。
【００６３】
以上、本実施の形態によれば、駆動回路３０は、ＭＯＳＦＥＴ３２，３３、ツェナーダイオード３８，３９、抵抗３６，３７と、抵抗３６，３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。スピードアップコンデンサ４２により、ＭＯＳＦＥＴ３２をオンする際、寄生コンデンサ３４を瞬間的に放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。スピードアップコンデンサ４３により、ＭＯＳＦＥＴ３３をオンする際、寄生コンデンサ３５を瞬間的に充電してＭＯＳＦＥＴ３３の応答時間の遅延を低減する。つまり、ＭＯＳＦＥＴ３２，３３から出力される駆動信号の遅延を低減できる。よって、遅延の原因となる抵抗３６，３７の抵抗値を大きくでき、抵抗３６，３７及びツェナーダイオード３８，３９の発熱を低減できるので、抵抗３６，３７及びツェナーダイオード３８，３９に小さな実装面積の物を用いることができる。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路３０を実現できる。
【００６４】
また、駆動回路３０は、抵抗３６，３７に並列に接続されたダイオード４０，４１を備える。ダイオード４０により、ＭＯＳＦＥＴ３２をオフする際、寄生コンデンサ３４を早く充電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。ダイオード４１により、ＭＯＳＦＥＴ３３をオフする際、寄生コンデンサ３５を早く放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延をより小さくし且つより小型化した安価な駆動回路３０を実現できる。
【００６５】
また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、寄生コンデンサ３４，３５の静電容量以上である。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を大きく低減できる。
【００６６】
また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、アクチュエータ部２２の負荷の大きさに応じて調整される。というのは、アクチュエータ部２２の負荷の大きさが大きくなると、その駆動の遅延も大きくなる。このため、アクチュエータ部２２の負荷の大きさに応じてＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を好ましく調整できる。例えば、１ノズルを駆動する場合の立ち上がりのなまり（遅延）が１０［ｎｓ］しかなくても、２５６ノズルあると、２００［ｎｓ］のなまり（遅延）が発生する。このとき、スピードアップコンデンサの静電容量の値を調整することによって、ノズルの駆動の遅延値を一定にすることができる。
【００６７】
また、駆動信号出力回路５４は、駆動回路３０としての駆動回路３０１〜３０ｎを備える。インクジェットヘッド２０は、駆動信号出力回路５４を備える。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動信号出力回路５４及びインクジェットヘッド２０を実現できる。
【００６８】
また、駆動信号出力回路５４の駆動回路３０１〜３０ｎは、それぞれ、昇圧回路３１を備える。このため、駆動回路３０１〜３０ｎのそれぞれに、駆動信号の昇圧レベルを別々に設定できる。
【００６９】
（変形例）
図７を参照して、上記実施の形態の変形例を説明する。図７に、本変形例の駆動信号出力回路５４Ａ及びアクチュエータ部２２の回路構成を示す。
【００７０】
本変形例の装置構成は、上記実施の形態のインクジェットプリンタ１において、駆動信号出力回路５４を図７に示す駆動信号出力回路５４Ａに代えた構成である。このため、上記実施の形態と同じ部材に同じ符号を付すとともに、駆動信号出力回路５４Ａのみを主として説明する。
【００７１】
図７に示すように、駆動信号出力回路５４は、駆動回路８０１，８０２，…，８０ｎを備える。駆動回路８０１は、図５の駆動回路３０１と同様の各部を備え、さらに、回路素子としてのＡＮＤ素子４４を備える。
【００７２】
駆動回路８０１において、ＡＮＤ素子４４の第１の入力端をノードＮ３とする。ＡＮＤ素子４４の第２の入力端は、昇圧回路３１の出力端に接続されている。ＡＮＤ素子４４の出力端は、抵抗３６，３７の一端（入力端）に接続されている。ノードＮ３には、例えば、制御部５０から、データ制御部５１、波形作成部５２を介して、駆動回路８０１をオン／オフするハイアクティブの信号が入力される。ＮＡＮＤ素子４４は、ノードＮ３からの信号がアクティブの場合に、昇圧回路３１から出力された信号を出力する。
【００７３】
駆動回路８０２は、駆動回路８０１に比べて、昇圧回路３１を備えない。駆動回路８０２のＡＮＤ素子４４の第２の入力端は、駆動回路８０１の昇圧回路３１の出力端に接続されている。駆動回路８０３，…，８０ｎは、駆動回路８０２と同様の構成である。駆動回路８０１，８０２，…，８０ｎの出力端（ノードＮ２）は、それぞれ、抵抗６０１、抵抗７０１及び抵抗６０２、抵抗７０２及び抵抗６０３、…、抵抗７０（ｎ−１）に接続されている。また、１つの昇圧回路３１に対応して、電圧制御部５３の増幅器５３２は、１つとされる。
【００７４】
以上、本変形例によれば、駆動信号出力回路５４Ａの駆動回路８０１〜８０ｎは、１つの昇圧回路３１を備え、駆動回路８０１〜８０ｎが、それぞれ、昇圧回路３１から出力された駆動信号をオン／オフするＡＮＤ素子４４を備える。つまり、駆動回路８０１〜８０ｎは、１つの昇圧回路３１を共有する。このため、駆動信号出力回路５４Ａ及びこれを実装したインクジェットヘッド２０の構成を簡単にでき、製造コストを低減できる。
【００７５】
なお、上記実施の形態及び変形例における記述は、本発明に係る好適な駆動回路、駆動信号出力回路及びインクジェットヘッドの一例であり、これに限定されるものではない。
【００７６】
上記実施の形態及び変形例では、駆動回路及び駆動信号出力回路が、インクジェットヘッドの容量性負荷としてのアクチュエータを駆動する構成としたが、これに限定されるものではない。駆動回路及び駆動信号出力回路が、他の容量性負荷、抵抗性負荷、モータ等、他の負荷を駆動する構成としてもよい。駆動回路及び駆動信号出力回路は、抵抗性負荷、モータを駆動する際にも、高速なスイッチングが可能である。
【００７７】
また、上記変形例では、駆動信号出力回路５４Ａにおいて、駆動回路８０１のみが昇圧回路３１を備える構成としたが、これに限定されるものではない。駆動回路８０１〜８０ｎの少なくとも２つが、それぞれ、昇圧回路３１を備える構成としてもよい。
【００７８】
また、以上の実施の形態及び変形例における駆動回路、駆動信号出力回路及びインクジェットヘッドを構成する各部の細部構成及び細部動作に関して本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【符号の説明】
【００７９】
１ インクジェットプリンタ
２ プリンタ本体
３ 支持台
４ プラテン
５ キャリッジ
６ ガイド部材
７ メンテナンスユニット
８ インクタンク
２０ インクジェットヘッド
２２ アクチュエータ部
２２１〜２２（ｎ−１） コンデンサ
６０１〜６０（ｎ−１），７０１〜７０（ｎ−１） 抵抗
５０ 制御部
５１ データ制御部
５２ 波形作成部
５２１ ＡＮＤ素子
５３ 電圧制御部
５３１ Ｄ／Ａコンバータ
５３２ 増幅器
５４，５４Ａ 駆動信号出力回路
５５ 駆動信号調整回路
５６ オフセット用電源
２４ カバープレート
２５ 駆動回路部
２６ 基板
２７１，２７２，… 隔壁
２８１，２８２，… 圧力室
２９１，２９２，… 電極
３０，３０１〜３０ｎ，８０１〜８０ｎ，３０Ａ，３０Ｂ 駆動回路
３１ 昇圧回路
３２，３３ ＭＯＳＦＥＴ
３６，３７ 抵抗
３８，３９ ツェナーダイオード
４０，４１ ダイオード
４２，４３ スピードアップコンデンサ
４４ ＡＮＤ素子
【技術分野】
【０００１】
本発明は、駆動回路、駆動信号出力回路及びインクジェットヘッドに関する。
【背景技術】
【０００２】
従来、インクジェットプリンタのインクジェットヘッドを駆動するための駆動回路が知られている。ここで、図８を参照して、従来の駆動回路３０Ａを説明する。図８に、駆動回路３０Ａの構成を示す。
【０００３】
駆動回路３０Ａの昇圧回路３１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）３２，３３を制御する駆動信号がロジック回路から３．３［Ｖ］でノードＮ１に入力され、これを２４［Ｖ］に昇圧する。昇圧回路３１から出力された駆動信号は、抵抗３６，３７を介してＭＯＳＦＥＴ３２，３３のゲートに入力される。ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２，３３のドレインは、ノードＮ２を介して、容量性負荷としてのインクジェットヘッドのアクチュエータに接続される。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。
【０００４】
このため、ＭＯＳＦＥＴ３３は、昇圧回路３１から出力された駆動信号の波形が抵抗３７で寄生コンデンサ３５を充電する間遅れて、駆動が開始される。例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動したいとしても、時定数ＲＣ＝１０［μｓ］の遅延があってＭＯＳＦＥＴ３２，３３を駆動できないという問題があった。
【０００５】
また、ＭＯＳＦＥＴは、一般にドレイン−ソース間電圧の耐圧よりもゲート−ソース間電圧の耐圧が低くなるように作られている。例えば、ドレイン−ソース間の耐圧が３０［Ｖ］のＭＯＳＦＥＴだと、ゲート−ソース間電圧の耐圧が２０［Ｖ］しかない物が一般的である。このようなＭＯＳＦＥＴ３２，３３を使う場合に、駆動用の電源電圧が２０［Ｖ］以上であったとすると、昇圧回路３１では、０〜２０［Ｖ］以上を出力する。この場合に、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の耐圧が２０［Ｖ］しかないので、ＭＯＳＦＥＴ３２，３３は、耐圧オーバーで破壊されてしまうという問題があった。
【０００６】
上記問題を解決するため、図９に示す従来の駆動回路３０Ｂが知られている。図９に、従来の駆動回路３０Ｂの構成を示す。
【０００７】
駆動回路３０Ｂは、駆動回路３０Ａに比べて、ＭＯＳＦＥＴ３２，３３のゲート−ソース間に並列にツェナーダイオード３８，３９が入れられている。ＭＯＳＦＥＴ３２，３３は、ゲート−ソース間の耐圧が２０［Ｖ］である物とする。ツェナーダイオード３８，３９は、ツェナー電圧が１８［Ｖ］である物とする。駆動回路３０Ｂは、電源電圧が１０［Ｖ］であると、昇圧回路３１の出力が１０［Ｖ］以下であるので、ＭＯＳＦＥＴ３２，３３の耐圧内であり問題ない。このように、電源電圧がＭＯＳＦＥＴ３２，３３の耐圧以下である場合は問題ない。
【０００８】
駆動回路３０Ｂでは、電源電圧が２４［Ｖ］になった場合に、ツェナーダイオード３８，３９に電流が流れ始め、ツェナーダイオード３８，３９の両端が１８［Ｖ］で一定となるため、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の電圧も１８［Ｖ］で一定となる。このため、駆動回路３０Ｂは、ＭＯＳＦＥＴ３２，３３が壊れることなく使用できる。
【０００９】
また、駆動回路３０Ｂでは、駆動回路３０Ａと同様に、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３の応答時間に１０［μｓ］の遅延が発生する。この遅延を小さくするためには、抵抗３６，３７の抵抗値を小さくすることが効果的であり、抵抗３６，３７の抵抗値を１００［Ω］にした場合に、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を１［μｓ］にまで改善できる。このとき、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７は、かかる電圧が６［Ｖ］であり、６０［ｍＡ］の電流が流れる。このため、ツェナーダイオード３８，３９に、１００［ｍＡ］を流せる物を使わなくてはならない。
【００１０】
また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲートに接続された抵抗と、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードとを備え、負荷を駆動する駆動回路が知られている（特許文献１参照）。また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードと、定電流源とを備え、定電流源を用いてツェナーダイオードに流れる電流を制御し、負荷を駆動する負荷駆動回路が知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１４７５１５号公報
【特許文献２】特開２００５−１５１７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
駆動回路３０Ｂでは、さらに速度を上げるために、抵抗３６，３７の抵抗値を１［Ω］にすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を０．０１［μｓ］（１０［ｎｓ］）に抑えることができる。しかし、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７に６［Ａ］の電流が流れるので、それぞれ、３６［Ｗ］の熱が発生してしまう。インクジェットヘッド内部に駆動回路３０Ｂを載せる場合に、インクジェットヘッドを小さくするには、できるだけ発熱を抑えなくてはならない。
【００１３】
駆動回路３０Ｂにおいて、抵抗３６，３７に、実装面積が１［ｍｍ］×０．５［ｍｍ］の物を使おうとすると、１００［ｍＷ］の熱しか許容できない。抵抗３６，３７の両端に６（＝２４−１８）［Ｖ］の電圧がかかっていると、例えば、ここに、１００［Ω］の抵抗３６，３７を挿入した場合に、この抵抗で消費される電力は、Ｖ２／Ｒ＝３６０［ｍＷ］となり、１００［ｍＷ］を超えてしまうので、許容電力が大きい実装面積が５［ｍｍ］×２．５［ｍｍ］の抵抗３６，３７を使わなくてはならない。また、ツェナーダイオード３８，３９も実装面積が１［ｍｍ］×０．６［ｍｍ］の物を使おうとすると、１８［Ｖ］で６［ｍＡ］の電流が流れて１０８［ｍＷ］の熱が発生してしまい、許容電力が大きい実装面積が１．９［ｍｍ］×１．３［ｍｍ］の物を使わなければならない。
【００１４】
次表１に、抵抗３６，３７の電圧［Ｖ］、抵抗（値）［Ω］、消費電力［ｍＷ］と、ツェナーダイオード３８，３９のツェナー電圧［Ｖ］、消費電力［ｍＷ］と、を示す。
【表１】
【００１５】
実装面積が１［ｍｍ］×０．５［ｍｍ］の抵抗３６，３７を使うには、表１より、余裕を見れば１．５［ｋΩ］まで抵抗値を上げる必要がある。１．５［ｋΩ］の抵抗３６，３７で発生する熱は、２４［ｍＷ］である。このとき、ツェナーダイオード３８，３９で発生する熱も７２［ｍＷ］となり、ツェナーダイオード３８，３９に実装面積が１［ｍｍ］×０．６［ｍｍ］の物が使える。
【００１６】
しかし、このとき、抵抗３６，３７の抵抗値が１．５［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であるので、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１５［μｓ］となり、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動することができない。
【００１７】
つまり、駆動回路３０Ｂや特許文献１に記載の駆動回路では、抵抗の抵抗値を大きくすると、ＭＯＳＦＥＴのゲート−ソース間の寄生コンデンサの静電容量のために、ＭＯＳＦＥＴの応答時間の遅延（ＭＯＳＦＥＴから出力する駆動信号の遅延）が大きくなり、抵抗の抵抗値を小さくすると、ツェナーダイオードの発熱が大きくなっていた。また、特許文献２に記載の負荷駆動回路では、定電流源が高価であった。
【００１８】
本発明の課題は、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、請求項１に記載の発明の駆動回路は、
負荷を駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続される。
【００２０】
請求項２に記載の発明は、請求項１に記載の駆動回路において、
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備える。
【００２１】
請求項３に記載の発明は、請求項１又は２に記載の駆動回路において、
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上である。
【００２２】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の駆動回路において、
前記第１及び第２のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている。
【００２３】
請求項５に記載の発明の駆動信号出力回路は、
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備える。
【００２４】
請求項６に記載の発明の駆動信号出力回路は、
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備える。
【００２５】
請求項７に記載の発明のインクジェットヘッドは、
請求項５又は６に記載の駆動信号出力回路を備え、
前記負荷は、インクを吐出するための複数のアクチュエータであり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動する。
【発明の効果】
【００２６】
本発明によれば、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態の駆動回路の構成を示す回路図である。
【図２】（ａ）は、時定数の付与前であるＭＯＳＦＥＴ入力時の駆動信号の波形を示す図である。（ｂ）は、時定数の付与後であるＭＯＳＦＥＴからの出力時の駆動信号の波形を示す図である。
【図３】インクジェットプリンタの概略構成を示す図である。
【図４】駆動回路部及びその周辺の回路の概略構成を示す図である。
【図５】実施の形態の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。
【図６】（ａ）は、第１の状態のインクジェットヘッドの断面図である。（ｂ）は、第２の状態のインクジェットヘッドの断面図である。（ｃ）は、第３の状態のインクジェットヘッドの断面図である。
【図７】変形例の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。
【図８】従来の第１の駆動回路の構成を示す回路図である。
【図９】従来の第２の駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００２８】
添付図面を参照して本発明に係る実施の形態及びその変形例を順に詳細に説明する。なお、本発明は、図示例に限定されるものではない。
【００２９】
（実施の形態）
図１〜図６を参照して、本発明に係る実施の形態を説明する。先ず、図１を参照して、本実施の形態の駆動回路３０を説明する。図１に、本実施の形態の駆動回路３０の構成を示す。
【００３０】
駆動回路３０は、インクジェットプリンタのインクジェットヘッドの容量性負荷としてのアクチュエータを駆動するための駆動回路である。駆動回路３０は、昇圧回路３１と、第１のＦＥＴとしてのＭＯＳＦＥＴ３２、第２のＦＥＴとしてのＭＯＳＦＥＴ３３と、第１の抵抗としての抵抗３６、第２の抵抗としての抵抗３７と、第１のツェナーダイオードとしてのツェナーダイオード３８、第２のツェナーダイオードとしてのツェナーダイオード３９と、第１のダイオードとしてのダイオード４０、第２のダイオードとしての４１と、第１のスピードアップコンデンサとしてのスピードアップコンデンサ４２、第２のスピードアップコンデンサとしてのスピードアップコンデンサ４３と、を備える。
【００３１】
昇圧回路３１の駆動信号の入力端子としてのノードＮ１は、後述する波形作成部５２の出力端子に接続されている。昇圧回路３１の出力端子は、抵抗３６を介してＭＯＳＦＥＴ３２のゲートに接続されており、また抵抗３７を介してＭＯＳＦＥＴ３３のゲートに接続されている。昇圧回路３１は、ＧＮＤ（グランド）と、電源電圧としての後述する電圧制御部５３の出力端子と、に接続されている。この電源電圧を２４［Ｖ］とする。
【００３２】
ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２のソースは、電圧制御部５３（電源電圧）に接続されている。ＭＯＳＦＥＴ３３のソースは、ＧＮＤに接続されている。ＭＯＳＦＥＴ３２，３３のドレインは、互いに接続され、駆動回路３０の出力端子（ノードＮ２）となり、後述するアクチュエータ部２２に接続されている。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。
【００３３】
ツェナーダイオード３８は、ＭＯＳＦＥＴ３２のゲート−ソース間に並列に接続されている。ツェナーダイオード３８のアノードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ツェナーダイオード３８のカソードは、ＭＯＳＦＥＴ３２のソースに接続されている。ツェナーダイオード３９は、ＭＯＳＦＥＴ３３のゲート−ソース間に並列に接続されている。ツェナーダイオード３９のアノードは、ＧＮＤに接続されている。ツェナーダイオード３９のカソードは、ＭＯＳＦＥＴ３３のゲートに接続されている。
【００３４】
ダイオード４０は、抵抗３６に並列に接続されている。ダイオード４０のアノードは、昇圧回路３１の出力端子に接続されている。ダイオード４０のカソードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ダイオード４１は、抵抗３７に並列に接続されている。ダイオード４１のアノードは、ＭＯＳＦＥＴ３３のゲートに接続されている。ダイオード４１のカソードは、昇圧回路３１の出力端子に接続されている。スピードアップコンデンサ４２は、抵抗３６に並列に接続されている。スピードアップコンデンサ４３は、抵抗３７に並列に接続されている。
【００３５】
昇圧回路３１は、波形作成部５２から３．３［Ｖ］でノードＮ１に入力された、ＭＯＳＦＥＴ３２，３３を制御する駆動信号を、電源電圧の２４［Ｖ］に昇圧する。ＭＯＳＦＥＴ３２，３３は、ゲートに入力された駆動信号を反転してノードＮ２に出力する。
【００３６】
ダイオード４０，４１及びスピードアップコンデンサ４２，４３がない場合を考えると、寄生コンデンサ３４，３５の静電容量をＣｋとした場合に、ＭＯＳＦＥＴ３２の応答時間に、時定数＝ＲＣ＝（抵抗３６の抵抗値）×Ｃｋの遅延が発生する。同様に、ＭＯＳＦＥＴ３３の応答時間に、時定数＝（抵抗３７の抵抗値）×Ｃｋの遅延が発生する。
【００３７】
図２（ａ）に、時定数の付与前であるＭＯＳＦＥＴ３２，３３入力時の駆動信号の波形Ｗ１を示す。図２（ｂ）に、時定数の付与後であるＭＯＳＦＥＴ３２，３３からの出力時の駆動信号の波形Ｗ２を示す。図２（ａ）に示すとおり、時定数の付与前であれば駆動信号の波形Ｗ１の立ち上がり及び立ち下がりが急峻に変位しているが、時定数が付与されれば図２（ｂ）に示すとおりＭＯＳＦＥＴ３２，３３により反転された波形Ｗ２の立ち下がり及び立ち上がりが時定数だけ時間を要して変位することになる。波形Ｗ２において、波形の立ち下がり時に遅延Ｕ１が発生し、波形の立ち上がり時に遅延Ｕ２が発生している。
【００３８】
スピードアップコンデンサ４２は、ＭＯＳＦＥＴ３２をオン（駆動信号がハイ→ロー）する際に、瞬間的に無限大の電流が流せて、寄生コンデンサ３４を放電する。スピードアップコンデンサ４３は、ＭＯＳＦＥＴ３３をオン（駆動信号がロー→ハイ）する際に瞬間的に無限大の電流が流せて、寄生コンデンサ３５を充電する。ダイオード４０は、ＭＯＳＦＥＴ３２をオフ（駆動信号がロー→ハイ）する際に、抵抗３６を通るラインよりも速く電流を流して、寄生コンデンサ３４を充電する。ダイオード４１は、ＭＯＳＦＥＴ３３をオフ（駆動信号がハイ→ロー）する際に、抵抗３７を通るラインよりも速く電流を流して、寄生コンデンサ３５を放電する。このため、スピードアップコンデンサ４２，４３、ダイオード４０，４１により、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が低減される。
【００３９】
例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量Ｃｋが０．０１［μＦ］であった場合に、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善されることが分かった。
【００４０】
このように、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋと同じ０．０１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善される。また、スピードアップコンデンサ４２，４３の静電容量を、０．００１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５００［ｎｓ］となる。さらに、スピードアップコンデンサ４２，４３の静電容量を、０．１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５０［ｎｓ］まで改善される。これにより、駆動信号の波形のタイミング（遅延）をスピードアップコンデンサ４２，４３の静電容量で調整できる。また、これにより、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋ以上にするのが好ましい。
【００４１】
電源電圧が２４［Ｖ］で、ツェナー電圧が１８［Ｖ］のツェナーダイオード３８，３９と、４７０［Ω］の抵抗３６，３７と、を使うと、抵抗３６，３７の両端には６（＝２４−１８）［Ｖ］の電圧がかかる。このとき、抵抗３６，３７の消費電力は、Ｖ２／Ｒより、７６［ｍＷ］となるので、０．１［Ｗ］品を使うのが限界である。
【００４２】
また、ツェナーダイオード３８，３９には、１２．７［ｍＡ］の電流が流れるので、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］となり、およそ２００［ｍＷ］もの発熱となる。発熱が大きいと、駆動回路３０を小型化できない。駆動回路３０を小型化するためには、表１の結果から、抵抗３６，３７の抵抗値を１．５［ｋΩ］とすると、消費電力が０．０２４［Ｗ］となり、抵抗３６，３７に１００５サイズ（１［ｍｍ］×０．５［ｍｍ］）（１／１６Ｗ）の物が使える。
【００４３】
ツェナーダイオード３８，３９に、ＲＯＨＭのＴＦＺ２０Ｂ（１０［ｍＡ］、５００［ｍＷ］）を使えば、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］でも使用することができる。ツェナーダイオード３８，３９を小さくするために、ＲＯＨＭのＶＤＺ１８Ｂ（２［ｍＡ］、１００［ｍＷ］）を使うとすれば、表１の結果から、１．２［ｋΩ］以下にすることが必要であり、マージンを考えると、１．５［ｋΩ］で７２［ｍＷ］あたりがよい。
【００４４】
次に、図３を参照して、駆動回路３０が実装されるインクジェットプリンタ１を説明する。図３に、インクジェットプリンタ１の概略構成を示す。インクジェットプリンタ１は、プリンタ本体２と、プリンタ本体２を下方から支持する支持台３とを備えている。プリンタ本体２の内部には、左右方向に長尺な平板状のプラテン４が設けられている。このプラテン４はシート状の記録媒体を下から平坦状に支持するものである。
【００４５】
図３においては、画像が記録される記録媒体を図示していないが、記録媒体は、プリンタ本体２の背面に設けられた搬入口から送り込まれ、プリンタ本体２の内部に配設された搬送機構によってプラテン４に支持された状態でプリンタ本体２の内部を後から前に通過し、プリンタ本体２の外部に搬出されるようになっている。つまり、記録媒体は、搬送機構によってプリンタ本体２の内部を通過するように搬送方向Ｂに搬送される。
【００４６】
プラテン４の上方には、プリンタ本体２の内部において左右方向に延在するガイド部材６が配設されている。ガイド部材６にはキャリッジ５が支持されており、このキャリッジ５はガイド部材６に案内されて左右に移動自在とされている。また、駆動機構（図示省略）がキャリッジ５をガイド部材６に沿って走査方向Ａに移動させるようになっている。
【００４７】
また、走査方向Ａにおけるプラテン４の右側には、キャリッジ５に搭載されたインクを吐出する複数のインクジェットヘッド２０をメンテナンスするためのメンテナンスユニット７が設けられている。メンテナンスユニット７は、キャリッジ５の移動範囲内であってキャリッジ５の下方に配置されている。また、走査方向Ａにおけるプラテン４の左側には、インクを貯留する複数のインクタンク８が配設されている。複数のインクジェットヘッド２０は走査方向Ａに沿うようにキャリッジ５に搭載されている。
【００４８】
次いで、図４を参照して、インクジェットヘッド２０のアクチュエータ部２２を動作させる回路構成を説明する。図４に、駆動回路部２５及びその周辺の回路の概略構成を示す。
【００４９】
インクジェットヘッド２０には、駆動回路部２５及びアクチュエータ部２２が実装される。
【００５０】
制御部５０は、駆動回路部２５、駆動信号調整回路５５及び電圧制御部５３に対する制御信号を作成して出力する。また、この制御部５０には、記録媒体を搬送する搬送機構や、キャリッジ５を走査する駆動機構などが接続されている。駆動信号調整回路５５は、制御部５０からの制御信号に基づいて、アクチュエータ部２２を駆動するための駆動信号の波形を求め、その波形から調整信号を作成して出力する。
【００５１】
駆動回路部２５には、制御部５０に接続されて、制御部５０からの制御信号に基づく波形の駆動信号を出力するデータ制御部５１が設けられている。このデータ制御部５１には、アクチュエータ部２２に対応する駆動信号の波形を作成する波形作成部５２が接続されている。波形作成部５２には、アクチュエータ部２２によりインクを吐出する各ノズル（図示略）に対応するように複数のＡＮＤ素子５２１が搭載されている。ＡＮＤ素子５２１の入力端子には、データ制御部５１と駆動信号調整回路５５とが接続されており、データ制御部５１からの駆動信号及び駆動信号調整回路５５からの調整信号が入力されて、これらの信号が合成されることで、駆動に必要な波形の駆動信号が出力されるようになっている。
【００５２】
一方、電圧制御部５３は、制御部５０に接続されて、制御部５０からの制御信号に基づいて電圧値を決定するようになっている。この電圧制御部５３には、制御部５０からの制御信号をアナログ信号に変換するＤ／Ａコンバータ５３１と、Ｄ／Ａコンバータ５３１からのアナログ信号を所定の電圧値まで増幅するための増幅器５３２とが、各ノズル（図示略）に対応するように複数設けられている。この増幅器５３２の入力端子にはオフセット用の電力を供給するオフセット用電源５６及びＤ／Ａコンバータ５３１が接続されている。
【００５３】
そして、駆動回路部２５には、波形作成部５２からの駆動信号及び電圧制御部５３からの電圧値を合成して、各ノズル２１に独立した波形の駆動信号を発生させるための駆動信号出力回路５４が設けられている。この駆動信号出力回路５４には、複数の駆動回路３０としての駆動回路３０１，３０２，…，３０ｎが設けられている。駆動回路３０１，３０２，…，３０ｎの入力端子には、それぞれ波形作成部５２の複数のＡＮＤ素子５２１の出力端子及び電圧制御部５３の複数の増幅器５３２の出力端子が接続されている。駆動回路３０１，３０２，…，３０ｎの出力端子には、後述するアクチュエータ部２２の電極２９１，２９２，…，２９ｎが接続されている。
【００５４】
次いで、図５を参照して、駆動信号出力回路５４の構成を説明する。図５に、本実施の形態の駆動信号出力回路５４及びアクチュエータ部２２の回路構成を示す。
【００５５】
駆動信号出力回路５４は、駆動回路３０１，３０２，…，３０ｎを備える。各駆動回路３０１，３０２，…，３０ｎは、図１の駆動回路３０と同様の構成である。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ１は、波形作成部５２（ＡＮＤ素子５２１）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、昇圧回路３１等の電源電圧の入力端が、電圧制御部５３（増幅器５３２）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ２は、アクチュエータ部２２の入力端に接続されている。
【００５６】
図５において、アクチュエータ部２２の容量性負荷としての複数のアクチュエータ（後述する圧電素子の隔壁２７１，２７２，…）を、コンデンサ２２１，２２２，…，２２（ｎ−１）、抵抗６０１，６０２，…，６０（ｎ−１），７０１，７０２，…，７０（ｎ−１）で電気的に模式して表している。抵抗６０１、コンデンサ２２１、抵抗７０１が直列に接続され、抵抗６０１の一端が駆動回路３０１のノードＮ２に接続されており、抵抗７０１の一端が駆動回路３０２のノードＮ２に接続されている。同様にして、抵抗６０２、コンデンサ２２２、抵抗７０２、…、抵抗６０（ｎ−１）、コンデンサ２２（ｎ−１）、抵抗７０（ｎ−１）が、駆動回路３０２〜３０ｎのノードＮ２に接続されている。
【００５７】
次いで、図６を参照して、アクチュエータ部２２の装置構成及び動作を説明する。図６（ａ）に、第１の状態のインクジェットヘッド２０の断面を示す。図６（ｂ）に、第２の状態のインクジェットヘッド２０の断面を示す。図６（ｃ）に、第３の状態のインクジェットヘッド２０の断面を示す。
【００５８】
図６（ａ）に示すように、インクジェットヘッド２０は、カバープレート２４と基板２６との間に、アクチュエータ部２２の各アクチュエータとしてのＰＺＴ（Lead Zirconate Titanate）等の圧電材料からなる複数の隔壁２７１，２７２，…で隔てられた複数の圧力室２８１，２８２，…が多数並設されたせん断モード方式のインクジェットヘッドとする。図６（ａ）では多数の圧力室２８１，２８２，…の一部である３本（２８１，２８２，２８３）が示されている。圧力室２８１，２８２，…の一端（以下、これをノズル端という場合がある）はノズル形成部材（図示略）に形成されたノズル（図示略）につながり、他端（マニホールド端）はインク供給口（図示略）を経て、インクチューブ（図示略）によってインクタンク（図示略）に接続されている。
【００５９】
そして、各圧力室２８１，２８２，…内の隔壁２７１，２７２，…表面には両隔壁２７１，２７２，…の上方から基板２６の底面に亘って繋がる電極２９１，２９２，…が密着形成され、各電極２９１，２９２，…は、異方導電性フィルムとフレキシブルケーブルとを介して、駆動回路３０としての駆動回路３０１，３０２，…に接続されている。各隔壁２７１，２７２，…は、図６（ａ）の矢印で示すように分極方向が異なる２枚の圧電材料２７ａ，２７ｂによって構成されている。但し、隔壁２７１，２７２，…の圧電材料は、圧電材料２７ａ又は圧電材料２７ｂのみであってもよい。
【００６０】
隔壁２７１，２７２，２７３，２７４表面に密着形成された電極２９１，２９２，２９３に駆動回路３０１，３０２，３０３の出力端（抵抗６０１，６０２，６０３）が接続されている。駆動回路３０１，３０２，３０３から出力される駆動信号により、隔壁２７１，２７２，２７３，２７４が変形される。
【００６１】
図６（ａ）に示すように、電極２９１，２９２，２９３のいずれにも駆動信号の０［Ｖ］が印加されている時は、隔壁２７１，２７２，２７３，２７４のいずれも変形しない。インクジェットヘッド２０において、電極２９１，２９３に駆動信号の２４［Ｖ］を印加すると共に電極２９２に駆動信号の０［Ｖ］を印加すると、隔壁２７２，２７３を構成する圧電材料の分極方向に直角な方向の電界が生じ、各隔壁２７２，２７３共に、それぞれ圧電材料２７ａ，２７ｂの接合面にズリ変形を生じる。つまり、図６（ｃ）に示すように、隔壁２７２，２７３は互いに内側に向けて変形し、圧力室２８２の容積を収縮して圧力室２８２内に正の圧力が生じる。
【００６２】
また、インクジェットヘッド２０において、電極２９１，２９３に駆動信号の０［Ｖ］を印加すると共に電極２９２に駆動信号の２４［Ｖ］を印加して、圧力室２８２の容積を急激に膨張すると、図６（ｂ）に示すように、圧力室２８２内に大きな負の圧力が生じる。このようにして、各圧力室２８１，２８２，…の膨張及び収縮により、ノズルからインクを吐出する。
【００６３】
以上、本実施の形態によれば、駆動回路３０は、ＭＯＳＦＥＴ３２，３３、ツェナーダイオード３８，３９、抵抗３６，３７と、抵抗３６，３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。スピードアップコンデンサ４２により、ＭＯＳＦＥＴ３２をオンする際、寄生コンデンサ３４を瞬間的に放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。スピードアップコンデンサ４３により、ＭＯＳＦＥＴ３３をオンする際、寄生コンデンサ３５を瞬間的に充電してＭＯＳＦＥＴ３３の応答時間の遅延を低減する。つまり、ＭＯＳＦＥＴ３２，３３から出力される駆動信号の遅延を低減できる。よって、遅延の原因となる抵抗３６，３７の抵抗値を大きくでき、抵抗３６，３７及びツェナーダイオード３８，３９の発熱を低減できるので、抵抗３６，３７及びツェナーダイオード３８，３９に小さな実装面積の物を用いることができる。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路３０を実現できる。
【００６４】
また、駆動回路３０は、抵抗３６，３７に並列に接続されたダイオード４０，４１を備える。ダイオード４０により、ＭＯＳＦＥＴ３２をオフする際、寄生コンデンサ３４を早く充電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。ダイオード４１により、ＭＯＳＦＥＴ３３をオフする際、寄生コンデンサ３５を早く放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延をより小さくし且つより小型化した安価な駆動回路３０を実現できる。
【００６５】
また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、寄生コンデンサ３４，３５の静電容量以上である。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を大きく低減できる。
【００６６】
また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、アクチュエータ部２２の負荷の大きさに応じて調整される。というのは、アクチュエータ部２２の負荷の大きさが大きくなると、その駆動の遅延も大きくなる。このため、アクチュエータ部２２の負荷の大きさに応じてＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を好ましく調整できる。例えば、１ノズルを駆動する場合の立ち上がりのなまり（遅延）が１０［ｎｓ］しかなくても、２５６ノズルあると、２００［ｎｓ］のなまり（遅延）が発生する。このとき、スピードアップコンデンサの静電容量の値を調整することによって、ノズルの駆動の遅延値を一定にすることができる。
【００６７】
また、駆動信号出力回路５４は、駆動回路３０としての駆動回路３０１〜３０ｎを備える。インクジェットヘッド２０は、駆動信号出力回路５４を備える。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動信号出力回路５４及びインクジェットヘッド２０を実現できる。
【００６８】
また、駆動信号出力回路５４の駆動回路３０１〜３０ｎは、それぞれ、昇圧回路３１を備える。このため、駆動回路３０１〜３０ｎのそれぞれに、駆動信号の昇圧レベルを別々に設定できる。
【００６９】
（変形例）
図７を参照して、上記実施の形態の変形例を説明する。図７に、本変形例の駆動信号出力回路５４Ａ及びアクチュエータ部２２の回路構成を示す。
【００７０】
本変形例の装置構成は、上記実施の形態のインクジェットプリンタ１において、駆動信号出力回路５４を図７に示す駆動信号出力回路５４Ａに代えた構成である。このため、上記実施の形態と同じ部材に同じ符号を付すとともに、駆動信号出力回路５４Ａのみを主として説明する。
【００７１】
図７に示すように、駆動信号出力回路５４は、駆動回路８０１，８０２，…，８０ｎを備える。駆動回路８０１は、図５の駆動回路３０１と同様の各部を備え、さらに、回路素子としてのＡＮＤ素子４４を備える。
【００７２】
駆動回路８０１において、ＡＮＤ素子４４の第１の入力端をノードＮ３とする。ＡＮＤ素子４４の第２の入力端は、昇圧回路３１の出力端に接続されている。ＡＮＤ素子４４の出力端は、抵抗３６，３７の一端（入力端）に接続されている。ノードＮ３には、例えば、制御部５０から、データ制御部５１、波形作成部５２を介して、駆動回路８０１をオン／オフするハイアクティブの信号が入力される。ＮＡＮＤ素子４４は、ノードＮ３からの信号がアクティブの場合に、昇圧回路３１から出力された信号を出力する。
【００７３】
駆動回路８０２は、駆動回路８０１に比べて、昇圧回路３１を備えない。駆動回路８０２のＡＮＤ素子４４の第２の入力端は、駆動回路８０１の昇圧回路３１の出力端に接続されている。駆動回路８０３，…，８０ｎは、駆動回路８０２と同様の構成である。駆動回路８０１，８０２，…，８０ｎの出力端（ノードＮ２）は、それぞれ、抵抗６０１、抵抗７０１及び抵抗６０２、抵抗７０２及び抵抗６０３、…、抵抗７０（ｎ−１）に接続されている。また、１つの昇圧回路３１に対応して、電圧制御部５３の増幅器５３２は、１つとされる。
【００７４】
以上、本変形例によれば、駆動信号出力回路５４Ａの駆動回路８０１〜８０ｎは、１つの昇圧回路３１を備え、駆動回路８０１〜８０ｎが、それぞれ、昇圧回路３１から出力された駆動信号をオン／オフするＡＮＤ素子４４を備える。つまり、駆動回路８０１〜８０ｎは、１つの昇圧回路３１を共有する。このため、駆動信号出力回路５４Ａ及びこれを実装したインクジェットヘッド２０の構成を簡単にでき、製造コストを低減できる。
【００７５】
なお、上記実施の形態及び変形例における記述は、本発明に係る好適な駆動回路、駆動信号出力回路及びインクジェットヘッドの一例であり、これに限定されるものではない。
【００７６】
上記実施の形態及び変形例では、駆動回路及び駆動信号出力回路が、インクジェットヘッドの容量性負荷としてのアクチュエータを駆動する構成としたが、これに限定されるものではない。駆動回路及び駆動信号出力回路が、他の容量性負荷、抵抗性負荷、モータ等、他の負荷を駆動する構成としてもよい。駆動回路及び駆動信号出力回路は、抵抗性負荷、モータを駆動する際にも、高速なスイッチングが可能である。
【００７７】
また、上記変形例では、駆動信号出力回路５４Ａにおいて、駆動回路８０１のみが昇圧回路３１を備える構成としたが、これに限定されるものではない。駆動回路８０１〜８０ｎの少なくとも２つが、それぞれ、昇圧回路３１を備える構成としてもよい。
【００７８】
また、以上の実施の形態及び変形例における駆動回路、駆動信号出力回路及びインクジェットヘッドを構成する各部の細部構成及び細部動作に関して本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【符号の説明】
【００７９】
１ インクジェットプリンタ
２ プリンタ本体
３ 支持台
４ プラテン
５ キャリッジ
６ ガイド部材
７ メンテナンスユニット
８ インクタンク
２０ インクジェットヘッド
２２ アクチュエータ部
２２１〜２２（ｎ−１） コンデンサ
６０１〜６０（ｎ−１），７０１〜７０（ｎ−１） 抵抗
５０ 制御部
５１ データ制御部
５２ 波形作成部
５２１ ＡＮＤ素子
５３ 電圧制御部
５３１ Ｄ／Ａコンバータ
５３２ 増幅器
５４，５４Ａ 駆動信号出力回路
５５ 駆動信号調整回路
５６ オフセット用電源
２４ カバープレート
２５ 駆動回路部
２６ 基板
２７１，２７２，… 隔壁
２８１，２８２，… 圧力室
２９１，２９２，… 電極
３０，３０１〜３０ｎ，８０１〜８０ｎ，３０Ａ，３０Ｂ 駆動回路
３１ 昇圧回路
３２，３３ ＭＯＳＦＥＴ
３６，３７ 抵抗
３８，３９ ツェナーダイオード
４０，４１ ダイオード
４２，４３ スピードアップコンデンサ
４４ ＡＮＤ素子
【特許請求の範囲】
【請求項１】
負荷を駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続される駆動回路。
【請求項２】
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備える請求項１に記載の駆動回路。
【請求項３】
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上である請求項１又は２に記載の駆動回路。
【請求項４】
前記第１及び第２のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている請求項１から３のいずれか一項に記載の駆動回路。
【請求項５】
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備える駆動信号出力回路。
【請求項６】
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備える駆動信号出力回路。
【請求項７】
請求項５又は６に記載の駆動信号出力回路を備え、
前記負荷は、インクを吐出するための複数のアクチュエータであり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動するインクジェットヘッド。
【請求項１】
負荷を駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続される駆動回路。
【請求項２】
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備える請求項１に記載の駆動回路。
【請求項３】
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上である請求項１又は２に記載の駆動回路。
【請求項４】
前記第１及び第２のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている請求項１から３のいずれか一項に記載の駆動回路。
【請求項５】
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備える駆動信号出力回路。
【請求項６】
請求項１から４のいずれか一項に記載の駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備える駆動信号出力回路。
【請求項７】
請求項５又は６に記載の駆動信号出力回路を備え、
前記負荷は、インクを吐出するための複数のアクチュエータであり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動するインクジェットヘッド。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２３１３４７（Ｐ２０１２−２３１３４７Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９８８８１（Ｐ２０１１−９８８８１）
【出願日】平成２３年４月２７日（２０１１．４．２７）
【出願人】（３０５００２３９４）コニカミノルタＩＪ株式会社 (317)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２７日（２０１１．４．２７）
【出願人】（３０５００２３９４）コニカミノルタＩＪ株式会社 (317)
【Ｆターム（参考）】
[ Back to top ]