【課題】通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得る。
【解決手段】トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設ける。
クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆをキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。 （もっと読む）

【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】電源回路と、駆動回路と、スイッチ部と、第１の電位制御回路と、を備えた半導体スイッチが供給される。前記電源回路は、負の第１の電位を生成する第１の電位生成回路と、電源電位を降圧した正の第２の電位を生成する第２の電位生成回路と、を有する。前記駆動回路は、前記第１の電位と第３の電位とが供給され、端子切替信号に基づいて前記第１の電位及び前記第３の電位の少なくとも一方を出力する。前記スイッチ部は、前記駆動回路の出力に応じて複数の高周波端子のいずれか１つに共通端子を接続する。前記第１の電位制御回路は、第１のトランジスタを有する分割回路と、第２のトランジスタを有する増幅回路と、を有する。 （もっと読む）

【課題】ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供する。
【解決手段】窒化物半導体層の主面上に互いに離間して配置された第１及び第２の主電極、及び前記第１の主電極と前記第２の主電極間で前記主面上に配置された制御電極を有するスイッチング素子Ｔ_ＳＷと、コレクタ端子とエミッタ端子と制御端子とを有する第１の駆動素子Ｔ_Ｄ１及び入力端子を含む駆動回路１０と、を備え、前記第１の駆動素子の前記コレクタ端子は前記スイッチング素子の前記第１の主電極に接続され、前記第１の駆動素子の前記エミッタ端子は前記スイッチング素子の前記制御電極に接続され、前記第１の駆動素子の前記制御端子は前記入力端子及び前記エミッタ端子に接続される。 （もっと読む）

【課題】出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【解決手段】駆動回路３０は、負荷を駆動するプッシュ側のＭＯＳＦＥＴ３２及びプル側のＭＯＳＦＥＴ３３と、アノード、カソードがＭＯＳＦＥＴ３２のゲート、ソースに接続されたツェナーダイオード３８と、アノード、カソードがＭＯＳＦＥＴ３３のソース、ゲートに接続されたツェナーダイオード３９と、昇圧回路３１の出力端とＭＯＳＦＥＴ３２のゲートとに接続された抵抗３６と、昇圧回路３１の出力端とＭＯＳＦＥＴ３３のゲートとに接続された抵抗３７と、抵抗３６、抵抗３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。ＭＯＳＦＥＴ３２，３３のソースが高圧側、グランドに接続され、ＭＯＳＦＥＴ３２，３３のドレインが互いに接続される。 （もっと読む）

【課題】クロックマルチプレクサを駆動する第１のクロック入力から第２のクロック入力への切換えにおいて起こるグリッチを低減する。
【解決手段】クロックマルチプレクサ１１６は、第１のクロック入力を受信し、クロック出力１１８を提供し、第１のクロック出力における低フェーズ入力レベルに応答してクロック出力における低フェーズ出力レベルを判定する。限定された期間、低フェーズ出力レベルは、第１のクロック入力信号のフェーズレベルに関わらず維持される。クロックマルチプレクサ１１６は、第２のクロック入力を受信し、第２のクロック入力信号における低フェーズ入力レベルを判定する。第２のクロック入力に応答してクロック出力１１８を提供することへの切換えは、第２のクロック入力信号における低フェーズ入力レベルの間に起こる。その後、クロックマルチプレクサ１１６の出力は第２のクロック信号のフェーズレベルに従う。 （もっと読む）

【課題】駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置を提供する。
【解決手段】実施形態によれば、窒化物半導体を含む、ｎチャンネル型の第１〜第４トランジスタと、抵抗と、を備えた窒化物半導体装置が提供される。第１トランジスタは、第１ゲートと、第１ソースと、第１ドレインと、を有する。第２トランジスタは、第２ゲートと、第１ゲートと接続された第２ソースと、第２ドレインと、を有する。第３トランジスタは、第３ゲートと、第１ソースと接続された第３ソースと、第１ゲート及び第２ソースと接続された第３ドレインと、を有する。第４トランジスタは、第３ゲートと接続された第４ゲートと、第１ソース及び第３ソースと接続された第４ソースと、第２ゲートと接続された第４ドレインと、を有する。抵抗の一端は第２ドレインと接続され、他端は第２ゲート及び第４ドレインと接続される。 （もっと読む）

【課題】電力効率を低下させずに高速動作可能なスイッチング回路を提供する。
【解決手段】スイッチング回路は、入力電圧を第１の電圧に変換する第１のＤＣ／ＤＣコンバータＢ１と、制御信号に応じて第１の電圧を出力するか否か切り替える第１のスイッチ回路Ｃ１と、第１のスイッチ回路からの電圧の過渡特性を制御する第１の制御回路Ｄ１と、高圧側電源に一端が、出力端子に他端が接続され、第１の制御回路からの電圧に応じてオンオフされる第１の能動素子Ａ１と、入力電圧を第２の電圧に変換する第２のＤＣ／ＤＣコンバータＢ２と、制御信号に応じて第１のスイッチ回路とは相補的に第２の電圧を出力するか否か切り替える第３のスイッチ回路Ｃ３と、第３のスイッチ回路からの電圧の過渡特性を制御する第２の制御回路Ｄ２と、出力端子に一端が、低圧側電源に他端が接続され、第２の制御回路からの電圧に応じてオンオフされる第２の能動素子Ａ２とを備える。 （もっと読む）

【課題】出力信号のデューティを保ちつつ消費電流の変化を低減する。
【解決手段】出力バッファ回路は、出力回路（３００）と、第１入力回路（２１０）と、第２入力回路（２２０）と、第１クランプ回路（１１０）と、第２クランプ回路（１２０）とを具備する。出力回路（３００）は、第１出力トランジスタ（Ｐ３０１）と第２出力トランジスタ（Ｎ３０１）とを備え、出力信号（ＶＯＵＴ）を出力する。第１クランプ回路（１１０）および第２クランプ回路（１２０）のそれぞれは、カスコード接続される第１導電型のトランジスタ（Ｐ１１１／Ｐ１２１）と、第２導電型のトランジスタ（Ｎ１１１／Ｎ１２１）とを備える。第１クランプ回路（１１０）は、所定の期間第１入力回路（２１０）の出力電圧（ＶＡ１）をクランプする。第２クランプ回路（１２０）は、所定の期間第２入力回路（２２０）の出力電圧（ＶＡ２）をクランプする。 （もっと読む）

【課題】インバータなどの遅延が無視できない高速動作時において、クロックフィールドスルーの影響を改善するのが困難
【解決手段】ＭＯＳＴ４はソース端子に入力されるアナログ入力信号を矩形波パルスのサンプル信号によりオンオフしてサンプリングする。ＭＯＳＴ５はＭＯＳＴ４のドレイン端子にソース端子およびドレイン端子が接続されサンプル信号の極性を反転した反転サンプル信号によりオンオフしてＭＯＳＴ４の寄生容量を補償する。論理回路10,11はサンプル信号と反転サンプル信号の位相差を検出して誤差信号を出力する。ＭＯＳＴ６,７はＭＯＳＴ５のソース端子およびドレイン端子にソース端子およびドレイン端子が接続され、位相差を補償する。 （もっと読む）

【課題】動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。
【解決手段】ルックアップテーブル回路１は、入力信号に基づいて複数の抵抗変化型素子の中から一つの抵抗変化型素子を選択する抵抗変化回路２と、抵抗変化回路２の最大抵抗値と最小抵抗値との間の抵抗値を有する参照回路４と、抵抗変化回路２の他端にソースが接続された第１のｎチャネルＭＯＳＦＥＴ６と、参照回路の他端にソースが接続された第２のｎチャネルＭＯＳＦＥＴ８と、第１のｎチャネルＭＯＳＦＥＴ６のドレインを通して抵抗変化回路２に電流を供給する第１の電流供給回路１０と、第２のｎチャネルＭＯＳＦＥＴ８のドレインを通して参照回路４に電流を供給する第２の電流供給回路１２と、第１のｎチャネルＭＯＳＦＥＴ６のドレイン電位と第２のｎチャネルＭＯＳＦＥＴ８のドレイン電位を比較する比較器１４と、を備える。 （もっと読む）

【課題】入出力端子と半導体スイッチとの間を接続する配線同士が交差する箇所が発生しても、端子間のアイソレーション特性を向上させつつ、サイズ及びコストを抑制可能な半導体装置を提供する。
【解決手段】半導体スイッチ回路（２０）は、複数の入力端子（３１，３２）のうち任意の入力端子を配線層（５１）又は再配線層（２５１）を介して複数の出力端子（４１〜４４）のうち任意の出力端子と接続させるように構成される。複数の入力端子及び複数の出力端子のうち、ある端子と半導体スイッチ回路との間を接続する配線と、他の端子と半導体スイッチ回路との間を接続する配線とが交差している箇所において、交差する配線のうち、一方の配線を配線層とし、他方の配線を再配線層とする。 （もっと読む）

【課題】トランジスタの駆動電力の損失を防ぎ且つスイッチング時間の高速化を図る。
【解決手段】接合型トランジスタ２の駆動に必要な基準駆動能力レベル電圧からなる基準波形Ｓｇ′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスＳｐを生成し、重畳パルスＳｐのパルス幅を、接合型トランジスタ２のスイッチング時間に、若しくはドレイン電位ＶＤの遷移収束タイミングを表す閾値により設定する。基準波形Ｓｇ′と重畳パルスＳｐとを重畳しこれを、接合型トランジスタ２のゲート駆動信号Ｓｇとする。ゲート駆動信号Ｓｇは、接合型トランジスタ２の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ２に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。 （もっと読む）

【課題】矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。
【解決手段】電流源回路は、電圧端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第２のＭＯＳトランジスタと、電圧端子に一端が接続された第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第４のＭＯＳトランジスタと、を備える。この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。 （もっと読む）

【課題】スイッチング素子のオンオフ切り替え時において、スイッチング素子のゲートに供給されるゲート電圧の変化を監視し、最適なタイミングで段階的にゲート電圧を切り替えることによって、スイッチング素子のオンオフ切り替え時における電圧・電流サージを発生させない半導体電力変換装置を提供する。
【解決手段】本発明の半導体電力変換装置は、スイッチング素子をオンオフさせる半導体電力変換装置であって、スイッチング素子に供給されるゲート電圧の変化を検出するゲート電圧変化検出手段と、入力される駆動信号に基づいて、スイッチング素子のゲートにゲート駆動電圧を出力するゲート駆動手段とを備え、ゲート駆動手段は、ゲート電圧変化検出手段によってゲート電圧の変化が検出されたタイミングで、ゲート駆動電圧を制御することを特徴とする。 （もっと読む）

【課題】多チャンネルの高周波信号切り替えを小規模の回路構成にて容易に実現できる多チャンネル高周波信号切替装置を提供する。
【解決手段】多チャンネルの高周波信号を扱う切替回路を、四辺形のマトリクス配線領域１１を囲繞するように例えば８組の高周波信号切替スイッチ１２Ａ〜１２Ｈを設け、各チャンネルに共通のマトリクス配線領域に集成して、多チャンネル集成型の高周波信号切替回路を構成した。 （もっと読む）

可変制御電圧を用いた、改善された信頼性及び性能を有するスイッチが説明される。典型的な設計において、装置は、スイッチ、ピーク電圧検出器、及び制御電圧生成器を含む。スイッチは、スタックされたトランジスタを用いて実装されうる。ピーク電圧検出器は、スイッチへ提供された入力信号のピーク電圧を検出する。典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフにするための可変制御電圧を生成する。別の典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオンにするための可変制御電圧を生成する。また別の典型的な設計において、制御電圧生成器は、ピーク電圧が高閾値を上回った場合、スイッチをオンにして入力信号を減衰させるための制御電圧を生成する。
（もっと読む）

【課題】電圧パルスで振動子を駆動する送信回路において、誤送信や波形オーバーシュートを改善するため出力がハイインピーダンス状態にならない回路構成を提供し、且つ複数チャネルを集積化した半導体集積回路装置を実現する。
【解決手段】最も絶対値の大きい正電圧VPP1及び負電圧VNN1が供給された従来のパルス発生回路部10と、2番目に絶対値が大きい正電圧VPP2が供給されたP型アナログスイッチタイプのパルス発生回路部20と、2番目に絶対値が大きい負電圧VNN2が供給されたN型アナログスイッチタイプのパルス発生回路部30と、接地電位が供給されたN型アナログスイッチタイプの接地レベルダンピング回路部40とを備える送信回路において、10、20、30、及び40がそれぞれ出力端子OUTに接続される。スイッチ制御信号S1〜S5によって10、20、30、及び40を各別にオンオフして超音波振動子50を駆動する。 （もっと読む）

【課題】クロスポイントが５０％からずれた電気波形を出力する際も、良好な出力波形を維持することができるドライバ回路を得る。
【解決手段】初段増幅段Ａ１、２段目増幅段Ａ２及び最終増幅段Ａ３の３段の差動増幅段が直列に接続されている。初段増幅段Ａ１及び２段目増幅段Ａ２に、クロスポイント調整回路ＣＰ１，ＣＰ２がそれぞれ接続されている。クロスポイント調整回路ＣＰ１は、初段増幅段Ａ１の正相と逆相のＤＣレベルの少なくとも一方を制御して、初段増幅段Ａ１の出力信号のクロスポイントを調整する。また、クロスポイント調整回路ＣＰ２は、２段目増幅段Ａ２の正相と逆相のＤＣレベルの少なくとも一方を制御して、２段目増幅段Ａ２の出力信号のクロスポイントを調整する。 （もっと読む）

デマルチプレクサ回路用のスイッチングセルは超伝導入力信号経路、少なくとも２個の超伝導出力信号経路、および交差ノードと出力信号経路との各端部の間に配置されたトランスを含む。トランスを介して印加された磁束は信号が伝播する方向に影響を及ぼすことができる。スイッチングセルはまた、電源入力ノードを含んでいてもよい。スイッチングセルは、各種の構成、例えば２分木またはＨ木に配置されてもよい。超伝導インダクタラダー回路はデジタル／アナログ変換を実行することができる。個別スイッチングセルと共に磁束記憶構造を用いてもよい。ラッチング量子ビットを用いてもよい。カスケードエラーを減少または除去すべくスイッチングセルのバッファ段を用いてもよい。
（もっと読む）

【課題】安定した電圧で充電して当該充電電圧をターンオフ時に利用することができ、しかもターンオフ時にパルストランスの二次巻線側に設けたゲート放電用トランジスタを高速にオンすることができる電圧制御型トランジスタのゲートドライブ回路を提供する。
【解決手段】パルストランス１０とＭＯＳトランジスタ２０とダイオード２１とコンデンサ３０とダイオード３１とゲート放電用ｐｎｐトランジスタ４０と抵抗４１とを備え、一次巻線１１に印加された電圧によって二次巻線１２に発生する電圧をトランジスタ２０およびダイオード２１を介して電圧制御型トランジスタ５０のゲートに印加するとともにダイオード３１を介してコンデンサ３０を充電し、一次巻線１１に印加される電圧が印加されなくなることで二次巻線１２に発生する逆電圧によりコンデンサ３０、抵抗４１、ダイオード２１、トランジスタ２０を介する電流が流れる。 （もっと読む）