【課題】出力信号の応答特性および消費電流を一定にする。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。 （もっと読む）

【課題】汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供する。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。 （もっと読む）

【課題】試験対象に対してシーケンス測定を実行する際に、取得データ量の面で、誤った測定の無駄な測定をしないで済むようにする。
【解決手段】シーケンス測定制御手段３５が実行指定された測定シーケンスにしたがう制御を開始する前に、実行指定された測定シーケンスで送受信部２１が解析対象として取得する予定のデータ量の合計値を算出するデータ量算出手段４０と、算出したデータ量の合計値が受信データメモリ２３の所定容量に応じて予め設定した許容値を超えるか否かを判定するデータ量判定手段４１とを備え、シーケンス測定制御手段３５は、データ量判定手段４１により算出したデータ量の合計値が許容値を超えると判定されたとき、その判定結果を表示部６１に表示して、ユーザーに通知する。 （もっと読む）

【課題】任意波形発生装置の校正方法を改善する。
【解決手段】Ｓパラメータを用いて任意波形発生装置を校正する。任意波形発生装置が有するチャンネルとしては、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルでも良い。差動信号を生成する場合でも良く、２チャンネルを1対として、複数のチャンネル対を校正できる。このとき、各チャンネルは、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルで１つのチャンネルを構成する場合でも良い。 （もっと読む）

【課題】任意波形発生装置の校正方法を改善する。
【解決手段】Ｓパラメータを用いて任意波形発生装置を校正する。任意波形発生装置が有するチャンネルとしては、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルでも良い。差動信号を生成する場合でも良く、２チャンネルを1対として、複数のチャンネル対を校正できる。このとき、各チャンネルは、単一の非インタリーブ・チャンネルでも良いし、インターリーブされた複数チャンネルで１つのチャンネルを構成する場合でも良い。 （もっと読む）

【課題】外部端子数の増加を抑えつつ、半導体集積回路のテスト時間を短縮する。
【解決手段】テスト回路は、入力されるリファレンスクロック１０９を逓倍して、テスト対象回路１０６をテスト動作させるための実動作クロック１１２及びサンプリングクロック１０５を生成するＰＬＬ１０８と、入力されるテストコマンドに従い、テスタ同期クロック１０３に同期してテスト対象回路１０６のテスト結果を出力するテスト結果出力回路１０７と、を備えるテスト回路であって、テストコマンドを含むテスト入力信号１０４とサンプリングクロック１０５とに基づきテスタ同期クロック１０３を生成するテスタ同期クロック生成回路１００を備えるものである。 （もっと読む）

【課題】任意のジッタが付加された良好な信号波形を有する信号を容易に生成することができる信号生成装置を提供する。
【解決手段】基準クロックを基に制御データに応じた周波数の出力クロックを生成し出力するダイレクトデジタルシンセサイザ（ＤＤＳ）と、ジッタ設定に応じてＤＤＳの出力周波数を制御するための一連の設定データが格納されたジッタ制御テーブルを有し、基準クロックに同期させてＤＤＳに制御データを供給する制御部とを備え、基準クロックに同期したタイミングで制御データをジッタ制御テーブルに格納されている設定データで順次書き替えることで、短時間かつ一定の時間間隔で制御データの切り替えを行い、周期的に周波数が変化する、すなわちジッタが付加された出力クロックをＤＤＳにより生成できるようにする。 （もっと読む）

【課題】短時間で半導体装置の検査を行うことができる半導体装置の検査方法、検査プログラム及び半導体装置の検査装置を提供すること。
【解決手段】本発明は、記憶部２から半導体装置ＳＤ１の特性データＤＡＴ１を読み込む。次いで、ストローブ演算式２１２にＮＭＯＳトランジスタの閾値Ｖｔ１を代入することにより、半導体装置ＳＤ１に対するストローブ値ＳＴＢ１する。次いで、半導体装置ＳＤ１にテスト入力信号Ｄｉｎを出力する。そして、ストローブ値ＳＴＢ１で指定されるタイミングで、半導体装置ＳＤ１から出力されるテスト出力信号Ｄｏｕｔのパターンが期待値パターンＥＰと一致するかを判定する。 （もっと読む）

【課題】長寿命化した圧電式アクチュエータを備えるスイッチ装置。
【解決手段】第１接点が設けられた基体と、第２接点を移動させて第１接点と接触または離間させるアクチュエータと、を備え、アクチュエータは、支持層と、支持層の上面に形成される第１圧電膜と、支持層を介して第１圧電膜に対向して、支持層の第１圧電膜が形成される面とは反対側の面に設けられ、駆動電圧に応じて伸縮してアクチュエータのそり量を変化させる第２圧電膜と、第１圧電膜および第２圧電膜のそれぞれの上面と下面とに、それぞれの駆動電圧を印加する電極層と、第２圧電膜と第２圧電膜の支持層側とは反対側の電極層との間に形成された導電性酸化物を含む第２導電性酸化物膜と、を有するスイッチ装置を提供する。 （もっと読む）

【課題】高速多値信号を試験可能な試験装置を提供する。
【解決手段】パターン発生器ＰＧは、Ｉ／Ｏ端子Ｐ_ＩＯに入力される被試験信号Ｓ１と比較すべきしきい値電圧Ｖｔｈを指定する制御データＳ１１を発生するとともに、被試験信号Ｓ１としきい値電圧Ｖｔｈの比較結果の期待値を示す期待値データＥＸＰ２を発生する。しきい値電圧発生器１０は、制御データＳ１１に応じた電圧レベルを有するしきい値電圧Ｖｔｈを、第１タイミング信号Ｓｔ１が指定する設定タイミングｔ_Ｖごとに生成する。レベルコンパレータＣｐは、被試験信号Ｓ１の電圧レベルをそれと対応するしきい値電圧Ｖｔｈと比較する。タイミングコンパレータＴＣは、レベルコンパレータＣｐの出力Ｓ３を、第２タイミング信号Ｓｔ２が指定するストローブタイミングでラッチし、比較信号Ｓ４を生成する。タイミング調節部５０は第１タイミング信号Ｓｔ１の位相を調節する。 （もっと読む）

【課題】試験対象の周波数範囲全体にわたって位相特性を推定して位相特性の平坦化に資することができる位相特性推定装置並びにそれを備えた位相補正装置及び信号発生装置並びに位相特性推定方法を提供する。
【解決手段】信号発生装置１は、互いに異なる周波数の２つのＣＷを合成した合成ＣＷを出力する信号出力部１０と、合成ＣＷを直交変調して直交変調信号を出力する直交変調器１６と、直交変調信号の電力レベルを調整するレベル調整器２０と、位相特性を推定する位相特性推定器３０とを備え、位相特性推定器３０は、合成ＣＷの振幅値に基づいて隣接間位相差を算出する位相差算出部３１と、隣接間位相差のデータに基づいて所定の周波数帯域における位相特性を推定する位相特性推定部３３とを備える。 （もっと読む）

【課題】剛性を高めつつ、物理的な破壊を防いだアクチュエータを提供する。
【解決手段】スイッチ装置は、第１接点１２２が設けられた基体１１０と、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、を備え、アクチュエータは、支持層１５０と、支持層１５０上に形成され、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に絶縁材料で形成され、第１圧電膜１３６の端部の少なくとも一部において支持層１５０と接して端部を覆う第１保護膜１５２と、を有する。 （もっと読む）

【課題】圧電膜の変位を大きくして動作させるスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２が設けられた接点部１２０と、第２接点１３４を有し、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、第１駆動電圧を制御する制御部２００と、を備え、アクチュエータは、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に設けられる支持層と１５０、を有し、制御部２００は、第１圧電膜１３６に第１の抗電界以下の電界を印加する電圧から、第１圧電膜１３６に第１の抗電界以上の電界を印加する電圧まで変化させて第１圧電膜１３６を縮ませ、第１圧電膜１３６に第２の抗電界未満の電界を印加する電圧を出力して第１圧電膜１３６を伸ばす。 （もっと読む）

【課題】従来のタイミング発生器を用いて、異なるタイミングで動作可能なピン数を増加させる。
【解決手段】パタン信号とエッジ信号とに基づいてドライバ波形を整形する複数個の波形整形器と、指定されたタイミングでエッジ信号を各波形整形器に出力するドライバタイミング発生器と、ドライバタイミング発生器にエッジ信号の出力タイミングを指示するとともに、複数個の波形整形器に独立にパタン信号を出力するフォーマッタとを備えた半導体試験装置。 （もっと読む）

【課題】ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐこと。
【解決手段】ラッチアップ試験装置は、被試験端子の電位をプルアップおよびプルダウンして被試験端子がハイインピーダンス状態であるか否かを検出するとともに、プルアップおよびプルダウン動作に伴って被試験端子の論理状態が反転する前後において、定電圧源から被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第１の差分とするとともに、被試験端子に電流パルスを印加する前後において定電圧源から電源端子へ供給される電源電流を測定して両者の差分を第２の差分とし、第１の差分と第２の差分とを比較することで、ラッチアップが発生したか否かを判定する。 （もっと読む）

【課題】ＩＣ，ＬＳＩやそれらを含む装置等を試験対象部として試験を行う試験装置及び試験方法に関する。
【解決手段】測定制御部３により制御されるＰＲＢＳ発生部１と、このＰＲＢＳ発生部１からのＰＲＢＳ信号を試験信号として試験対象部４に入力し、この試験対象部４から出力されたＰＲＢＳ信号の正常性を検査するＰＲＢＳ検出部２とを備え、ＰＲＢＳ発生部１は、ＰＲＢＳパターン信号にＰＲＢＳパターンのヘッダーを付加した試験信号を出力して前記試験対象部４に入力する構成を有し、ＰＲＢＳ検出部２は、試験対象部４から出力された試験信号のヘッダーを検出し、このヘッダーのパターンに従ったＰＲＢＳ比較パターンを発生して、試験対象部４から出力されたＰＲＢＳパターンの試験信号と照合する構成及び処理過程を有する。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】負荷電圧および負荷電流を直接検出せずに、負荷電流の変動に高速に追従する電力供給装置を提供する。
【解決手段】負荷に電力を供給する電力供給装置であって、負荷に対して電力を出力する電力出力部と、電力出力部から負荷に印加される負荷電圧および負荷電流を検出せずに、負荷の動作状態を検出する状態検出部と、状態検出部が検出した動作状態に基づいて、電力出力部が出力する出力電流を制御する出力制御部とを備える電力供給装置を提供する。 （もっと読む）

【課題】高速モード時において自由度の高いパターンデータを生成する。
【解決手段】予め定められた試験レートに同期してそれぞれ入力される入力パターンに応じたパターンデータを出力する複数のパターン出力部を備え、それぞれのパターン出力部は、通常モードおよび高速モードの２つの動作モードを有し、高速モードにおいて、それぞれのパターン出力部は、自己のパターン出力部に入力される入力パターンに対応するパターンデータ、および、他のパターン出力部に入力される入力パターンに対応するパターンデータのそれぞれを、複数の分割レートに対するパターンデータのうちの少なくとも一つとして出力する試験装置を提供する。 （もっと読む）

【課題】時間的に連続した負荷を被試験体に印加して、被試験体の試験を行うことを可能とする、評価試験装置および評価試験方法を提供する。
【解決手段】評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。また、前記複数の外付端子の負荷状態をそれぞれ測定して測定結果信号として出力する複数の第２のバッファアンプを備えている。さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 （もっと読む）