【課題】電子回路装置に対する擬似障害発生を容易化し、試験・評価等の作業を効率化する装置、方法の提供。
【解決手段】
電子回路装置（１００）を構成する回路基板（１０５）上のＩＣ（１０４）のＯＮ／ＯＦＦ端子に接続部１０３を介して接続する制御部１０２が、ケーブルコネクタ部（１０１）を介してＰＣ（１１０）の制御により、ＩＣ（１０４）のＯＮ／ＯＦＦ端子に動作中の第１の値とは異なる第２の値を設定することで擬似障害を発生させる。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有し、同一回路構成として、高圧コンデンサ４から高耐圧リレー３さらに印加抵抗５を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査対象デバイス６の個数分だけ並列に有している。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有する。 （もっと読む）

【課題】格別の操作を要することなく最適な電圧供給を行い、無駄な電力消費や負荷の削減を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ２の試験を行う出力制御ユニット５を備える半導体試験装置１であって、試験を行うためのテストプログラムに設定された設定電圧の情報に基づいて動作を行う複数のドライバ３２と、設定電圧の情報を取得して、取得した情報に基づいてドライバ３２に設定される設定電圧の電圧をドライバ３２に供給する供給電圧を変更可能な１または複数の可変電源３３と、を備えている。これにより、ＤＵＴ２が無駄な電力を消費することなく、負荷が与えられなくなる。且つ、テストプログラムの設定電圧の情報を利用しているため、電源制御の操作を要することなく、最適な電圧を供給することができる。 （もっと読む）

【課題】消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置を実現する。
【解決手段】信号出力装置において、ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、第１のＤ／Ａ変換器へハイレベル側の設定電圧の設定、正側電源供給部へ正側電源電圧の設定、第２のＤ／Ａ変換器へローレベル側の設定電圧の設定、および、負側電源供給部へ負側電源電圧の設定をそれぞれ行う制御部とを備える。 （もっと読む）

【課題】電圧印加電流測定時において、測定手法を変更することなく、従来の測定に加えて、１つのＤＣモジュールでの連続的な電流波形も測定することが可能な半導体試験装置を実現する。
【解決手段】被試験対象デバイスに電源電圧を供給すると共に被試験対象デバイスに流れる電流に応じた変換信号を出力するＤＣモジュールを複数有し、各ＤＣモジュールからの変換信号をマルチプレクサを切り替えて選択し、選択した変換信号をＡ／Ｄ変換器に与え、このＡ／Ｄ変換器を用いて電流を測定する半導体試験装置において、複数のＤＣモジュールからの変換信号がそれぞれ入力され、複数のＤＣモジュールのうちいずれか１つのＤＣモジュールからの変換信号を全ての出力端子に分配して出力する接続状態、または、複数のＤＣモジュールからのそれぞれの変換信号を各出力端子からそれぞれ出力する接続状態をとるスイッチ部を備える。 （もっと読む）

【課題】任意の周波数のノイズ信号を簡単にノイズ注入対象の部品に注入することができるノイズ注入装置を得ることを目的とする。
【解決手段】ノイズ注入用コネクタ１１側と可変容量部材１４側とのインピーダンスの整合を図るマッチング回路１３と、一端がマッチング回路１３の出力側と接続されており、ノイズ信号源２から発生されたノイズ信号の周波数に応じた容量に切り換えられる可変容量部材１４とを設け、ノイズ注入対象の部品の電源端子に注入するノイズ信号の周波数帯域を切り換えるようにする。 （もっと読む）

【課題】回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供する。
【解決手段】電源装置１は、直流電圧を供給すべきＤＵＴ４０の接地ピンＰ２に現れる電圧を測定するセンスアンプ２０と、センスアンプ２０で測定される電圧を基準としてＤＵＴ４０に対して所定の直流電圧を供給するデバイス電源部１０と、センスアンプ２０の反転入力端に接続されて、センスアンプ２０で測定される電圧に重畳されるべき交流信号を出力する交流信号源３０とを備える。 （もっと読む）

【課題】正常なバーンイン検査を行うとともに、検査時の無駄な電力を削減できる検査方法、およびこれに用いられる半導体集積回路を提供する。
【解決手段】ウエハに対しウエハ試験を行ない、ウエハ試験後、良品には端子以外のチップ表面に保護膜を付加する。不良品には、端子も含むチップ表面全体に保護膜を付加し、その状態でバーンイン検査を行い、バーンイン投入前に判明した不良品チップへの電源供給、信号印加を遮断する。また、チップの良品判定を行うために自己検査回路を内蔵し、不良チップと判定された場合は、チップ内部動作を停止する機能をチップ内部に設けたり、あるいは、判定信号をバーイン検査装置に送信し、バーンイン検査装置から電源供給、信号印加を停止することでバーンイン投入後に判明した不良チップへの電源供給、信号印加を遮断できる。 （もっと読む）

【課題】本発明は、試験装置及び試験方法に関し、例えば集積回路の試験装置に適用して、テストパターン等を印加している端子に対して別電源により高電圧を印加する場合に、安全に高電圧を印加することができるようにする。
【解決手段】本発明は、直流電圧Ｖ１を低下させた状態で試験対象２のピン７に直流電圧Ｖ１を印加した後、動作試験用の出力信号Ｓ１の印加を中止し、その後、直流電圧Ｖ１１を耐久試験用の電圧に立ち上げる。 （もっと読む）

【課題】 半導体のグランド端子から高周波ノイズを注入した場合の半導体装置のイミュニティ評価を行うことができる半導体評価装置を実現する。
【解決手段】 ＬＳＩ１０のグランド端子１２はインダクタＬを介して接地されているため、高周波ノイズ発生器２から発生した高周波ノイズの交流成分をグランド端子１２に注入することができる。従って、グランド端子１２から高周波ノイズを注入した場合のＬＳＩ１０のイミュニティ評価を行うことができる。また、電路１４には、インダクタＬの一端が電気的に接続されており、インダクタＬの他端が接地されてなるため、グランド端子１２に注入された高周波ノイズがグランド端子１２から流出するおそれがない。従って、ＬＳＩ１０のグランド端子１２に高周波ノイズを定量かつ安定に注入することができるため、ＬＳＩ１０のイミュニティ評価を高精度に行うことができる。 （もっと読む）

【課題】デジタル処理装置の所定部位を通る信号をクランプするクランプ試験装置に関し，クランプ対象となる信号の電圧レベルを確実にスレッシュホールド未満にクランプすることが可能となる技術を提供する。
【解決手段】マイナス電圧生成部１１は，クランプ対象の信号の電圧レベルをクランプするために必要となるマイナス電圧を，コンデンサに電荷を蓄積することにより発生させる。リレースイッチ制御部１２は，コンデンサの充電と充電されたコンデンサによるクランプ実行とを切り換えるリレースイッチの接続／切断等の制御を行う。遅延回路部１３は，マイナス電圧生成部１１でのリレースイッチの動作が完了する時間分遅延して，ゲート条件をクランプ実行トリガ生成部１４に送る。クランプ実行トリガ生成部１４は，クランプ対象となる信号にマイナス電圧を印加するタイミングを制御する。 （もっと読む）

【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路１５０。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。 （もっと読む）

【課題】静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得る。
【解決手段】半導体素子７の動作電圧を供給する直流電源発生部４と、所定方向に静電気ノイズを放射する静電ガン１と、動作電圧に静電気ノイズを重畳させ半導体素子７に印加させるバイアスティ３と、半導体素子７に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計６と、論理レベル電圧値の論理が反転した時点における半導体素子７に印加される静電気ノイズの電圧測定をおこなうオシロスコープ５とを備え、静電ガン１とバイアスティ３との間に挿入され、静電ガン１から放射される静電気ノイズの一部を分岐してバイアスティ３に供給する分岐回路２と、静電ガン１を覆い、静電ガン１から放射された静電気ノイズのうち、分岐回路２に入射されないものが外部に漏れることを防止する遮蔽部８とをさらに備える。 （もっと読む）

【課題】選択されたセグメントに振幅ノイズのある試験信号を生成する。
【解決手段】ユーザ・インターフェイスを用いて試験信号のセグメントとこれに係るパワー・レベルを選択し、この試験信号セグメントに選択されたパワー・レベルで振幅ノイズを適用するようにする。信号処理ユニットは、選択されたセグメントの選択されたパワー・レベルを試験信号とともにコンパイルして、選択されたセグメントに振幅ノイズを有する試験信号を表すデジタル・データを生成する。波形生成ブロックは、このデジタル・データを受けて、試験信号の選択されたセグメントに振幅ノイズのある試験信号出力を生成する。 （もっと読む）

【課題】高い精度で異物の混入が検知可能であり、短時間でのストレス試験が可能な半導体集積回路、および半導体集積回路の検査方法を実現する。
【解決手段】本発明の半導体集積回路の検査方法では、半導体集積回路内の信号配線Ｌ３・Ｌ４に並走するように設けられたダミー配線ＬＤにストレス電圧を印加するストレス試験と、信号配線Ｌ３・Ｌ４とダミー配線ＬＤとの間のリーク電流を測定することにより半導体集積回路の良否を判定するテスト工程とを含む。さらに、ダミー配線ＬＤは、電位差を設けることができない非反転側信号配線Ｌ１と反転側信号配線Ｌ２との間に設けられる。ダミー配線ＬＤは、半導体集積回路内の他の信号配線と電気的に独立しているため、高いストレス電圧を印加することができる。これにより、異物と信号配線との間の絶縁膜等をより確実に破壊でき、テスト工程における異物の検出精度を向上させることができる。 （もっと読む）

【課題】ジッタが印加された出力信号を生成する信号発生回路２００。
【解決手段】ジッタが印加された出力信号を生成する信号発生回路であって、周波数の異なる第１ジッタ信号及び第２ジッタ信号を出力するジッタ出力部と、第１ジッタ信号及び第２ジッタ信号の略中間の周波数のキャリア信号を出力するキャリア出力部と、第１ジッタ信号、第２ジッタ信号、及びキャリア信号を加算して、出力信号を生成する加算部とを備える信号発生回路。 （もっと読む）

【課題】 診断の分解能をさらに向上させて良好な診断結果を得ることが可能な診断装置等を提供する。
【解決手段】 診断装置１は記号挿入部３を備え、記号挿入部３は能動素子用記号挿入部５と受動素子用記号挿入部７を有する。診断装置１は発生確率付与部９と等価発生確率付与部１１と切替部１３を備える。診断装置１によるパーテストＸ故障診断フローは故障情報の収集ステージと診断の結論を出すステージで構成される。受動素子用記号挿入部７により、ディープサブミクロンＬＳＩ回路のレイアウトがしばしば多層配線を必要とし、広範囲で使用されるビアの情報が利用されるのでビアレベルでの欠陥個所を示すことが可能になり診断の分解能が大幅に向上する。発生確率付与部９により、新しい診断値を使用し、とりうる可能性のある故障の論理的組合せの発生確率を考慮するのでディープサブミクロンＬＳＩ回路の実動作がより良く反映され、診断の分解能の向上に役立つ。 （もっと読む）

【課題】半導体装置の故障状況をより良く再現し、半導体装置の静電破壊に対する耐量を評価する。
【解決手段】ソースドライバ１２０の入力端子または出力端子に接続可能となっており、ソースドライバ１２０に電荷を付与する第１接続部１５と、第１接続部１５が接続された端子とは異なる端子に接続可能、かつ、接続した端子を接地可能とする第２接続部１６とを備え、パルス性の電荷を付与する印加装置１０と、ソースドライバ１２０の複数の出力端子に接続可能となっており、かつ、これら複数の出力端子を電気的に１つにまとめる共通接続部５１とを備えており、ソースドライバ１２０の出力端子には、共通接続部５１を介して第１接続部１５または第２接続部１６を接続するようになっている。 （もっと読む）

【課題】ＤＵＴへの伝送ラインの特性によるタイミングエラーを防止することができる半導体試験装置を提供する。
【解決手段】半導体試験装置は、その調整用ＤＡコンバータ１５、１６によりドライバ２がＤＵＴ４に入力するハイレベル、ローレベルの信号を、それぞれ調整用ハイレベル、調整用ローレベルに設定する。伝送ライン９の特性により立ち上がり、立ち下がりの時間が長くなった場合でも、波形の立ち上がり、立ち下がりの勾配は互いに同一となる。実際の波形は調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬまで到達せずに、最小パルス幅の間にそれぞれハイレベルＶＩＨ、ローレベルＶＩＬに到達し、そこから折り返していくので、伝送ライン９の特性の影響を受けない場合とほぼ同一の波形が得られる。 （もっと読む）