【目的】半導体装置の配線接続部において、Ａｌメタルである下部配線電極とＡｕである上部配線電極との合金化による抵抗の増大を抑制する。
【解決手段】第一導電性剥離防止膜２１及びバリアメタル層２３を、層間絶縁膜２５を形成する前に、下部配線電極１３の平坦な上側表面上に形成する。この結果、第一導電性剥離防止膜及びバリアメタル層は、薄層化することなく均一な膜厚で形成される。従って、下部配線電極と上部配線電極３１とを隔てるバリアメタル層の機能が効果的に発揮される。 （もっと読む）

導電層または層スタックを圧縮性層または層スタック上に形成し、エンボス加工工具に接触させる方法により、デバイスを製作する。エンボス加工工具の隆起部分によって圧縮性層またはスタックが圧縮され、導電層またはスタックが圧縮性層またはスタックに埋め込まれる。
（もっと読む）

【課題】サージ耐量が大きくて、且つ低雑音な半導体装置とその製造方法を提供すること。
【解決手段】Ｎ型半導体基板１の上層に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内へ第一の沈み込みＤ１まで延在するＰ型半導体層３が形成され、該半導体層３の第二主面中央局所が第二の沈み込みＤ２まで延在して第一主面側へ浅く形成されて第二主面の低濃度Ｎ型エピタキシャル層２側に開口する窪みを成してＰ型半導体層に囲まれた低濃度Ｎ型エピタキシャル層部２ａを形成する事により、降伏電流が流れる際に電流密度が小さい場合は窪みに電流が集中し、電流密度が大きい場合は接合面Ｊａの第一の沈み込みＤ１部を断面として流れるのでサージ耐量と低雑音を両立できる。 （もっと読む）

【課題】動作安定性などの品質を向上させるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及びＴＦＴ基板の製造方法の提案を目的とする。
【解決手段】ＴＦＴ基板１は、ガラス基板１０と、このガラス基板１０上に形成され、上面がゲート絶縁膜３０に覆われ、かつ、側面が陽極酸化されることにより（陽極酸化部２６により）絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成された第一の酸化物層としてのｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４６によって隔てられて形成された第二の酸化物層としての酸化物導電体層５０を備えている。 （もっと読む）

【課題】発光アレイとＴＦＴアレイとの間に金属物質で接触電極を製造することにより発生される接触の不良による断線の問題を解決することができる有機電界発光表示装置及びその製造方法に関する。
【解決手段】本発明に係る有機電界発光表示装置は、第１の基板１０１上にカラーフィルターアレイと有機発光層が形成された発光アレイ１３０と、第２の基板１０２上に発光アレイを制御するための薄膜トランジスタが形成された薄膜トランジスタアレイ１４０と、発光アレイ１３０と薄膜トランジスタアレイ１４０を電気的に接触させる接触電極を含む接触部１５０とを備え、接触電極１５０は、電導性高分子物質からなる。 （もっと読む）

【課題】薄膜トランジスタバックプレーン回路について作製コストを抑えるとともに有機半導体へのキャリア注入を効率化する。
【解決手段】各薄膜トランジスタ１１０は、ドレインコンタクト構造Ｄと、ソースコンタクト構造Ｓと、ソースコンタクト構造とドレインコンタクト構造との間に配置された有機半導体領域１１５とを含む。各アドレスラインは複数の薄膜トランジスタの列のドレインコンタクト構造に接続されている。各アドレスラインと各薄膜トランジスタのソースコンタクト構造及びドレインコンタクト構造とはそれぞれ、ベース部分１１８−１，１１８−２と、ベース部分の少なくとも一つの表面に対向しベース部分に比べて薄いコンタクト層１１９−１，１１９−２とを含む。ベース部分は第一材料を含んで構成され、コンタクト層は有機半導体との電気接触性が第一材料に比べて良好な第二材料を含んで構成される。 （もっと読む）

基板の表面上に電気接点または導電体を形成するプロセスであって、相変化導電性または半導電性印刷インク、または印刷後の処理の後に導電性または半導電性となるかかる相変化印刷インクをインク・ジェット印刷するステップを備えている、プロセス。 （もっと読む）

【課題】 TFTの層間絶縁膜の下層にあって膜厚が薄いポリシリコン膜からなるソース領域やドレイン領域に到達するコンタクトホールを開口する際に、ポリシリコン膜を突き抜けてしまうとコンタクトホール底部にポリシリコン膜が残存しないため、接続抵抗が増大してしまう。また、保持容量の下部電極がポリシリコン膜からなる場合、該膜を低抵抗化するために高ドーズのドーピングプロセスが必要であるため、生産性を著しく低下させていた。
【解決手段】 基板１上で島状に形成されたポリシリコン膜３におけるソース領域３ａおよびドレイン領域３ｂの少なくとも一部を覆う金属膜４を形成してから、ゲート絶縁膜５、ゲート電極６、層間絶縁膜７を形成し、金属膜４の上部にコンタクトホール８を開口する。さらに、金属膜４を形成する際に、保持容量の位置まで延在させることにより、金属膜４を保持容量の下部電極となす。 （もっと読む）

【課題】電極間絶縁膜の容量の低下を抑制し、低消費電力かつ高速動作が可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板１と、この半導体基板１上に形成された第１の絶縁膜２と、この第１の絶縁膜２上に形成され、導電性金属酸化物で形成された浮遊ゲート電極ＦＧと、この浮遊ゲート電極ＦＧ上に形成され、７．８以上の比誘電率を有し、常誘電体の絶縁性金属酸化物で形成された第２の絶縁膜ＩＮと、この第２の絶縁膜ＩＮ上に形成され、金属又は導電性金属酸化物で形成された制御ゲート電極ＣＧとを具備する。 （もっと読む）

【課題】薄膜トランジスタの特性が向上した表示装置を提供する。
【解決手段】
本発明は、表示装置とその製造方法に関し、本発明による表示装置は、絶縁基板上に形成されているゲート電極を含むゲート配線と；ゲート電極上に形成されているゲート絶縁膜と；ゲート絶縁膜上にゲート電極を中心に相互離隔して形成されてチャネル領域を定義するソース電極及びドレイン電極とを含み、多重層からなる導電層；及びチャネル領域に形成されている有機半導体層を含むことを特徴とする。 （もっと読む）

【課題】 熱およびプラズマ増強蒸着のための装置および操作方法を提供することである。
【解決手段】 基板上の蒸着のための方法、コンピュータ読み取り可能なメディアおよびシステムであって、処理システムの移送空間から真空アイソレーションされた処理システムの処理空間に基板を配置し、移送空間から真空アイソレートが維持されている間、処理空間の第１の位置または第２の位置のいずれかで基板を処理し、前記第１の位置または第２の位置のいずれかで前記基板に材料を堆積させる。 （もっと読む）

【課題】レーザーを用いた有機半導体のパターニングを容易にするソース／ドレイン電極を二重構造で形成した有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置を提供する。
【解決手段】基板と、ゲート電極、ゲート電極とゲート絶縁層により絶縁されたソース／ドレイン電極、ゲート電極とゲート絶縁層により絶縁され、ソース／ドレイン電極と電気的に接続するように所定部分がパターニングされた有機半導体層、及びソース／ドレイン電極の上面に形成された保護層、を含む有機薄膜トランジスタ並びにそれを含む平板ディスプレイ装置。 （もっと読む）

【課題】信頼性と電気的特性の確保を両立した半導体装置を提供する。
【解決手段】同一の半導体基板１上に形成されたパワーＭＯＳＦＥＴと保護回路を備える。パワーＭＯＳＦＥＴがトレンチゲート縦型ＰチャネルＭＯＳＦＥＴであって、そのゲート電極６の導電型をＰ型とする。また、保護回路がプレーナゲート横型オフセットＰチャネルＭＯＳＦＥＴを備え、そのゲート電極１０の導電型をＮ型とする。これらゲート電極６とゲート電極１０は別工程で形成される。 （もっと読む）

【課題】歩留まりの低下を防止したアレイ基板の製造方法を提供する。
【解決手段】第１層間絶縁膜17とゲート絶縁膜14とを貫通してコンタクトホール19を形成する。コンタクトホール19を通して活性層５のドレイン領域13と電気的に接続するドレイン電極22を形成する際に、薄膜トランジスタおよび第１層間絶縁膜17を含む絶縁性基板３の温度が１２０℃以上の状態でスパッタリングして活性層５と接触するようにバリアメタル膜26を形成する。バリアメタル膜26上に形成した導電膜25とともにドライエッチングする。バリアメタル膜26の結晶粒径を大きくして第１層間絶縁膜17の括れ部分にバリアメタル膜26を形成することを防止し、ドライエッチング後の残渣の発生を防止して、残渣によるショートなどでの歩留まりの低下を防止できる。 （もっと読む）

【課題】 製造方法が容易なデュアルメタルゲート構造を実現することができ、ＣＭＯＳデバイス等の特性向上に寄与する。
【解決手段】 基板上に、ｐチャネルＭＩＳトランジスタ５１とｎチャネルＭＩＳトランジスタ５２を具備した半導体装置であって、ｐチャネルＭＩＳトランジスタ５１のゲート電極３２の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は８０％以上であり、ｎチャネルＭＩＳトランジスタ５２のゲート電極５３の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は６０％以下である。 （もっと読む）

【課題】ＺｎＯ半導体膜を用い、ソース電極及びドレイン電極にｎ型又はｐ型の不純物を添加したＺｎＯ膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。
【解決手段】ゲート電極３上の酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜５と、前記ゲート絶縁膜上のＡｌ膜又はＡｌ合金膜１１ａと、前記Ａｌ膜又はＡｌ合金膜１１ａ上のｎ型又はｐ型の不純物が添加されたＺｎＯ膜１１ｂと、前記ｎ型又はｐ型の不純物が添加されたＺｎＯ膜１１ｂ上及び前記ゲート絶縁膜５上のＺｎＯ半導体膜１３とを有する。 （もっと読む）

【課題】画質を向上させると共に、ストレージキャパシタの格納容量を増加できる薄膜トランジスタアレイ基板及びその製造方法を提供する。
【解決手段】基板４２上に形成された画素電極１８に接続された薄膜トランジスタ６において、ゲート電極８と活性層１４間のゲート絶縁膜を、平坦化が得られるコーティング工程による有機物質のメインゲート絶縁膜４５と強誘電性物質を含むサブゲート絶縁パターン５２とで構成しゲートドレイン間容量Ｃｇｄとストレージキャパシタ２０を増加させる。 （もっと読む）

【課題】ＳｉＣ単結晶基板の表面に第１導電型のＳｉＣドリフト層および第２導電型のＳｉＣ電荷注入層をエピタキシャル成長したメサ型形状をもつＳｉＣバイポーラ型半導体装置において、積層欠陥の発生およびその面積拡大を抑制し、これにより順方向電圧の増加を抑制すること。また、逆方向電圧の印加時における耐圧性能を高めること。
【解決手段】メサ壁部またはメサ壁部およびメサ周辺部に、その表面とｐｎ接合界面とを空間的に分離する通電劣化防止層を形成した。ある態様では、逆方向電圧の印加時に等電位となる第２導電型の炭化珪素低抵抗層により通電劣化防止層を構成した。別の態様では、第２導電型の炭化珪素導電層により通電劣化防止層を構成するとともに、その表面に、逆方向電圧の印加時に等電位となる金属膜を形成した。さらに別の態様では、高抵抗のアモルファス層により通電劣化防止層を構成した。 （もっと読む）

【課題】ＰチャンネルトランジスタとＮチャンネルトランジスタとを異なる半導体層上に混載することにより、伝播遅延の増大を抑制しつつ、全体のプロセス長さを大幅に短縮する。
【解決手段】半導体基板１１上にＮチャンネルトランジスタ（Ｐチャンネルトランジスタ）を形成した後、凹部３２が形成された絶縁膜３１をＮチャンネルトランジスタ（Ｐチャンネルトランジスタ）上に形成し、凹部３２内が埋め込まれるようにして非晶質半導体層３３を絶縁膜３１上に形成し、非晶質半導体層３３にレーザを照射することにより、非晶質半導体層３３の溶融結晶化を行い、凹部３２の周囲に略単結晶半導体粒３４を形成し、略単結晶半導体粒３４にＰチャンネルトランジスタ（Ｎチャンネルトランジスタ）を形成する。 （もっと読む）

【課題】ソース・ドレイン配線を構成するアルミニウム合金膜と透明電極が直接接続され、該ソース・ドレイン配線とゲート配線の特性が共に良好なものであって、大幅に簡略化されたプロセスで製造することのできる薄膜トランジスタ基板と、該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】ゲート配線とこれに直交配置されたソース配線及びドレイン配線を有する薄膜トランジスタ基板であって、上記ゲート配線を構成する単層アルミニウム合金膜の組成と、上記ソース配線及びドレイン配線を構成する単層アルミニウム合金膜の組成が、同一であることを特徴とする薄膜トランジスタ基板とこれを備えた表示デバイス。 （もっと読む）