【課題】従来の半導体集積回路のレギュレータ回路では、出力電圧の制御精度を十分に高めることができない問題があった。
【解決手段】本発明の半導体集積回路は、制御端子に与えられるインピーダンス制御信号で示される制御値ＰＬに応じて負荷電流Ｉｌｏａｄの大きさに対する出力電圧ＶＤＤＭの大きさを制御する複数の出力トランジスタＰＭと、出力電圧ＶＤＤＭの電圧値を示す出力電圧モニタ値ＶＭを出力する電圧モニタ回路１２と、出力電圧ＶＤＤＭの目標値を示す参照電圧Ｖｒｅｆと、出力電圧モニタ値ＶＭと、の間の誤差値の大きさに応じて制御値ＰＬの大きさを制御し、当該制御値ＰＬにより複数の出力トランジスタＰＭいずれを導通状態とするかを制御する制御回路１０と、を有し、制御回路１０が負荷電流Ｉｌｏａｄの変更を事前に通知する事前通知信号ＰＡＣＣに応じて、誤差値に対する制御値の変化ステップを一定期間の間大きくする。 （もっと読む）

【課題】比較的簡易な回路構成で、逆電流の発生を確実に防止する。
【解決手段】基準電圧Ｖrefと、出力電圧ＶOUTに応じたフィードバック電圧の差がエラーアンプ１０により検出され、エラーアンプ１０の検出出力に応じて、出力段を構成するバイポーラパワートランジスタ３の動作がドライバを介して制御され、出力電圧ＶOUTの安定化が図られるよう構成されてなる安定化電圧電源回路において、バイポーラパワートランジスタ３のコレクタに外部から印加される入力電源電圧ＶINと、出力電圧ＶOUTの電位差を比較する比較器１０１が設けられ、比較器１０１は、入力電源電圧ＶINと出力電圧ＶOUTの電位差に応じて、入力電源電圧ＶIN＞出力電圧ＶOUTが保持されるように、バイポーラパワートランジスタ３のベース電流を制御可能に構成されたものとなっている。 （もっと読む）

【課題】定電圧を出力する電圧制御回路において、簡易な構成により、電流を吸い込みながら安定した正電圧を出力する。
【解決手段】負電圧シリーズレギュレータ１２を備えた電圧制御回路１０において、帰還端子１２Ｅに抵抗１８を介してバイアス電圧Ｖ_Ｂを投入するバイアス電源１４を設ける。また、出力端子１２Ｄとグラウンドの間に分圧回路１６を設け、分圧出力を帰還端子１２Eに供給する。そして、バイアス電圧Ｖ_Ｂを、帰還端子１２Ｅの基準電圧（電圧レベル）Ｖ_ＡＤＪよりも低い負電圧に定め、負の基準電圧より大きい正電圧を出力端子１２Ｄと帰還端子１２Ｅの間に生成させるような大きさの電流を流す。 （もっと読む）

【課題】回路規模を増大させることなく、要求に応じた複数の電源を選択的に生成すること。
【解決手段】本発明にかかる電源回路は、出力電圧ＶＯＵＴＡを分圧する第１のフィードバック回路と、出力電圧ＶＯＵＴＢを分圧する第２のフィードバック回路と、第１及び第２のフィードバック回路から出力される分圧電圧のいずれかを切替制御信号に基づいて選択し、出力する第１の選択回路と、第１の選択回路によって選択された分圧電圧と、基準電圧と、を比較し、比較結果に応じた電圧を出力するオペアンプ１と、オペアンプ１の出力電圧に応じた出力電圧ＶＯＵＴＡを生成するトランジスタＭＮ１と、オペアンプ１の出力電圧に応じた出力電圧ＶＯＵＴＢを生成するトランジスタＭＮ２と、切替制御信号に基づいて選択されたトランジスタＭＮ１、ＭＮ２のいずれかのゲートに対し、オペアンプ１の出力電圧を出力する第２の選択回路と、を備える。 （もっと読む）

【課題】
半導体回路装置に内蔵された内部回路に供給する動作電圧について、内部回路に対する動作モードの変更に伴う動作電圧の安定期間を待つことなく、動作モード変更時でも動作開始時刻を速くすることが可能な構成を有する半導体回路装置を提供する。
【解決手段】
上記の課題を解決するため、外部電源から電圧供給を受ける電源線と、回路群と、回路群の動作電圧が異なる複数の動作モードに応じた制御信号を出力する制御回路と、回路群と、電源線とに電気的に接続し、回路群に前記電源線の電圧以下の電圧を供給する電源供給回路と、を備え、動作モードの変更後において、高い動作電圧を回路群が必要とする場合、電源供給回路は、高い動作電圧より高い電圧を回路群に供給した後、制御信号に応じて、変更後の動作モードに必要な動作電圧を供給する半導体回路装置を提供する。
（もっと読む）

【課題】より少ない消費電力で信号処理装置の動作モードを安定的に変更する。
【解決手段】制御回路（３０）は、レギュレータ回路（１０）の出力電圧（Ｖｏｕｔ）で動作する信号処理装置（２０）に対する動作モードの変更要求（ＭＯＤＥ）を受け、レギュレータ回路（１０）の出力電圧（Ｖｏｕｔ）を変更し、その後、変更要求（ＭＯＤＥ）に従って信号処理装置（２０）の動作モードを変更する。 （もっと読む）

【課題】直流電圧源の電圧を安定化して出力する安定化電源回路において、入力電圧が低い場合でも安定動作できるようにし、かつ構成部品の特性ばらつきに起因する電圧ばらつきを抑え、高精度の安定化電源回路を提供する。
【解決手段】第１のＰＮＰ型トランジスタ１のエミッタを直流電圧源であるＤＣ電源部３の正出力端子に接続するとともにベースに基準電圧部４を接続し、第３のＰＮＰ型トランジスタ８のエミッタを第１のＰＮＰ型トランジスタ１のコレクタに接続し、電圧検知部１１により第３のＰＮＰ型トランジスタ８のコレクタ電圧を分圧して出力し、ＤＣ電源部３と電圧検知部１１と第１のＰＮＰ型トランジスタ１のベースと基準電圧部４に電圧調整部１２を接続する。この電圧調整部１２は、電圧検知部１１の出力電圧に応じて電圧検知部１１の検知電圧が第１の所定電圧となるように出力電圧を調整するよう構成する。 （もっと読む）

【課題】出力電流が微小電流から大電流まで広範囲に変化した場合でも、安定した動作を行うことができる定電圧回路を得る。
【解決手段】誤差増幅回路３の動作を安定させるために、誤差増幅回路３の入力と出力との間の位相差を補正する可変抵抗をなすＮＭＯＳトランジスタＭ２１とコンデンサＣ２１を有する位相補償回路４が、出力端子ＯＵＴから出力される出力電流ＩＯＵＴの検出を行い、該検出した電流値の変化に対するＮＭＯＳトランジスタＭ２１のオン抵抗の変化が所定の関係をなすように、検出した出力電流ＩＯＵＴの電流値に応じてＮＭＯＳトランジスタＭ２１のオン抵抗の抵抗値ｒ２１を変えるようにした。 （もっと読む）

【課題】出力電圧を低くしても、位相余裕の減少を防止できるとともに、出力の立ち上りの遅れを改善することのできる電圧レギュレータを提供する。
【解決手段】抵抗Ｒ１と抵抗Ｒ２による出力電圧ＶＯＵＴの分圧点の電圧と基準電圧源１から出力される基準電圧ＶＲＥＦとを比較して出力電圧ＶＯＵＴを一定に保つよう演算増幅器１１が制御する電圧レギュレータの位相補償用抵抗Ｒｘを、出力電圧ＶＯＵＴの分圧点と基準電圧ＶＲＥＦと同じ値の基準電圧ＶＲＥＦｘを出力する基準電圧源２の出力端子との間に接続する。 （もっと読む）

【課題】突入電流、及び、オーバーシュートを低減すること。
【解決手段】本発明の電圧レギュレータ回路３０によれば、電源が投入されたとき、スイッチＳＷ１は制御信号ＣＴＲ１（Ｈｉｇｈ）に応じてオンし、スイッチＳＷ２はオフし、差動増幅回路ＡＭＰ１の第１の入力（＋ＩＮ）と第２の入力（−ＩＮ）には同一の電圧として基準電圧Ｖｒｅｆが供給される。第１の入力（＋ＩＮ）と第２の入力（−ＩＮ）に供給される電圧が同一であるとき、高位側電源電圧ＶＤＤを供給する高位側電源［ＶＤＤ］から差動増幅回路ＡＭＰ１を介して平滑コンデンサＣ１に流れる電流Ｉは小さな値に制限される。つまり、突入電流を低減することができる。また、本発明の電圧レギュレータ回路３０によれば、差動増幅回路ＡＭＰ１から出力される出力電圧Ｖｏｕｔの上昇も緩やかとなるため、オーバーシュートを低減することができる。 （もっと読む）

【課題】 突入電流のピークを通常動作時用に設定された制限電流よりも低くすることで起動時に周辺回路・装置に悪影響を与える恐れの少ない定電圧回路を提供する。
【解決手段】 パワートランジスタＭｐｔに流れる電流をカレントミラー回路１３と電流検出回路１４で検出し、それが予め設定された値以上になった場合、電流の大きさに応じた電流検出信号Ｓｃｄを補正回路１６に供給する。補正回路１６において、パワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖを電流検出信号Ｓｃｄの大きさに応じて減少させる。起動時においては、レベル切換回路１５が電流検出回路１４に電流検出信号Ｓｃｄのレベルを大きくさせ、補正回路１６における駆動信号Ｓｄｒｖの減少量を通常運転字よりも大きくさせる。 （もっと読む）

【課題】さらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能な、電源装置を実現する。
【解決手段】電源装置５１０は、ドレイン端子が、出力回路１０９に接続されているｎトランジスタＭ１０３と、ドレイン端子が、ｎトランジスタＭ１０３のドレイン端子に接続されており、ゲート端子が、駆動電圧出力線Ｌ１０１に接続されているｎトランジスタＭ１０４と、ｎトランジスタＭ１０３のゲート端子と、駆動電圧出力線Ｌ１０１と、の間に設けられたスイッチ１０３と、を備える。スイッチ１０３は、ｎトランジスタＭ１０３のゲート端子を、駆動電圧出力線Ｌ１０１に、接続するか否かを、電源装置５１０の動作状況に応じて切り替える。 （もっと読む）

【課題】 回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性を向上させる。
【解決手段】 エラーアンプＥＡの入力側に第１のソースフォロワ回路３を追加設置し、第１位相補償回路１と第２の位相補償回路２によって帰還信号に対して位相補正を施す回路位置を、第１のソースフォロワ回路３の入力側と出力側とに分離する。このような構成とすることで、第２の位相補償回路２が帰還信号に対して位相補正をする位置のインピーダンスを第１のソースフォロワ回路３によって変化させ、第２の位相補償回路２による位相補正作用を向上させる。 （もっと読む）

【課題】同時に２つ以上の負荷回路への電圧供給を必要としない場合に、回路の小型化が可能で、電圧出力の高速な立ち上げが可能な電圧供給回路を提供する。
【解決手段】電圧供給回路において、基準電圧発生回路は、基準電圧を発生する。オペアンプ回路は、基準電圧に基づいて出力電圧を生成する。選択回路は、少なくとも２つの第１端子を有し、制御部からの制御信号に基づいて制御され、第１端子のうちいずれか１つを選択し、選択された第１端子を介して通過した出力電圧を表す通過出力電圧を生成する。第２端子は、通過出力電圧を受け、負荷回路へ出力可能である。検出回路は、通過出力電圧の大きさを検出し、検出電圧を生成する。選択回路は、制御信号に基づいて制御され、少なくとも２系統の検出電圧のうち、通過出力電圧に対応する電圧を選択し、選択された検出電圧を生成する。オペアンプ回路は、基準電圧と選択された検出電圧との差を小さくする。 （もっと読む）

【課題】出力電流がリミット値に達したときに出力電流を俊敏に制限することができる電流制限回路を備えたレギュレータ用ＩＣを提供する。
【解決手段】電圧制御用トランジスタ（Ｍ１）とその制御回路と電流制限回路とを備えたレギュレータ用ＩＣにおいて、電圧制御用トランジスタに流れる電流に縮小比例した電流を流すモニタ用トランジスタ（Ｍ２）と、該モニタ用トランジスタと直列に接続された電流−電圧変換手段（Ｍ４）と、該電流−電圧変換手段により変換された電圧に応じた電流を流す第３トランジスタ（Ｍ５）と、前記モニタ用トランジスタに流れる電流が所定以上になった場合に電流−電圧変換手段に電流が流れ始めるように電流を制御する電流制御手段（Ｍ６）とを備え、前記第３トランジスタが誤差アンプから電流を引くことによって電圧制御用トランジスタ（Ｍ１）に流れる電流を減少させるようにした。 （もっと読む）

【課題】ステップ状のフの字特性の過電流保護回路を備えた定電圧回路における、負荷罫線に交わることがないステップ状のフの字特性の実現を、可能とする。
【解決手段】出力端子からの出力が第１，第２の制限電圧になった際に、対応するＮＭＯＳトランジスタＭ１１，１０をオフにする電圧を生成してゲートに入力する制限電圧設定回路５を備える。この制限電圧設定回路５は、ＰＭＯＳトランジスタＭ２２と、ディプレッション型ＮＭＯＳトランジスタＭ２４と、Ｍ２２とカレントミラー回路を構成するＰＭＯＳトランジスタＭ２３と、ディプレッション型ＮＭＯＳトランジスタＭ２５と、このＭ２５のドレインとＭ１０のゲート間に接続されたインバータＩＮＶ１とを備え、第１，第２の制限電圧の値を、Ｍ２４に対するＭ２５のサイズによるオフセットか、Ｍ２２に対するＭ２３のサイズによるオフセットで設定する。 （もっと読む）

【課題】 本発明は、入力電圧（ＶＩＮ）が変動する場合において、入出力電圧間の電圧変換動作を最適化して不要な電圧変換動作を抑制することで低消費電力化を図ることが可能な昇降圧電源制御装置を提供することを目的とする。
【解決手段】 本発明は、入力電圧を入力し、昇圧電圧を出力する昇圧部と、昇圧電圧を入力し、昇圧電圧が第１トランジスタにおいて電圧降下することにより、出力電圧を出力する降圧部とを有する昇降圧電源制御装置である。昇圧部は、入力電圧が、出力電圧より高い第１基準電圧を下回る場合、昇圧電圧の電圧値を出力電圧の電圧値より高く出力し、入力電圧が第１基準電圧を上回る場合、昇圧電圧の電圧値を前記入力電圧の電圧値と同じにして出力する。降圧部は、入力電圧が出力電圧より低い第２基準電圧を上回る場合、第１トランジスタの非飽和領域でオン抵抗を制御する。入力電圧が第２基準電圧を下回る場合、第１トランジスタを飽和領域で使用する。 （もっと読む）

【課題】従来のレギュレータ回路は、低い出力電圧を出力する場合に出力トランジスタの内部損失が大きくなる問題があった。
【解決手段】本発明にかかるレギュレータ回路は、第１の電源電圧Ｖｃｃ１を降圧して第２の電源電圧Ｖｃｃ２を生成する直流電圧変換回路１１と、第１の電源電圧Ｖｃｃ１に基づき動作し、出力端子ＯＴから出力される出力電圧Ｖｏｕｔに応じて変動する帰還電圧と第１の基準電圧Ｖｒｅｆ１とを比較して出力制御信号Ｖｅｒｒを出力するエラーアンプ１２と、ドレインに第２の電源電圧Ｖｃｃ２が供給され、ソースが出力端子ＯＴに接続され、ゲートに出力制御信号Ｖｅｒｒを受けるＮ型ＭＯＳトランジスタと、を有する。 （もっと読む）

【課題】出力トランジスタの特性に関わらず、ＰＳＲＲの低下を抑止するレギュレータ回路を提供する。
【解決手段】リニアレギュレータ回路１０は、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔを検出して該出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔに相対した電流検出電圧Ｖｋを出力する電流検出部１１と、第１誤差増幅器ＥＲＲ１の出力端子と出力トランジスタＴｒ１のゲートとの間に、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔに相対した電流検出電圧Ｖｋと誤差信号Ｓｇとの電圧差に基づく駆動信号Ｓｄを出力トランジスタＴｒ１のゲートに出力して、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔを誤差信号Ｓｇに相対した電流値にするように動作する第２誤差増幅器ＥＲＲ２を介在させる。 （もっと読む）

【課題】実際に出力する電流の最大値と電流の制限値との差をより小さくできる電流制限回路を提供する。
【解決手段】電流制限回路は、ドライバトランジスタ（Ｍ１）と、センス抵抗（Ｒsns）を介して入力端子（ＩＮ）に一端が接続され、他端が出力端子（ＯＵＴ）に接続され、制御端子がドライバトランジスタ（Ｍ１）の制御端子に接続されたセンストランジスタ（Ｍ２）と、入力端子の電位を基準電位とするバイアス電圧（Ｖbais）と、センス抵抗の電圧降下とを入力し、ドライバトランジスタとセンストランジスタの制御端子に出力が接続された演算増幅回路（１）を備える。電流制限回路は、バイアス電圧の電圧値を、入力端子と出力端子の差電圧に応じて、所定のバイアス電圧以下になるように制御するバイアス電圧変更回路（１０）をさらに備える。 （もっと読む）