【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】低電圧動作が可能でありながら、中間電源電圧の供給の有無に関わらず動作可能である表示パネルドライバを提供する。
【解決手段】データ線ドライバ３が、出力アンプ回路１４と出力端子１６Ａ、１６Ｂとを具備する。出力アンプ回路１４は、電源電圧ＶＤＤと電圧ＶＭＬとの供給を受けて、正の駆動電圧を出力する正専用出力段２４Ａと、電源電圧と接地電圧の間の駆動電圧を出力可能な正負共用出力段２８とを備えている。正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。電圧ＶＭＬがＶＤＤ／２に設定されたときは、正専用出力段２４Ａが正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。電圧ＶＭＬが接地電圧ＶＳＳに設定されたときは、正負共用出力段２８が正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

【課題】パワートランジスタの誤動作を防止する。
【解決手段】パワートランジスタＭ１は、出力端子ＰＯＵＴと電源端子ＰＶＣＣの間に設けられる。プリドライバ１０は、電源端子ＰＶＤＤと第２端子Ｐ２の間に直列に接続され、制御信号Ｓ１に応じて相補的にオン、オフが制御されるハイサイドトランジスタＭ２およびローサイドトランジスタＭ３を含み、２つのトランジスタの接続点の電位を、パワートランジスタＭ１の制御端子に出力する。定電圧回路２０は、第２端子Ｐ２を所定の電圧ＶＬ（＝Ｖｒｅｆ）に安定化させる。定電圧回路２０の出力トランジスタＭ４は、第２端子Ｐ２と接地端子ＰＧＮＤの間に設けられる。差動アンプ２４は、第２端子Ｐ２の電位ＶＬが所定の目標値Ｖｒｅｆに近づくように、出力トランジスタＭ４の制御端子の電圧Ｖｇ４を調節する。フィードバックキャパシタＣ１は、第２端子Ｐ２と出力トランジスタＭ４の制御端子の間に設けられる。 （もっと読む）

【課題】出力電圧信号の振幅を十分にとれない場合があった。
【解決手段】本発明は、参照電圧を入力する第１、第２の端子と、基準電圧を入力する第３の端子と、検出すべき電圧を入力する第４の端子と、参照電圧の電位差に応じた電流をそれぞれ流す第１、第２のトランジスタ（以下、Ｔｒ）と、第１のＴｒと直列接続される第３のＴｒと、第２のＴｒと直列接続される第４のＴｒと、第３のＴｒの流す電流に応じたミラー電流を流す第５のＴｒと、第４のＴｒの流す電流に応じたミラー電流を流す第６のＴｒと、第６のＴｒと第４の端子との間に接続される第７のＴｒと、第５のＴｒと第３の端子との間に接続され、第７のＴｒの流す電流に応じたミラー電流を流す第８のＴｒと、を有し、第５、第８のＴｒの中間ノードの電圧に応じた電圧を出力信号として出力するコンパレータ回路である。 （もっと読む）

【課題】補償回路とプリドライバを組み込んでおり、プロセス変動に対して補償されるスルーレートを有する出力バッファを提供する。
【解決手段】補償回路３７０は、演算増幅器２５０と、増幅器の出力に結合されたゲートを有する第２のＮＦＥＴ２４０、第３のＮＦＥＴ３７１、及び実行抵抗３８１から構成される。出力バッファ３００は、ＩＣチップのコア１５０がプリドライバ３１０に制御信号をアサートする。これに応答して、プリドライバ３１０は、第１のＮＦＥＴ３２０にバッファリングされた制御信号をアサートし、第１のＮＦＥＴ３２０をオンにし、ＶＳＳレベルの出力信号をパット２３０にアサートする。 （もっと読む）

【課題】改良された歪み特性，低減された消費電力，低減された回路サイズおよび向上されたサンプリングレートの少なくとも１つを可能にする電流モード回路の提供を図る。
【解決手段】電流信号Ｉ_INをサンプリングする電流モード回路４０であって、前記電流信号が印加される第１ノード（Ｉ_IN）と、それぞれ経路を通って前記第１ノードに導電的に接続され得るＸ個の第２ノードＡ〜Ｄと、前記第１ノードと前記第２ノード間の接続を、前記電流信号を構成する電荷の異なるパケットが、時間の経過により異なる前記経路を通ってステアされるように制御するステアリング手段４２と、を有し、前記Ｘは、３以上の整数であり、前記ステアリング手段は、Ｘ個の時間インターリーブされた湾曲の制御信号を生成する制御信号生成手段と、前記経路を通って分配され、前記Ｘ個の湾曲の制御信号に従って制御を実行するスイッチング手段と、を有するように構成する。 （もっと読む）

【課題】消費電力を低減させることができるようにする。
【解決手段】出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。本発明は、例えば、固体撮像素子に用いられる出力バッファ回路に適用できる。 （もっと読む）

【課題】小さい回路規模の電圧検出回路を提供する。
【解決手段】最低動作電源電圧と等しい閾値電圧の絶対値Ｖｔｐを有するＰＭＯＳ１１は、ゲートを接地端子に接続され、ソースを電源端子に接続され、ドレインをＰＭＯＳ１２のソースに接続される。ＰＭＯＳ１２は、ゲートを基準電圧入力端子に接続され、ドレインを電圧検出回路の出力端子に接続される。容量１５は、電圧検出回路の出力端子と接地端子との間に設けられる。インバータ４１は、入力端子を電圧検出回路の出力端子に接続される。 （もっと読む）

【課題】回路面積を削減しつつ、より適切に電流を制限することが可能な電流制限回路を提供する。
【解決手段】電流制限回路は、第１の端子と、第１の端子との間に負荷回路を接続した場合に、第１の端子よりも電位が低くなる第２の端子と、第１の端子と第２の端子との間に接続され、ｎ型ＭＯＳトランジスタである第１のトランジスタと、第１のトランジスタのソースと第２の端子との間に接続され、ＭＯＳトランジスタである第２のトランジスタと、第２のトランジスタのソース・ドレイン間の電圧を検知し、検知された検知電圧に基づいて、第１のトランジスタのゲートに印加する第１の電圧を制御する第１の制御回路と、第２のトランジスタのゲートに印加する第２の電圧を制御する第２の制御回路と、を備える。 （もっと読む）

【課題】安定した参照電圧生成が可能であり且つ適切なタイミングで起動信号を生成できる電源回路ユニットを備えた半導体集積回路を提供する。
【解決手段】半導体装置は、外部電源が投入されたことを検出して第１検出信号を出力する外部電源検出回路と、前記外部電源に基づいて内部電源電圧を生成する内部電源電圧生成回路と、前記第１検出信号に応答して第１参照電圧を生成する参照電圧生成回路と、前記参照電圧が所定電圧になったことを検出して第２検出信号を出力する参照電圧検出回路と、前記第２検出信号に応答して前記第１参照電圧に依存した第２参照電圧に基づいて、容量素子が負荷として結合されるバイアス電圧を生成するバイアス電圧生成回路と、前記第２検出信号に応答して前記バイアス電圧と前記外部電源の電圧もしくは前記内部電源電圧に依存したモニタ電圧とを比較してスタート信号を出力する電源電圧検出回路とを含む。 （もっと読む）

【課題】直列接続されたスイッチング素子の貫通電流を防止するとともに、オンオフ切替時に生じる両スイッチング素子の同時オフ期間を短縮する。
【解決手段】ＭＯＳＦＥＴ７に電流が流れると、ＭＯＳＦＥＴ１３および抵抗１５を通して電流が流れ、抵抗１５に電圧が発生する。この電圧によりトランジスタ２４、カレントミラー回路２７、２８に電流が流れ、トランジスタ３２がオンして駆動回路１０の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG1はオフ駆動の信号状態となる。同様に、ＭＯＳＦＥＴ６に電流が流れると、トランジスタ３９がオンして駆動回路１１の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG2はオフ駆動の信号状態となる。 （もっと読む）

【課題】ソフトスタート機能を備えている場合でも、出力する電源電圧をより早く立ち上げることができるスイッチング電源回路を提供する。
【解決手段】スイッチング電源回路２１に電源バイパス回路２２を設け、電源バイパス回路２２は、電源＋Ｂが投入されてからその電圧が基準電圧Ｖref1に相当する所定の閾値に達するまでの間に、ＦＥＴ７及びπ型フィルタ１４をバイパスさせて電源＋Ｂを入力端子ＳＷＰＩＮに供給する。従って、ソフトスタート回路１９の機能によりＦＥＴ７がスイッチング動作を開始するタイミングが遅れても、スイッチング電源回路２１を経由して負荷に供給するメイン電源の電圧をより早く立ち上げることができる。 （もっと読む）

【課題】外的要因による誤動作を防止して確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態をセットするセット信号を送信するセットレベル回路21と、第２電圧レベルの論理電圧状態をリセットするリセット信号を送信するリセットレベル回路22と、第２電圧レベルでセット信号及びリセット信号を検出するための基準値を設定する基準レベル回路C3とを有し、セットレベル回路とリセットレベル回路と基準レベル回路との各々は、それぞれコンデンサC1〜C3を介して第１電圧レベルから第２電圧レベルに信号を伝達する。 （もっと読む）

【課題】外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態を第１コンデンサＣ１を介してセットするセットレベル回路20aと、第２電圧レベルの論理状態を第２コンデンサC2を介してリセットするリセットレベル回路20bと、セットレベル回路のセット信号とリセットレベル回路のリセット信号とによりローサイドスイッチQ1に直列に接続されたハイサイドスイッチQ2をオン／オフ駆動する駆動回路24と、第１コンデンサ及び第２コンデンサに流れる電流の内の少なくともいずれか一方を検出する電流検出回路15,16，を備える。 （もっと読む）

【課題】電流負荷の電流変化等に起因する悪影響を低減できる電流負荷駆動回路等の提供。
【解決手段】電流負荷駆動回路は、基準電流に基づいて基準電圧を生成して出力する電流電圧変換回路と、基準電圧に基づいて電流負荷に流れる電流を生成する電圧電流変換回路と、電圧電流変換回路又は電流電圧変換回路を制御する制御回路を含む。制御回路は、電流負荷に流れる電流がオフからオン又はオンからオフに変化する遷移期間における遷移開始後の第１の期間と、第１の期間に続く第２の期間とで、電流負荷に流れる電流の電流変化率が異なるように、電圧電流変換回路又は電流電圧変換回路を制御する。 （もっと読む）

【課題】できるだけ小規模の回路で、電源電圧の投入時または一時的な低下時に信号の出力を確実かつ十分な時間遮断することができる半導体回路を提供する。
【解決手段】半導体回路１０Ａは、パワーオンリセット回路３０と、遅延回路１６と、第１、第２の遮断回路１８，１９とを備える。パワーオンリセット回路３０は、電源電圧ＶＣＣの投入時または一時的な低下時に活性状態であり、電源電圧ＶＣＣが所定の電圧を超えた後に非活性状態になるリセット信号ＰＯＲＯＵＴを生成する。第１の遮断回路１８は、遅延回路１６に入力される制御信号ＣＴＬ１の経路上に設けられ、リセット信号ＰＯＲＯＵＴが活性状態の間、制御信号ＣＴＬ１を遮断する。第２の遮断回路１９は、遅延回路１６から出力される制御信号ＣＴＬ１の経路上に設けられ、リセット信号ＰＯＲＯＵＴが活性状態の間、制御信号ＣＴＬ１を遮断する。 （もっと読む）

【課題】電流駆動負荷の駆動開始時におけるノイズの発生を抑制すること。
【解決手段】センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタを有する多段出力型カレントミラー回路を含む電流駆動負荷制御回路である。 （もっと読む）

【課題】電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路を提供する。
【解決手段】電流源Ｄ３からの電流を直接オン・オフ制御する電流スイッチング部１０と、印加される入力パルス信号Ｖｉに応じて、電流スイッチング部１０における制御電流Ｉｍの立上り時には加算し制御電流Ｉｍの立下り時には減算する補正電流Ｉｘを発生する補正電流発生部２０と、入力パルス信号Ｖｉを遅延させて、電流スイッチング部１０に印加するスイッチング信号を発生し、制御電流Ｉｍの立上り時と補正電流Ｉｘの加算時のタイミング、および制御電流Ｉｍの立下り時と補正電流Ｉｘの減算時のタイミングを一致させるタイミング調整部３０とを有してなり、制御電流Ｉｍと補正電流Ｉｘを足し合わせた電流を出力する電流スイッチング回路１００とする。 （もっと読む）

【課題】クロスポイントが５０％からずれた電気波形を出力する際も、良好な出力波形を維持することができるドライバ回路を得る。
【解決手段】初段増幅段Ａ１、２段目増幅段Ａ２及び最終増幅段Ａ３の３段の差動増幅段が直列に接続されている。初段増幅段Ａ１及び２段目増幅段Ａ２に、クロスポイント調整回路ＣＰ１，ＣＰ２がそれぞれ接続されている。クロスポイント調整回路ＣＰ１は、初段増幅段Ａ１の正相と逆相のＤＣレベルの少なくとも一方を制御して、初段増幅段Ａ１の出力信号のクロスポイントを調整する。また、クロスポイント調整回路ＣＰ２は、２段目増幅段Ａ２の正相と逆相のＤＣレベルの少なくとも一方を制御して、２段目増幅段Ａ２の出力信号のクロスポイントを調整する。 （もっと読む）