【課題】誘導性負荷の逆起電力による負荷駆動装置における誤動作を防止する。
【解決手段】出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。一方、出力トランジスタＱＮ１においてオン電流の逆方向の負電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のドレインに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 （もっと読む）

【課題】ミリメートル波周波数において有効な切替え可能減衰器を提供する。
【解決手段】入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。第１のノードは、直列結合されているキャパシタＣｍ３及び第１のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ９を介して選択的に接地へ結合される。第２のノードは、キャパシタＣｍ１を介して接地へ結合されている。第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。入力減衰器２２は、更に、第１の入力回路２１５と並列に、第１の入力回路２１５と同じ構造を有する第２の入力回路２１６を有する。 （もっと読む）

【課題】印加される電圧よりも高い電圧の駆動信号によって駆動するスイッチング素子を用いて、電磁負荷に供給する電流を制御する。
【解決手段】本発明に係る電磁負荷制御装置は、電磁負荷に供給する電流をＯＮ／ＯＦＦするスイッチング素子と、スイッチング素子に印加する電圧を第１昇圧回路と、第１昇圧回路が昇圧した電圧をさらに昇圧する第２昇圧回路と、を備える。スイッチング素子の駆動信号の電圧は、第２昇圧回路が昇圧した電圧を用いて設定される。 （もっと読む）

【課題】
内部電源電圧を遮断するパワーダウンモードへの移行を誤動作無く確実に実行するパワーダウンモードの移行シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧から降圧してシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する第１の内部回路３０と、電源電圧を供給されて動作する入出力回路２４と、第１の内部回路３０からの信号を入力し、電源電圧の電圧レベルに変換するレベルシフタ２３と、システム電圧発生回路１０を制御する制御回路４０とを備え、制御回路４０は起動信号Ｐ４を入力し、この起動信号に所定の遅延時間を与えた短絡制御信号Ｐ５を出力する遅延回路１００を有し、起動信号はレベルシフタ２３を非活性又は活性として制御し、短絡制御信号はシステム電圧発生回路１０を停止状態又は動作状態として制御する構成とした。 （もっと読む）

【課題】 入出力信号が変化する際の過渡期間に出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供する。
【解決手段】 ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。プリバッファ回路150とこれを模擬したレプリカバッファ回路160とを互いに並列に備え、信号SGOが変化する際の入出力新信号の過渡期間において、レプリカバッファ回路160の出力電流に基づいて出力バッファ回路110の出力段トランジスタQN12、QP22の入力バイアス電流を一時的に増強する。 （もっと読む）

【課題】過電流検出を精度良く行う電流検出回路の提供。
【解決手段】電流検出回路は、電源端子１０１にドレインが接続され、ソースが出力端子１０２に接続されたトランジスタ１０３と、ソースがトランジスタ１０３のソース及び出力端子１０２に接続されたトランジスタ１０４と、トランジスタ１０４のドレインと電源端子１０１との間に設けられた抵抗１０５と、トランジスタ１０４のドレインと抵抗１０５との接続点の電圧が与えられるアンプ１１０と、ゲートがアンプ１１０の出力端子に接続されたトランジスタ１０９と、トランジスタ１０９と電源端子１０１との間に設けられた抵抗１０６と、一端がトランジスタ１０９に接続され、他端が接地された抵抗１０７と、基準電圧Ｖｒｅｆとを比較する比較器１１１と、を備え、トランジスタ１０３及び１０４は、比較器１１１から出力される比較結果に応じた信号がゲートに与えられ、オンオフ制御される。 （もっと読む）

【課題】センサ装置の回路規模および製造コストを従来よりも抑制しつつ、負荷短絡保護機能を実現する。
【解決手段】センサ用出力ＩＣ１０は、センサからの検出信号に基づき、出力端子間をオン・オフするための出力用トランジスタ１１を備える。センサ用出力ＩＣ１０は、センサ用出力ＩＣ１０内の温度が所定値以上になると、出力用トランジスタ１１をオフ状態に維持する温度制限回路１３と、出力用トランジスタ１１のベース電位Ｖ_Ｂを所定値以下に制限する電圧制限回路１５とを備えている。 （もっと読む）

【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）

【課題】ＥＬ画素や信号線などの負荷に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。
【解決手段】増幅回路を使ったフィードバック回路を用いて、電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧（ソース電位）を設定する構成とすることにより、フィードバック回路で、トランジスタのドレイン電位が所定の電位になるように動作するように制御し、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定されたトランジスタを用いて正確な電流を負荷（ＥＬ画素や信号線）に供給し、さらにドレイン電位を制御してキンク効果の影響を低減する。 （もっと読む）

【課題】電源投入時および通常動作時において信頼性の高い正確な低電圧検出を可能とするとともに、ＩＣのチップサイズの小さい低電圧検出回路を提供する。
【解決手段】第１の基準電圧あるいは入力電圧から生成される出力インピーダンスが小さい第１の電流源と第２の電流源と、第１の電流源と前記第１の基準電圧よりも電圧の低い第２の基準電圧に接続され、両電圧の電位差が所定の電位差以下になったときに、閉状態となるスイッチング素子と、一方が、スイッチング素子を介して、第１の電流源に接続され、他方が、第２の電流源に接続され、スイッチング素子が閉状態となったときに、第２の電流源に接続される結線から低電圧検出信号を出力するカレントミラー回路とを備える。 （もっと読む）

【課題】トランジスタ素子のソース電極とドレイン電極との間の電圧変化がトランジスタ素子のオープン故障又は過電流のどちらによるものなのかを正確に判定すること。
【解決手段】制御回路５０は、抵抗素子Ｒを流れる電流値を検出し、過電流検出回路４０によって検出された電圧値が所定値以上である場合、電流値が第１判定値以上であるか否かを判別し、電流値が第１判定値以上である場合、トランジスタ素子Ｔのオープン故障が発生したと判定し、電流値が第１判定値未満である場合には、過電流が発生したと判定する。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）

【課題】回路に設けた容量をソフトスタート機能と共用可能でき、タイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供する。
【解決手段】電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。クランプ回路20がクランプ作動状態に入る少し前に、差動増幅器21の出力Vo1が単相増幅器31のしきい値電圧Vtaを過ぎると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が行われる。 （もっと読む）

【課題】消費電力を低減することができる半導体装置及びそれを用いた電子機器を提供す
ることを課題とする。
【解決手段】本発明の半導体装置は、高電位電源から第１の電位が供給され、低電位電源
から第２の電位が供給され、入力ノードに第１の信号が入力されると、出力ノードから第
２の信号を出力する。本発明の半導体装置は、第２の信号の電位差を、第１の電位と第２
の電位の電位差よりも小さくすることにより、配線の充電と放電に伴う消費電力を低減す
ることができる。 （もっと読む）

【課題】 回路のダイナミックレンジを圧迫しないと共に、チップサイズの増大を抑制することができるバッファリング回路及び増幅回路を提供する。
【解決手段】 入力端子及び出力端子を有するバッファリング回路でドレインが第１電圧ラインに接続され、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第１プルアップドライバと、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第２プルアップドライバと、前記第２プルアップドライバのドレインに定電流を供給する定電流回路と、前記出力端子と第２電圧ラインとの間に配置されたプルダウンドライバとを備え、前記プルダウンドライバは、前記定電流回路の定電流から前記第２プルアップドライバに流れる電流を減じた差電流に基づいた電流を流すように構成されている。 （もっと読む）

【課題】より簡単な構成で、正弦波と同様に緩やかに変化する波形でスイッチング素子を制御できる信号出力回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ８Ｔは、ゲートに与えられるＰＷＭ信号のレベル変化に応じてカレントミラー回路７の動作を制御し、カレントミラー回路７が動作すると電流源６が発生した電流がミラー電流として流れ、ＮチャネルＭＯＳＦＥＴ１のゲートを介してゲート−ソース間の容量成分に充電されている電荷を放電させる電流が流れる。カレントミラー回路７の動作が停止すると、カレントミラー回路５より電流源６を介して流れる電流が、ＮチャネルＭＯＳＦＥＴ１のゲートに充電電流として供給される。 （もっと読む）

【課題】従来技術の電流制限回路では、温度変化が生じた場合に出力トランジスタの電流を精度良く制御することができないという問題があった。
【解決手段】本発明にかかる電流制限回路は、高電位側電源１１から負荷１２に流れる電流を制御する出力トランジスタＭＮ０と、出力トランジスタＭＮ０に流れる電流に応じた電流が流れるトランジスタＭＮ１と、トランジスタＭＮ１に直列に接続されたセンス抵抗１８と、センス抵抗１８に流れる電流とセンス抵抗１８の抵抗成分とによってセンス抵抗１８の両端に生じた電位差を検出する電位差検出部と、電位差検出部に対して定電流を供給する定電流源と、電位差と定電流とによって生成された制御電圧に基づいて出力トランジスタＭＮ０の導通状態を制御する制御部と、を備え、センス抵抗１８は、電位差検出部を囲むように配設される。 （もっと読む）

【課題】通信速度の高速化に加えて、消費電力の低減や、あるいは伝送波形品質の向上が図れる出力ドライバ回路を提供する。
【解決手段】例えば、正極および負極出力ノード（ＴＸＰ，ＴＸＮ）を電圧で駆動する電圧信号生成回路ブロックＶＳＧ＿ＢＫと、データ入力信号ＤＩＮ＿Ｐ，ＤＩＮ＿Ｎの遷移を受けてパルス信号を生成するパルス信号生成回路ＰＧＥＮ１，ＰＧＥＮ２と、当該パルス信号のパルス幅の期間でＴＸＰ，ＴＸＮを電流で駆動する電流信号生成回路ブロックＩＳＧ＿ＢＫｐ１，ＩＳＧ＿ＢＫｎ１を備える。電流信号生成回路ブロックは、ＴＸＰ，ＴＸＮの寄生容量（Ｃｐ１，Ｃｐ２）を高速に充電すると共に、パルス幅に応じたプリエンファシスを行う。ＶＳＧ＿ＢＫは、ＴＸＰ，ＴＸＮにおける定常状態の電圧レベルを定めると共に、ＴＸＰ，ＴＸＮをインピーダンスＺ０で終端する。 （もっと読む）

【課題】液晶表示パネルを駆動するソースドライバのソースアンプの振幅差偏差を向上する。
【解決手段】液晶表示パネルを駆動するソースドライバ１００が、画素データＤ_ＩＮに対応する階調電圧を出力するＤ／Ａコンバータ２３と、階調電圧に対応する駆動電圧を出力するソースアンプ２５とを備えている。ソースアンプ２５は、第１及び第２ＮＭＯＳトランジスタＭＮ１１，ＭＮ１２を含むＮＭＯＳ差動対と、第１及び第２ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を含むＰＭＯＳ差動対と、ＮＭＯＳ差動対とＰＭＯＳ差動対に流れる電流に応じて駆動電圧を出力する出力回路部（２，３）と、第１及び第２入力レベル変換回路４、５とを備えている。第１及び第２入力レベル変換回路４、５は、ソースアンプ２５に入力される階調電圧と、ソースアンプ２５の入力にフィードバックされる駆動電圧とに対し、駆動電圧の極性及び／又は階調電圧に応じて入力レベル変換を行う。 （もっと読む）

【課題】様々な入力電圧に対応して高Ｓ／Ｎ特性を実現できるトランスミッションゲートを提供する。
【解決手段】入力電圧Ｖｉｎをドレインから入力され、電圧（Ｖｉｎ−Ｖｓ１）をゲートに入力されるとオンし、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとしてソースから出力するＰＭＯＳトランジスタ１１と、ＰＭＯＳトランジスタ１１と等しいゲート長とゲート幅とゲート酸化膜厚と閾値電圧の絶対値とを有し、入力電圧Ｖｉｎをドレインから入力され、電圧（Ｖｉｎ＋Ｖｓ１）をゲートに入力されるとオンし、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとしてソースから出力するＮＭＯＳトランジスタ１２と、を備える。 （もっと読む）