電源変換回路は、しばしば並列に動作するいくつかのMOSFETからなる。温度サイクリングと機械動作とが原因で、MOSFET又はMOSFETにおける各電子接続は故障する場合がある。本発明によれば、複数の並列なMOSFETに対する診断回路が与えられ、それが、MOSFETの温度又はMOSFETのゲート電圧の少なくとも一方に基づき、起こりうる障害を予測又は決定する。有利には、MOSFETの連続的な監視が与えられることができ、MOSFETの障害の早期決定が与えられることができる。
（もっと読む）

増幅回路はキャパシタ構造（４２）と切替装置とを備える。キャパシタ構造は、電圧依存性静電容量を有する第一のキャパシタ（Ｃ_２）と第二のキャパシタ（Ｃ_１）（これもまた電圧依存性としてよい）とを有する。同回路は２つのモードで、すなわち少なくとも第一のキャパシタの一端子に入力電圧が提供される第一のモードと、切替装置によって第一及び第二のキャパシタ同士の間で電荷の再配分が起こることにより、第一のキャパシタにかかる電圧が変化し第一のキャパシタの静電容量が減少し、出力電圧が第一のキャパシタにかかる電圧に依存する第二のモードとで、動作可能である。本発明は電圧制御静電容量をキャパシタ間の電荷共有と併せて使用するものであり、これにより、結果的に電圧増幅特性が提供される。よってこの機構は、アナログ電圧の増幅に、または固定レベル（すなわちデジタル電圧）の昇圧に利用できる。よって本発明の回路は、レベルシフトまたは増幅のために、例えばアクティブマトリクスアレイ装置のピクセルでの用途に使用できる。
（もっと読む）

スイッチ（１０）とキャパシタ（１２）を備えるトラック／ホールド回路である。第１のブートストラップスイッチ（１４ａ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第１のブートストラップスイッチ（１４ａ）から出力されるクロック信号ｃｌｋｂｏｏｔは、スイッチ（１０）のゲートに印加される。第１のブートストラップスイッチ（１４ａ）は、電流源（２０）という形のレベルシフト手段及びバッファ手段（３０）を介して、当該回路の入力Ｖｉｎと出力Ｖｓとの間に接続されている。第２のブートストラップスイッチ（１４ｂ）が設けられており、第２のブートストラップスイッチ（１４ｂ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第２のブートストラップスイッチ（１４ｂ）から出力される逆位相クロック信号ｃｌｋｎｂｏｏｔは、スイッチ（１０）のいずれかの側に接続されている２つのダミースイッチ（１６）のゲートに印加される。
（もっと読む）

共振ゲートドライバ回路は、例えば、ＭＯＳＦＥＴの効率的なスイッチングを提供する。しかし、共振ゲートドライバ回路は、高いスイッチング周波数が必要とされる用途を可能にさせないことがしばしばある。本発明によれば、共振ゲートドライバ回路のインダクタのプリチャージングが実行される。これは、ＭＯＳＦＥＴの極めてエネルギー効率が良い高速な動作を可能にさせる。
（もっと読む）

【解決手段】本発明のスイッチ回路は、分離チャンネルの一部を供給する第１差動増幅器対（Ｑ１，Ｑ２）と、送信チャンネルの一部を供給する第２差動増幅器対（Ｑ３，Ｑ４）と、送信チャンネル又は分離チャンネルのいずれかを選択する制御バイアスを供給する第３差動増幅器対（Ｑ５，Ｑ６）とを具備する。このスイッチ回路は、500μm×250μmの小寸法でありながら、15ＧHz〜26ＧHzレンジにわたる入力及び出力間に35dBの分離を提供する。
（もっと読む）

【解決手段】本発明の双極単投（ＤＰＳＴ）スイッチは、第１入力ポートに対応する第１回路部と、第２入力ポートに対応する第２回路部と、及び出力ポートを有するスイッチ回路とを具備する。ここで、第１及び第２の回路部の各々は、分離チャンネルの一部を提供する少なくとも１個の第１トランジスタと、送信チャンネルの一部を提供する少なくとも１個の第２トランジスタと、送信チャンネル又は分離チャンネルのいずれかを選択する制御バイアスを提供する少なくとも１個の第３トランジスタとを有する。 （もっと読む）

データ転送回路は、ｎビット（ｎは２以上の整数）の第１の２値電圧データを２^ｎ値の多値電流データに変換して、単一のデータ転送線に出力する電圧電流変換回路を備えている。電流比較回路は、前記データ転送線上の前記多値電流データを（２^ｎ−１）ビットの２値電流データに変換し、電流電圧変換回路は、前記（２^ｎ−１）ビットの前記２値電流データを（２^ｎ−１）ビットの第２の２値電圧データに変換する。計数回路は、前記（２^ｎ−１）ビットの前記第２の２値電圧データから前記ｎビットの前記第１の２値電圧データを復元する。 （もっと読む）

低速出力エッジを有するバッファ回路が記載されている。パルスのより高値の電流が、ワンショットタイミング回路から駆動されて、出力ＭＯＳＦＥＴのターンオンか又はターンオフの開始を加速させるために、電流パルスが前記バッファの該出力ＭＯＳＦＥＴの制御ゲート内へと注入される。前記開始とターンオン及びターンオフとに至る時には、より低値の電流源が、前記出力ＭＯＳＦＥＴの前記ゲートを駆動するために継続する。一実施形態において、ワンショットは、入力信号の立ち上がりエッジと立ち下がりエッジとからトリガされる。前記より高値の電流パルスの効果は、バッファによる回路遅延を低減することである。更にまた、温度、供給電圧、及びプロセスの変動が起きる時に、実質的に一定となるようバッファ回路の遅延を維持するために、温度に応じるように、及び供給電圧に応じるように、パルス幅を設計することができる。

（もっと読む）

【解決手段】開示される双方向スイッチ（２０）は、第１および第２の半導体スイッチング素子（２２）と、これらのスイッチング素子に直列に接続されることによって直列回路を形成する電流センサ（ＲＳ）と、これら第１および第２のスイッチング素子がほぼ同時にオン・オフされるようにこれら第１および第２のスイッチング素子のオン・オフ操作を制御する駆動回路（３０）であって、制御入力に応じてこれら第１および第２のスイッチング素子をオンにしたり電流センサの電流がほぼゼロ電流近くまで低下する際にこれら第１および第２のスイッチング素子をオフにしたりする駆動回路と、を備える。また、このような双方向スイッチ（２０）を用いたプラズマディスプレイパネル（ＰＤＰ）用の放電サステイン駆動回路も開示される。 （もっと読む）

オン状態低電流検出器は、メインセル（３２）およびセンスセル（３４）を有するトランジスタを使用する。フィードバック回路（３６）は、メインセルの目標電圧値を生成するレベルを負荷電流が下回るときにメインセル（３２）両端間の電圧をほぼ一定の目標値に維持するように作用する。目標電圧値は、低電流検出比較器（１８）の電圧を容易に測定できるように十分に高い。
（もっと読む）

【課題】ＣＭＯＳ集積回路を用いた同期整流方式の電源回路などにおいて、電力消費の低減と、部品増や効率低下を伴うことなく負荷変動に対する高速応答が可能な電源回路を提供すること。
【解決手段】ＰＷＭ信号をゲートに、ＶＩＮ（＝ＶＤＤ）をソースに接続するＰＭＯＳ（ＱＰ１）のドレインに接続され、ＶＳＳをソースに有す、ＮＭＯＳ（ＱＮ１）のドレインに接続される中間ノード電圧ＶＭＡが、ＮＭＯＳ（ＱＮ１）オン時に、アンダーシュートから戻って基準電位ＶＳＳレベルを越えたときこれを検出してＮＭＯＳ（ＱＮ１）のゲート電圧をローレベル（オフ）にする。また、ＮＭＯＳ（ＱＮ１）オン時に、中間ノード電圧ＶＭＡが、アンダーシュートから基準電位ＶＳＳレベルに戻ったタイミング（ゼロ点位置）を検出することで、このゼロ点位置検出信号を負荷電流の大小を示す信号としてＰＷＭ回路３３に帰還してＰＷＭ信号のパルス幅を制御し、負荷変化に対応させる。 （もっと読む）

【課題】 クロストークノイズを安定して減少させることができ、クロストークノイズに起因する回路誤動作を確実に防止できるノイズ低減回路を提供する。
【解決手段】 電源側に並列に接続された第一及び第二のトランジスタと、前記第二のトランジスタの出力側に直列接続された抵抗手段とを設け、前記抵抗手段の出力側と前記第一のトランジスタの出力側とを出力ノードで接続し、前記出力ノードから出力される出力電圧の変化が段階的になるように前記第一及び第二のトランジスタのオン／オフ動作タイミングを制御する制御回路を備えた。 （もっと読む）

【課題】 温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とする。
【解決手段】 負荷１０１と、負荷に直列に接続された駆動用トランジスタ１０２と、定電流源１０３と、ＰＭＯＳ差動対を構成し、それぞれのソースが定電流源１０３の出力に共通に接続され、それぞれのドレインがカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されたＰＭＯＳトランジスタ１０４及び１０５とを設け、駆動用トランジスタ１０２のドレインの電位を一定とすることにより、負荷１０１に流れる電流を一定とする。 （もっと読む）

【課題】 複数の電池の構成を切替えて電力変換効率を向上することに対応可能な入力電源切替回路の構成を提供する。
【解決手段】 第１の電池１１の陽極端子と直列に接続する第１の電界効果トランジスタ３１と、第２の電池１２の陰極端子と直列に接続する第２の電界効果トランジスタ４１と、該第１の電池１１の陽極端子と該第２の電池１２の陰極端子との間に切替手段を設け、かつ、該第１の電界効果トランジスタ３１と該第２の電池１２の陽極を接続する構成を特徴とする入力電源切替回路。 （もっと読む）

【課題】 フィールドスルー電荷補償機能を備えるアナログスイッチにおいて、半導体製造工程の誤差によらず、スィッチング用のＭＯＳトランジスタのフィールドスルー電荷を安定に補償し、アナログスイッチ動作時の入出力間の誤差を低減できる構造を実現する。
【解決手段】 入力端子ＩＮと出力端子ＯＵＴの間に同一サイズの２つのトランジスタ１ａ、１ｂを、電気的に並列に、また物理的には相対するように配置し、トランジスタ１ａ、１ｂの入力端子ＩＮ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ２を配置し、トランジスタ１ａ、１ｂの出力端子ＯＵＴ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ３を配置し、製造工程の誤差によって、位置ずれが発生しても、トランジスタ１ａ、１ｂのソース側の寄生容量の総和および、ドレイン側の寄生容量の総和が不変であるようにし、トランジスタ１ａ、１ｂのスィッチング動作に伴うフィールドスルー電荷の補償が、設計通りにできるようにした。 （もっと読む）

【課題】 簡易な構成で、低損失で交流を整流することができる整流器を提供することである。
【解決手段】 ｐ型半導体からなるベースＢとサブエミッタＳは、互いに接しないようにして、ｎ型半導体からなるコレクタＣに接合されている。ｎ型半導体からなるエミッタＥは、ベースＢに接合されている。ベースＢ−エミッタＥ間には抵抗器Ｒが接続され、サブエミッタＳにはバイアス用電源ＶＢの正極が接続され、エミッタＥには負極が接続される。コレクタＣとエミッタＥが実質的に同電位となったとき、ベースＢ−サブエミッタＳ間が導通して抵抗器Ｒに電圧降下が生じるが、コレクタＣ−エミッタＥ間は導通しない。コレクタＣを基準としたエミッタＥの電圧が更に低下すると、コレクタＣ−エミッタＥ間が導通する。 （もっと読む）

【課題】 操作が容易でしかも簡単な構成により、過大電流入力による内部増幅器の飽和動作を極小にし、かつ過大電流入力後の正常出力への復帰時間を短縮することが可能な電流−電圧変換回路を提供する。
【解決手段】 電流入力端子２と、第１の増幅器４と、電圧出力端子３とを備え、入力した電流Ｉ_inを電圧Ｖ_ccに変換し、この変換した電圧Ｖ_ccを出力する電流−電圧変換回路において、電流入力端子２に、第１の増幅器４の飽和動作時に入力した電流Ｉ_inを接地ＧＮＤ１０側へ分流する分流回路５を設けたことを特徴とする。 （もっと読む）

【課題】 端末側の通信線に障害が生じ絶縁不良となった場合でも局側交換機においてその障害の検出が可能なこと。
【解決手段】 端末側の通信線に異常が生じると、片線側の入力端子Ｌ１Ａ、抵抗２を通った電流はＰＵＴ６のゲートに流れ、抵抗２には電圧降下Ｖ２ｄが生じる。これによりＰＵＴ６のゲート電圧はＶ２ｄだけ低くなる。高抵抗８により、ＰＵＴ６のアノード、ゲート間の電位差もほぼＶ２ｄとなり、ＰＵＴ６のアノード、カソード間はＯＮし、入力端子Ｌ１Ａ、抵抗７、ＰＵＴ６、ダイオード４、抵抗５、出力端子Ｌ１Ｂ、通信線の障害点のルートが構成される。他線側も同様にＰＵＴ３５のアノード、カソード間はＯＮとなる。流入する電流が小電流であってもＰＵＴ６、ＰＵＴ３５はＯＮを継続し、ＰＵＴ６、ＰＵＴ３５を通して通信線の障害点までの回路が構成され、局側交換機により障害を検出することができる。 （もっと読む）