【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、半導体構造を提供することを目的とする。
【解決手段】下部誘電層（１５１）へ接合された基板（１０３）、および、下部電極（１２１）を通じて前記下部誘電層（１５１）と接合される垂直方向半導体装置（１１１）を含む半導体構造であって、前記垂直方向半導体装置（１１１）は、ｎ^＋−ｐ−ｎ^＋層（１２４）を有する隔離構造（１３５）を含む。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】半導体チップ積層後に、チップごとにクラックの有無検出可能な半導体装置の提供。
【解決手段】積層半導体装置において、半導体チップ２１〜２４は、基板１０とこの表裏面の対向する位置に形成した対のテスト端子と配線６１を備える。これらは、一対の（表側）第１のテスト端子６２１ｈ、（裏側）第１のテスト端子６２１ｔ及び複数対の（表側）第２のテスト端子６２２〜６２５ｈ、（裏側）第２のテスト端子６２２〜６２５ｔで、貫通電極ＴＳＶＴ１が（表側）第１のテスト端子と（裏側）第１のテスト端子を接続し、貫通電極ＴＳＶＴ２〜５が対の（表側）第２のテスト端子と（裏側）第２のテスト端子同士を接続し、配線は、一端が第１のテスト端子と、他端が第２のテスト端子の一つに接続され、基板の外周に沿って延びる。また異なる半導体チップの上下に隣接する第２のテスト端子同士も接続する。 （もっと読む）

【課題】 より信頼性の高い接合界面を有する半導体装置を提供する。
【解決手段】 半導体装置１００を、第１半導体部と、第２半導体部とを備える構成とする。第１半導体部には、接合界面側の表面に形成されかつ第１の方向に延在する第１電極１６を設ける。そして、第２半導体部には、接合界面で第１電極１６と接合されかつ第１の方向と交差する第２の方向に延在する第２電極２６を設ける。 （もっと読む）

【課題】内部に横型トランジスタが形成されたシリコン又はＩＶ族アクティブダイの上面に、ＩＩＩ−Ｖ族アクティブダイが積層された積層複合デバイスを製作する。
【解決手段】積層複合デバイスはＩＶ族横型トランジスタ１２０と、ＩＶ族横型トランジスタの上に積層されたＩＩＩ−Ｖ族トランジスタ１１０とを備える。ＩＶ族横型トランジスタのドレインがＩＩＩ−Ｖ族トランジスタのソースと接触され、IV族横型トランジスタのソースがＩＩＩ−Ｖ族トランジスタのゲート１１６に結合されて前記複合デバイスパッケージの上面の複合ソース１０２を与え、ＩＩＩ−Ｖ族トランジスタのドレインが複合デバイスパッケージの上面の複合ドレイン１０４を与える。ＩＶ族横型トランジスタのゲート１２６が積層複合デバイスの上面の複合ゲート１０６を与え、ＩＶ族横型トランジスタの基板が積層複合デバイスの底面にある。 （もっと読む）

【課題】製造効率の向上、コストダウン、信頼性の向上を実現する。
【解決手段】第１導電型の第１電界効果トランジスタを第１基板に設ける。そして、第１導電型と異なる第２導電型の第２電界効果トランジスタを第２基板に設ける。そして、第１基板と第２基板とのそれぞれを対面させて貼り合わせる。そして、第１電界効果トランジスタと第２電界効果トランジスタとの間を電気的に接続させる。 （もっと読む）

【課題】半導体基体同士が張り合わされた構成を有する半導体装において、接合精度の向上を可能とする。
【解決手段】第１半導体基体３１と、第２半導体基体４５とを備え、第１半導体基体３１の第１主面３１Ａ側と、第２半導体基体４５の第１主面４５Ａ側が接合されている。そして、第１半導体基体３１の第１主面３１Ａ側、第２半導体基体４５の第１主面４５Ａ側、第１半導体基体３１の第２主面３１Ｂ側、及び、第２半導体基体４５の第２主面４５Ｂ側から選ばれる少なくとも１つ以上に形成されている反り補正層１３，１４を備える半導体装置７９を構成する。 （もっと読む）

【課題】 より信頼性の高いＣｕ−Ｃｕ接合界面を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１を、第１の配線１８を含む第１半導体部１０と、第１半導体部１０と貼り合わせて設けられ、第１の配線１８と電気的に接合された第２の配線２８を含む第２半導体部２０とを備える構成とする。さらに、半導体装置１は、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成された金属酸化物１７ｂを備える。そして、この金属酸化物１７ｂを、第１の配線１８及び第２の配線２８の接合界面Ｓｊ、並びに、第１の配線１８及び第２の配線２８の少なくとも一方の内部を含む領域に拡散させた構成とする。 （もっと読む）

【課題】マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を有する素子付き基板、赤外線センサーおよび貫通電極形成方法を提供する。
【解決手段】予め、素子回路形成前のベース基板にビアホールを形成し、前記ベース基板の素子回路形成面と前記ビアホールの内面に熱酸化により絶縁膜を形成する熱酸化を行なう。前記熱酸化工程後に前記ビアホール形成部に導電部を有する素子回路を形成した後、前記素子回路形成工程後に前記ビアホールに導電体を埋め込み形成するようにしている。 （もっと読む）

【課題】基板を貫通するトレンチによって複数の部分領域に分割されてなる領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法であって、部分領域の側壁に導電層を形成するメリットだけを享受して、該導電層の形成に伴う悪影響を排除することのできる領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法を提供する。
【解決手段】基板３０の第１表面Ｓ１から第２表面Ｓ２に亘って、当該基板３０を貫通するように形成されたトレンチ３１ａによって、当該基板３０が複数の部分領域Ｃｅ，Ｃｅａ〜Ｃｅｄ，Ｃｅｋ，Ｃｅｌに分割され、前記複数の部分領域のうち、一部の部分領域Ｃｅａ〜Ｃｅｄの側壁に、第１表面Ｓ１の側から第２表面Ｓ２の側に亘って、当該基板３０より高い導電率を有する導電層３５が形成され、トレンチ３１ａに絶縁体３１ｂが埋め込まれてなる領域分割基板Ａ２０とする。 （もっと読む）