スイッチング電源装置
【課題】突入電流制限抵抗をバイパスするサイリスタに流すゲート電流を最適化して損失低減による小形化を図る。
【解決手段】バイパス回路５ａサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間に、順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングで、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３に対するゲート電流の供給を許容し、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで、ゲート電流の供給を遮断するゲート電流抑止回路９ａを設ける。
【解決手段】バイパス回路５ａサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間に、順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングで、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３に対するゲート電流の供給を許容し、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで、ゲート電流の供給を遮断するゲート電流抑止回路９ａを設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流防止回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、この種のスイッチング電源の突入電流防止回路のサイリスタ駆動方法としては、例えば第３図に示すものがある。
【０００３】
図３に於いて、スイッチング電源は、単相交流入力端子１ａ，１ｂ、雑音低減回路２、ブリッジ整流回路３、インバータ４、突入電流防止抵抗Ｒ４、バイパス回路５、バイパス制御回路６を備えている。
【０００４】
雑音低減回路２は、入力側の雑音端子電圧低減のために接続されている相間コンデンサＣ１と、入力が遮断された場合に前記相間コンデンサＣ１を放電させる放電抵抗Ｒｃ１を備える。
【０００５】
ブリッジ整流回路３は、電源投入時には整流ダイオードＤ１，Ｄ２，Ｄ４，Ｄ５によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗Ｒ４がバイパスされる場合は、整流ダイオードＤ４，Ｄ５がバイパス回路５のサイリスタＳＣＲ１，ＳＣＲ２に夫々切り替わりブリッジ回路が構成される。
【０００６】
インバータ４は、昇圧チョークコイルＬ１、インバータ素子ＴＲ７、整流ダイオードＤ１２、平滑コンデンサＣ４で構成され、インバータ素子ＴＲ７は制御回路１２によりパルス幅変調されている。インバータ４はブリッジ整流回路３で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。
【０００７】
バイパス制御回路６は、制御電源回路７とゲート回路８で構成され、制御電源回路７は、昇圧チョークコイルＬ１の２次巻線Ｎ２に突入電流制限抵抗Ｒ１４、充電用コンデンサＣ６、整流用ダイオードＤ１１が接続され、ダイオードＤ１１のカソードには別の整流ダイオードＤ１０が接続される。
【０００８】
また、ダイオードＤ１１のアノード・ダイオードＤ１０のカソード間に平滑コンデンサＣ５が接続されている。ダイオードＤ１１のアノードはバイパス回路５のバイパス用サイリスタＳＣＲ１，ＳＣＲ２のカソードに接続され、ダイオードＤ１０のカソードはゲート回路８の制限抵抗Ｒ８，Ｒ９を介しバイパス用サイリスタＳＣＲ１，ＳＣＲ２のゲートに接続される。
【０００９】
ここで単相交流入力端子１ａ，１ｂに単相交流が投入されると、投入直後の電流は整流ダイオードＤ４，Ｄ５から突入電流防止抵抗Ｒ４、昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、平滑コンデンサＣ４を通って整流ダイオードＤ１，Ｄ２へ流れる。突入電流は突入電流防止抵抗Ｒ４で抑制される。
【００１０】
突入電流が収束した後も入力電流は突入電流防止抵抗Ｒ４を流れるため、このままだと電流防止抵抗Ｒ４の損失が続くので、平滑コンデンサＣ４の充電が終わった頃にインバータ素子ＴＲ７のスイッチングを開始させ、バイパス用サイリスタＳＣＲ１，ＳＣＲ２をオンして経路を変更すれば、電流は電流防止抵抗Ｒ４を通らず電流防止抵抗Ｒ４の損失はなくなる。
【００１１】
その際、平滑コンデンサＣ４の電圧が入力電圧のピーク値近傍に収束する以前にバイパスしてしまうと、突入電流が突入電流防止抵抗Ｒ４を通らず、サイリスタＳＣＲ１，ＳＣＲ２を通って平滑コンデンサＣ４を充電し、サイリスタＳＣＲ１，ＳＣＲ２にストレスを与える恐れがあるため、平滑コンデンサＣ４の電圧が収東してからインバータ４を起動する。
【００１２】
制御電源回路7は、ダイオードＤ１０，Ｄ１１、抵抗Ｒ１４、及びコンデンサＣ５，Ｃ６で倍電圧整流回路を構成し、インバータ素子ＴＲ７のオン、オフに伴うスイッチング電圧が２次巻線Ｎ２に誘起され電圧を倍電圧整流して直流制御電圧を生成し、サイリスタＳＣＲ１，ＳＣＲ２にゲート電流を流してバイパス用サイリスタＳＣＲ１，ＳＣＲ２をターンオンする。
【００１３】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２がオンすれば、単相交流入力端子１ａ，１ｂに投入された電流は、バイパス用サイリスタＳＣＲ１，ＳＣＲ２から昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、平滑コンデンサＣ４を通って整流ダイオードＤ１，Ｄ２へ流れる経路に変わり、突入電流防止抵抗Ｒ４による損失は発生しなくなる。
【００１４】
この構成は、インバータ素子ＴＲ７がスイッチング動作をすることでサイリスタＳＣＲ１，ＳＣＲ２を駆動するので、インバータ素子ＴＲ７を有する電源回路が起動して定常的な入力電流が必要になったタイミングでサイリスタＳＣＲ１，ＳＣＲ２をターンオンさせることができるという長所がある。
【００１５】
さらに、インバータ素子ＴＲ７が短絡破壊した場合には直流制御電圧が断たれて速やかにゲート電流が供給されなくなるのでサイリスタＳＣＲ１，ＳＣＲ２はオフ状態となり、突入電流防止抵抗Ｒ４を経てインバータ素子の短絡電流が流れる。この場合、突入電流防止抵抗Ｒ４にヒューズ付き抵抗を使用すれば、発熱による溶断で電源本体を安全に停止することができるという長所もある。
【００１６】
また、単相交流入力である図３の回路をそのまま三相交流入力に適用した回路としては、例えば図４が考えられる。
【特許文献１】特開２００１−２９８８５７号公報
【特許文献２】特開２００４−１１２９６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、インバータ素子ＴＲ７がスイッチング動作をし続けているために、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲートには電流が流れ続け、ゲート電流が流れた状態でサイリスタに逆電圧を印加すると、原理的にサイリスタの逆電流が増加してしまい、損失が増加したり熱的逸走を起こしたりするという問題がある。
【００１８】
また、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲート電流を制限するための制限抵抗Ｒ８，Ｒ９，Ｒ１０も電流が流れ続けるため損失し続ける。
【００１９】
この悪影響は、図３の単相入力構造から図４のような三相入力構造にすることで、逆電圧が印加されているサイリスタが１個から２個になってしまい逆電流による損失が約２倍になる。また、駆動しなければならないサイリスタが２個から３個に増加することでゲート電流を制限するための抵抗の損失も１.５倍になるというように悪影響が増大する。
【００２０】
本発明は、このような従来の問題点を解決するため、突入電流制限抵抗をバイパスするサイリスタに流すゲート電流を最適化して損失低減による小形化を図るスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
この目的を達成するために本発明のスイッチング電源装置は次のように構成する。まず、本発明は、入力する交流電力を整流して出力するブリッジ整流回路と、ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、インバータの起動によるスイッチングで直流制御電圧を作り出してサイリスタにゲート電流を流すバイパス制御回路を備えたスイッチング電源装置を対象とする。
【００２２】
なお、バイパス制御回路は、インバータの１次巻線に対し設けた２次巻線の誘起電圧から直流制御電圧を生成する制御電源回路と、制御電源回路の出力に基づいてサイリスタにゲート電流を供給するゲート回路を備える。
【００２３】
このようなスイッチング電源装置に対し本発明は、バイパス用サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングでサイリスタに対するゲート電流の供給を許容し、サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルでゲート電流の供給を遮断するゲート電流抑止回路を設ける。
【００２４】
ゲート電流抑止回路は、制御電源回路とゲート回路の間に配置された第１スイッチング回路と、サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、交流入力電圧の正の半サイクルの開始タイミングで前記第１スイッチング回路をオンしてゲート電流をサイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで第１スイッチング回路をオフしてゲート電流の供給を遮断する第２スイッチング回路を備える。
【００２５】
第１スイッチング回路は制御電源回路側にエミッタを接続し、サイリスタのゲート回路側にコレクタを接続したＰＮＰトランジスタを有し、第２スイッチング回路は、ベース・エミッタ間にサイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタをＰＮＰトランジスタのベースに接続してオン、オフ制御するＮＰＮトランジスタを有することを特徴とする。
【００２６】
すなわち、本発明のスイッチング電源装置は、ゲート電流抑止回路が交流入力電圧のサイクルに同期してバイパス用サイリスタのゲート電流をオン、オフさせることで、サイリスタに逆電圧が印加されたときにはゲート電流を流さないようにする目的が達成される。
【発明の効果】
【００２７】
本発明によれば、以下に列挙する効果が得られる。
【００２８】
バイパス用サイリスタのアノード電圧がカソード電圧よりも高くなったとき（正電圧印加状態）にだけサイリスタにゲート電流を供給する方式のため、従来の常にゲート電流を流す方式と比較するとゲート電流の平均値が低減される。つまり、ゲート回路の損失が低減することでバイパス制御回路の小型化が可能になる。
【００２９】
交流入力が単相の場合、バイパス用サイリスタは２個であるが、サイリスタを３個駆動する三相の場合は、この損失低減効果は更に大きい。
【００３０】
バイパス用サイリスタのカソード電圧がアノード電圧よりも高くなった状態（逆電圧印加状態）ではサイリスタのゲート電流を停止させるので、ゲート電流を流した状態でサイリスタに逆電圧を印加すると増加するサイリスタのカソードからアノードヘの逆電流が低減される。つまり、サイリスタに逆電圧が印加された際の逆電流による損失を低減できる。
【００３１】
交流入力が単相の場合、オフしているサイリスタは常に１個であるが、常に２個のサイリスタがオフしている三相の場合は、この損失低減効果は更に大きい。
【００３２】
交流入力端子とブリッジ整流回路の間にノイズ対策用の相間コンデンサが設けられている場合、交流入力遮断時にこの相間コンデンサを放電させる抵抗を備えるが、第２スイッチング回路のトランジスタ駆動抵抗がこの放電抵抗としても機能する。相間コンデンサ用の放電抵抗は、入力電圧やラインノイズにさらされるので耐圧を考慮した物が必要であるが、第２スイッチング回路のトランジスタ駆動抵抗と兼用することで放電専用の抵抗を省略できる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の好ましい実施形態を添付図面に示した好ましい実施例に基づいて説明する。
【００３４】
図１は、本発明の一実施例を示す回路図である。図１に於いて、スイッチング電源は、三相交流入力端子１ａ，１ｂ，１ｃ、雑音低減回路２ａ、ブリッジ整流回路３ａ、インバータ４ａ、突入電流防止抵抗Ｒ４、バイパス回路５ａ、バイパス制御回路６ａ、ゲート電流抑止回路９ａを備えている。
【００３５】
雑音低減回路２ａは、入力側の雑音端子電圧低減のために接続されている相間コンデンサＣ１，Ｃ２，Ｃ３を備える。
【００３６】
ブリッジ整流回路３ａは、電源投入時にはダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗Ｒ４がバイパスされる場合は、ダイオードＤ４，Ｄ５，Ｄ６がバイパス回路５ａのサイリスタＳＣＲ１１，ＳＣＲ２，ＳＣＲ３に夫々切り替わりブリッジ回路が構成される。
【００３７】
インバータ４ａは、非絶縁タイプの昇圧チョッパー方式である。昇圧チョークコイルＬ１、インバータ素子ＴＲ７、ダイオードＤ１２、コンデンサＣ４で構成され、インバータ素子ＴＲ７は制御回路１２ａによりパルス幅変調されており、インバータ素子ＴＲ７がオフしたときの昇圧チョークコイルＬ１の逆起電力を利用してダイオードＤ１２を通して直流出力される。インバータ４ａはブリッジ整流回路３ａで全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。
【００３８】
バイパス制御回路６ａは、制御電源回路７ａとゲート回路８ａで構成され、制御電源回路７ａは、昇圧チョークコイルＬ１の２次巻線Ｎ２に抵抗Ｒ１４、コンデンサＣ６、ダイオードＤ１１が接続され、ダイオードＤ１１のカソードには別のダイオードＤ１０が接続される。また、ダイオードＤ１１のアノードとダイオードＤ１０のカソード間にコンデンサＣ５が接続されている。
【００３９】
ダイオードＤ１１のアノードはバイパス回路５のバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソードに接続され、ダイオードＤ１０のカソードはゲート回路８ａの抵抗Ｒ８，Ｒ９，Ｒ１０を介しバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲートに接続される。
【００４０】
ゲート電流抑止回路９ａは、第１スイッチング回路１０ａと第２スイッチング回路１１ａで構成され、第１スイッチング回路１０ａは、制御電源回路側７ａにエミッタを接続し、ゲート回路８ａ側にコレクタを接続したＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６と、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６のベースに接続したバイアス用の抵抗Ｒ５，Ｒ６，Ｒ７、Ｒ１５，Ｒ１６，Ｒ１７を有する。
【００４１】
第２スイッチング回路１１ａは、第１スイッチング回路１０ａのＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６のベースにコレクタを接続し、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソードにエミッタを接続したＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５と、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５のベースに接続したバイアス用の抵抗Ｒ１，Ｒ２，Ｒ３,Ｒ１１，Ｒ１２，Ｒ１３を有する。
【００４２】
ここで三相交流入力端子１ａ，１ｂ，１ｃに三相交流電力が投入されると、コンデンサＣ４を充電するため、投入直後の突入電流がダイオードＤ４，Ｄ５，Ｄ６から突入電流防止抵抗Ｒ４、昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、コンデンサＣ４を通ってダイオードＤ１，Ｄ２，Ｄ３へ流れ、突入電流は突入電流防止抵抗Ｒ４で抑制される。
【００４３】
コンデンサＣ４の充電が完了して突入電流が収束すると、制御回路１２ａが制御電源電圧を受けて起動し、インバータ素子ＴＲ７のスイッチングを開始する。
【００４４】
インバータ素子ＴＲ７のオン、オフに伴うスイッチング電圧により２次巻線Ｎ２が誘起されると、ダイオードＤ１０，Ｄ１１、抵抗Ｒ１４、及びコンデンサＣ５，Ｃ６で倍電圧整流回路を構成する制御電源回路７ａは直流制御電圧を出力し、ゲート回路８ａ、ゲート電流抑止回路９ａに直流制御電圧を供給する。
【００４５】
制御電源回路７ａの制御電源電圧の供給開始に並行し、第２スイッチング回路１１ａは駆動抵抗Ｒ１，Ｒ２，Ｒ３を介してバイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間のバイアス電圧を検出し、アノード電圧がカソード電圧よりも高くなると抵抗Ｒ１，Ｒ２，Ｒ３から流れ込んできたベース電流でＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５がオンする。
【００４６】
具体的には、三相交流電圧は１２０°の位相差を持つことから、この位相差を持ってサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード電圧がカソード電圧よりも順次高くなり、抵抗Ｒ１，Ｒ２，Ｒ３から流れ込んできたベース電流でＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５が順次オンする。
【００４７】
第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５がオンすると、第１スイッチング回路１０ａのＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６にベース電流が流れ、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６はオンする。
【００４８】
このため制御電源回路７ａからトランジスタＴＲ２，ＴＲ４，ＴＲ６及びゲート回路８ａの抵抗Ｒ８，Ｒ９，Ｒ１０を介してバイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れ、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３は三相交流電圧によりアノード・カソード間が順方向にバイアスされる正の半サイクルのタイミングでターンオンする。
【００４９】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がターンオンすれば、三相交流入力端子１ａ，１ｂ，１ｃに投入された電流は、バイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３で整流されてインバータ４ａに供給され、突入電流防止抵抗Ｒ４による損失は発生しなくなる。
【００５０】
ここで、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がターンオンすると、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間の電圧が低下する。このアノード・カソード間電圧は第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５の最低作動バイアス電圧（閾値電圧）よりも低くなるように抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３の抵抗値が設定されているので、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５はオフし、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６をカットオフしてサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲート電流を遮断する。
【００５１】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れなくなることで、ゲート回路８ａの損失が少なくなる。
【００５２】
一方、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソード電圧がアノード電圧よりも高くなる三相交流電圧の負の半サイクルの状態、つまり逆電圧の印加状態では、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５はオフとなり、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６もオフとなり、バイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流は供給されない。
【００５３】
このようにバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れなくなることで、サイリスタの逆電流が減少し、バイパス回路５ａの損失が少なくなる。
【００５４】
交流入力を停止した場合には、第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１、ＴＲ３、ＴＲ５のべ一スに逆電圧印加防止用のダイオードＤ７，Ｄ８，Ｄ９が接続されていることで、交流入力部に設けた雑音低減回路２ａの相間コンデンサＣ１，Ｃ２，Ｃ３からダイオードＤ７，Ｄ８，Ｄ９及び抵抗Ｒ１，Ｒ２，Ｒ３を通る放電経路が形成され、相間コンデンサＣ１，Ｃ２，Ｃ３を放電させる。
【００５５】
このことにより、例えば図３、図４に示す従来の雑音低減回路に設けられていた相間コンデンサＣ１，Ｃ２，Ｃ３の放電用の抵抗ＲＣ１，ＲＣ２，ＲＣ３を無くすことができる。
【００５６】
また、インバータ素子ＴＲ７が短絡破壊した場合は、昇圧チョークＬ１の２次巻線Ｎ２から整流平滑した電圧が供給されなくなるので、サイリスタＳＣＲ１、ＳＣＲ２、ＳＣＲ３がオンしなくなり、短絡電流は突入電流制限抵抗Ｒ４を流れることで抑制される。このとき突入電流制限抵抗Ｒ４に温度ヒューズ付抵抗器を使用することで、短絡電流によりヒューズが溶断して開放状態となり、安全に電源を停止させることができる。
【００５７】
図２は、本発明の他の実施例を示す回路図で、単相交流入力とし、またインバータを絶縁トランスタイプのシングルフォワード方式のスイッチングレギュレータとしている。
【００５８】
図２に於いて、本実施形態のスイッチング電源装置は、単相交流入力端子１ａ，１ｂ、雑音低減回路２ｂ、ブリッジ整流回路３ｂ、インバータ４ｂ、突入電流防止抵抗Ｒ４、バイパス回路５ｂ、バイパス制御回路６ｂ、ゲート電流抑止回路９ｂを備えている。
【００５９】
インバータ４ｂは、トランスＴ１、昇圧チョークコイルＬ１、インバータ素子ＴＲ７、整流用のダイオードＤ１２，Ｄ１３、平滑用のコンデンサＣ４で構成され、インバータ素子ＴＲ７は出力側と絶縁された制御回路１２ａによりパルス幅変調されている。
【００６０】
インバータ４ｂは、インバータ素子ＴＲ７のオン、オフに伴う2次側に誘起されたスイッチング電力をダイオードＤ１２，Ｄ１３で整流した後、チョークコイルＬ１とコンデンサＣ４で平滑して一定電圧の直流電力を出力している。
【００６１】
バイパス制御回路６ｂは、制御電源回路７ｂとゲート回路８ｂで構成され、制御電源回路７ｂは、トランスＴ１の2次巻線（補助巻線）Ｎ２に抵抗Ｒ１４、ダイオードＤ１０、コンデンサＣ５が接続され、ゲート回路８ｂ、ゲート電流抑止回路９ｂに整流平滑した直流制御電圧を供給している。
【００６２】
本実施形態は、図１の実施形態に対しインバータ４ｂが異なるが、それ以外は、三相交流入力から単相交流入力としたことに伴い各構成要素が３個から２個になることを除いて、その構成及び動作は同じである。
【００６３】
なお、本発明は上記の実施形態に限定させず、入力交流電力を整流してインバータを動作するスイッチング電源装置であれば、適宜の装置に適用できる。
【００６４】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態を示す回路図
【図２】本発明の他の実施形態を示す回路図
【図３】単相入力である従来例の回路図
【図４】三相入力である従来例の回路図
【符号の説明】
【００６６】
１ａ，１ｂ，１ｃ ：交流入力端子
２，２ａ，２ｂ：雑音低減回路
３，３ａ，３ｂ：ブリッジ整流回路
４，４ａ，４ｂ：インバータ
５，５ａ，５ｂ：バイパス回路
６，６ａ，６ｂ：バイパス制御回路
７，７ａ，７ｂ：制御電源回路
８，８ａ，８ｂ：ゲート回路
９ａ，９ｂ：ゲート電流抑止回路
１０ａ，１０ｂ：第１スイッチング回路
１１ａ，１１ｂ：第２スイッチング回路
１２，１２ａ，１２ｂ：インバータ制御回路
ＳＣＲ１，ＳＣＲ２，ＳＣＲ３：サイリスタ
Ｃ１〜Ｃ６：コンデンサ
Ｒ１〜Ｒ３，Ｒ５〜Ｒ１７：抵抗
Ｒ４：突入電流制限抵抗
Ｄ１〜Ｄ１３：ダイオード
Ｌ１：昇圧チョーク
Ｔ１：トランス
Ｎ１：１次巻線
Ｎ２：２次巻線
ＴＲ２，ＴＲ４，ＴＲ６：ＰＮＰトランジスタ
ＴＲ１，ＴＲ３，ＴＲ５：ＮＰＮトランジスタ
ＴＲ７：インバータ素子
【技術分野】
【０００１】
本発明は、突入電流防止回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、この種のスイッチング電源の突入電流防止回路のサイリスタ駆動方法としては、例えば第３図に示すものがある。
【０００３】
図３に於いて、スイッチング電源は、単相交流入力端子１ａ，１ｂ、雑音低減回路２、ブリッジ整流回路３、インバータ４、突入電流防止抵抗Ｒ４、バイパス回路５、バイパス制御回路６を備えている。
【０００４】
雑音低減回路２は、入力側の雑音端子電圧低減のために接続されている相間コンデンサＣ１と、入力が遮断された場合に前記相間コンデンサＣ１を放電させる放電抵抗Ｒｃ１を備える。
【０００５】
ブリッジ整流回路３は、電源投入時には整流ダイオードＤ１，Ｄ２，Ｄ４，Ｄ５によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗Ｒ４がバイパスされる場合は、整流ダイオードＤ４，Ｄ５がバイパス回路５のサイリスタＳＣＲ１，ＳＣＲ２に夫々切り替わりブリッジ回路が構成される。
【０００６】
インバータ４は、昇圧チョークコイルＬ１、インバータ素子ＴＲ７、整流ダイオードＤ１２、平滑コンデンサＣ４で構成され、インバータ素子ＴＲ７は制御回路１２によりパルス幅変調されている。インバータ４はブリッジ整流回路３で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。
【０００７】
バイパス制御回路６は、制御電源回路７とゲート回路８で構成され、制御電源回路７は、昇圧チョークコイルＬ１の２次巻線Ｎ２に突入電流制限抵抗Ｒ１４、充電用コンデンサＣ６、整流用ダイオードＤ１１が接続され、ダイオードＤ１１のカソードには別の整流ダイオードＤ１０が接続される。
【０００８】
また、ダイオードＤ１１のアノード・ダイオードＤ１０のカソード間に平滑コンデンサＣ５が接続されている。ダイオードＤ１１のアノードはバイパス回路５のバイパス用サイリスタＳＣＲ１，ＳＣＲ２のカソードに接続され、ダイオードＤ１０のカソードはゲート回路８の制限抵抗Ｒ８，Ｒ９を介しバイパス用サイリスタＳＣＲ１，ＳＣＲ２のゲートに接続される。
【０００９】
ここで単相交流入力端子１ａ，１ｂに単相交流が投入されると、投入直後の電流は整流ダイオードＤ４，Ｄ５から突入電流防止抵抗Ｒ４、昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、平滑コンデンサＣ４を通って整流ダイオードＤ１，Ｄ２へ流れる。突入電流は突入電流防止抵抗Ｒ４で抑制される。
【００１０】
突入電流が収束した後も入力電流は突入電流防止抵抗Ｒ４を流れるため、このままだと電流防止抵抗Ｒ４の損失が続くので、平滑コンデンサＣ４の充電が終わった頃にインバータ素子ＴＲ７のスイッチングを開始させ、バイパス用サイリスタＳＣＲ１，ＳＣＲ２をオンして経路を変更すれば、電流は電流防止抵抗Ｒ４を通らず電流防止抵抗Ｒ４の損失はなくなる。
【００１１】
その際、平滑コンデンサＣ４の電圧が入力電圧のピーク値近傍に収束する以前にバイパスしてしまうと、突入電流が突入電流防止抵抗Ｒ４を通らず、サイリスタＳＣＲ１，ＳＣＲ２を通って平滑コンデンサＣ４を充電し、サイリスタＳＣＲ１，ＳＣＲ２にストレスを与える恐れがあるため、平滑コンデンサＣ４の電圧が収東してからインバータ４を起動する。
【００１２】
制御電源回路7は、ダイオードＤ１０，Ｄ１１、抵抗Ｒ１４、及びコンデンサＣ５，Ｃ６で倍電圧整流回路を構成し、インバータ素子ＴＲ７のオン、オフに伴うスイッチング電圧が２次巻線Ｎ２に誘起され電圧を倍電圧整流して直流制御電圧を生成し、サイリスタＳＣＲ１，ＳＣＲ２にゲート電流を流してバイパス用サイリスタＳＣＲ１，ＳＣＲ２をターンオンする。
【００１３】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２がオンすれば、単相交流入力端子１ａ，１ｂに投入された電流は、バイパス用サイリスタＳＣＲ１，ＳＣＲ２から昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、平滑コンデンサＣ４を通って整流ダイオードＤ１，Ｄ２へ流れる経路に変わり、突入電流防止抵抗Ｒ４による損失は発生しなくなる。
【００１４】
この構成は、インバータ素子ＴＲ７がスイッチング動作をすることでサイリスタＳＣＲ１，ＳＣＲ２を駆動するので、インバータ素子ＴＲ７を有する電源回路が起動して定常的な入力電流が必要になったタイミングでサイリスタＳＣＲ１，ＳＣＲ２をターンオンさせることができるという長所がある。
【００１５】
さらに、インバータ素子ＴＲ７が短絡破壊した場合には直流制御電圧が断たれて速やかにゲート電流が供給されなくなるのでサイリスタＳＣＲ１，ＳＣＲ２はオフ状態となり、突入電流防止抵抗Ｒ４を経てインバータ素子の短絡電流が流れる。この場合、突入電流防止抵抗Ｒ４にヒューズ付き抵抗を使用すれば、発熱による溶断で電源本体を安全に停止することができるという長所もある。
【００１６】
また、単相交流入力である図３の回路をそのまま三相交流入力に適用した回路としては、例えば図４が考えられる。
【特許文献１】特開２００１−２９８８５７号公報
【特許文献２】特開２００４−１１２９６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、インバータ素子ＴＲ７がスイッチング動作をし続けているために、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲートには電流が流れ続け、ゲート電流が流れた状態でサイリスタに逆電圧を印加すると、原理的にサイリスタの逆電流が増加してしまい、損失が増加したり熱的逸走を起こしたりするという問題がある。
【００１８】
また、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲート電流を制限するための制限抵抗Ｒ８，Ｒ９，Ｒ１０も電流が流れ続けるため損失し続ける。
【００１９】
この悪影響は、図３の単相入力構造から図４のような三相入力構造にすることで、逆電圧が印加されているサイリスタが１個から２個になってしまい逆電流による損失が約２倍になる。また、駆動しなければならないサイリスタが２個から３個に増加することでゲート電流を制限するための抵抗の損失も１.５倍になるというように悪影響が増大する。
【００２０】
本発明は、このような従来の問題点を解決するため、突入電流制限抵抗をバイパスするサイリスタに流すゲート電流を最適化して損失低減による小形化を図るスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
この目的を達成するために本発明のスイッチング電源装置は次のように構成する。まず、本発明は、入力する交流電力を整流して出力するブリッジ整流回路と、ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、インバータの起動によるスイッチングで直流制御電圧を作り出してサイリスタにゲート電流を流すバイパス制御回路を備えたスイッチング電源装置を対象とする。
【００２２】
なお、バイパス制御回路は、インバータの１次巻線に対し設けた２次巻線の誘起電圧から直流制御電圧を生成する制御電源回路と、制御電源回路の出力に基づいてサイリスタにゲート電流を供給するゲート回路を備える。
【００２３】
このようなスイッチング電源装置に対し本発明は、バイパス用サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングでサイリスタに対するゲート電流の供給を許容し、サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルでゲート電流の供給を遮断するゲート電流抑止回路を設ける。
【００２４】
ゲート電流抑止回路は、制御電源回路とゲート回路の間に配置された第１スイッチング回路と、サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、交流入力電圧の正の半サイクルの開始タイミングで前記第１スイッチング回路をオンしてゲート電流をサイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで第１スイッチング回路をオフしてゲート電流の供給を遮断する第２スイッチング回路を備える。
【００２５】
第１スイッチング回路は制御電源回路側にエミッタを接続し、サイリスタのゲート回路側にコレクタを接続したＰＮＰトランジスタを有し、第２スイッチング回路は、ベース・エミッタ間にサイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタをＰＮＰトランジスタのベースに接続してオン、オフ制御するＮＰＮトランジスタを有することを特徴とする。
【００２６】
すなわち、本発明のスイッチング電源装置は、ゲート電流抑止回路が交流入力電圧のサイクルに同期してバイパス用サイリスタのゲート電流をオン、オフさせることで、サイリスタに逆電圧が印加されたときにはゲート電流を流さないようにする目的が達成される。
【発明の効果】
【００２７】
本発明によれば、以下に列挙する効果が得られる。
【００２８】
バイパス用サイリスタのアノード電圧がカソード電圧よりも高くなったとき（正電圧印加状態）にだけサイリスタにゲート電流を供給する方式のため、従来の常にゲート電流を流す方式と比較するとゲート電流の平均値が低減される。つまり、ゲート回路の損失が低減することでバイパス制御回路の小型化が可能になる。
【００２９】
交流入力が単相の場合、バイパス用サイリスタは２個であるが、サイリスタを３個駆動する三相の場合は、この損失低減効果は更に大きい。
【００３０】
バイパス用サイリスタのカソード電圧がアノード電圧よりも高くなった状態（逆電圧印加状態）ではサイリスタのゲート電流を停止させるので、ゲート電流を流した状態でサイリスタに逆電圧を印加すると増加するサイリスタのカソードからアノードヘの逆電流が低減される。つまり、サイリスタに逆電圧が印加された際の逆電流による損失を低減できる。
【００３１】
交流入力が単相の場合、オフしているサイリスタは常に１個であるが、常に２個のサイリスタがオフしている三相の場合は、この損失低減効果は更に大きい。
【００３２】
交流入力端子とブリッジ整流回路の間にノイズ対策用の相間コンデンサが設けられている場合、交流入力遮断時にこの相間コンデンサを放電させる抵抗を備えるが、第２スイッチング回路のトランジスタ駆動抵抗がこの放電抵抗としても機能する。相間コンデンサ用の放電抵抗は、入力電圧やラインノイズにさらされるので耐圧を考慮した物が必要であるが、第２スイッチング回路のトランジスタ駆動抵抗と兼用することで放電専用の抵抗を省略できる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の好ましい実施形態を添付図面に示した好ましい実施例に基づいて説明する。
【００３４】
図１は、本発明の一実施例を示す回路図である。図１に於いて、スイッチング電源は、三相交流入力端子１ａ，１ｂ，１ｃ、雑音低減回路２ａ、ブリッジ整流回路３ａ、インバータ４ａ、突入電流防止抵抗Ｒ４、バイパス回路５ａ、バイパス制御回路６ａ、ゲート電流抑止回路９ａを備えている。
【００３５】
雑音低減回路２ａは、入力側の雑音端子電圧低減のために接続されている相間コンデンサＣ１，Ｃ２，Ｃ３を備える。
【００３６】
ブリッジ整流回路３ａは、電源投入時にはダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗Ｒ４がバイパスされる場合は、ダイオードＤ４，Ｄ５，Ｄ６がバイパス回路５ａのサイリスタＳＣＲ１１，ＳＣＲ２，ＳＣＲ３に夫々切り替わりブリッジ回路が構成される。
【００３７】
インバータ４ａは、非絶縁タイプの昇圧チョッパー方式である。昇圧チョークコイルＬ１、インバータ素子ＴＲ７、ダイオードＤ１２、コンデンサＣ４で構成され、インバータ素子ＴＲ７は制御回路１２ａによりパルス幅変調されており、インバータ素子ＴＲ７がオフしたときの昇圧チョークコイルＬ１の逆起電力を利用してダイオードＤ１２を通して直流出力される。インバータ４ａはブリッジ整流回路３ａで全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。
【００３８】
バイパス制御回路６ａは、制御電源回路７ａとゲート回路８ａで構成され、制御電源回路７ａは、昇圧チョークコイルＬ１の２次巻線Ｎ２に抵抗Ｒ１４、コンデンサＣ６、ダイオードＤ１１が接続され、ダイオードＤ１１のカソードには別のダイオードＤ１０が接続される。また、ダイオードＤ１１のアノードとダイオードＤ１０のカソード間にコンデンサＣ５が接続されている。
【００３９】
ダイオードＤ１１のアノードはバイパス回路５のバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソードに接続され、ダイオードＤ１０のカソードはゲート回路８ａの抵抗Ｒ８，Ｒ９，Ｒ１０を介しバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲートに接続される。
【００４０】
ゲート電流抑止回路９ａは、第１スイッチング回路１０ａと第２スイッチング回路１１ａで構成され、第１スイッチング回路１０ａは、制御電源回路側７ａにエミッタを接続し、ゲート回路８ａ側にコレクタを接続したＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６と、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６のベースに接続したバイアス用の抵抗Ｒ５，Ｒ６，Ｒ７、Ｒ１５，Ｒ１６，Ｒ１７を有する。
【００４１】
第２スイッチング回路１１ａは、第１スイッチング回路１０ａのＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６のベースにコレクタを接続し、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソードにエミッタを接続したＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５と、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５のベースに接続したバイアス用の抵抗Ｒ１，Ｒ２，Ｒ３,Ｒ１１，Ｒ１２，Ｒ１３を有する。
【００４２】
ここで三相交流入力端子１ａ，１ｂ，１ｃに三相交流電力が投入されると、コンデンサＣ４を充電するため、投入直後の突入電流がダイオードＤ４，Ｄ５，Ｄ６から突入電流防止抵抗Ｒ４、昇圧チョークコイルＬ１の１次巻線Ｎ１、整流ダイオードＤ１２、コンデンサＣ４を通ってダイオードＤ１，Ｄ２，Ｄ３へ流れ、突入電流は突入電流防止抵抗Ｒ４で抑制される。
【００４３】
コンデンサＣ４の充電が完了して突入電流が収束すると、制御回路１２ａが制御電源電圧を受けて起動し、インバータ素子ＴＲ７のスイッチングを開始する。
【００４４】
インバータ素子ＴＲ７のオン、オフに伴うスイッチング電圧により２次巻線Ｎ２が誘起されると、ダイオードＤ１０，Ｄ１１、抵抗Ｒ１４、及びコンデンサＣ５，Ｃ６で倍電圧整流回路を構成する制御電源回路７ａは直流制御電圧を出力し、ゲート回路８ａ、ゲート電流抑止回路９ａに直流制御電圧を供給する。
【００４５】
制御電源回路７ａの制御電源電圧の供給開始に並行し、第２スイッチング回路１１ａは駆動抵抗Ｒ１，Ｒ２，Ｒ３を介してバイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間のバイアス電圧を検出し、アノード電圧がカソード電圧よりも高くなると抵抗Ｒ１，Ｒ２，Ｒ３から流れ込んできたベース電流でＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５がオンする。
【００４６】
具体的には、三相交流電圧は１２０°の位相差を持つことから、この位相差を持ってサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード電圧がカソード電圧よりも順次高くなり、抵抗Ｒ１，Ｒ２，Ｒ３から流れ込んできたベース電流でＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５が順次オンする。
【００４７】
第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５がオンすると、第１スイッチング回路１０ａのＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６にベース電流が流れ、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６はオンする。
【００４８】
このため制御電源回路７ａからトランジスタＴＲ２，ＴＲ４，ＴＲ６及びゲート回路８ａの抵抗Ｒ８，Ｒ９，Ｒ１０を介してバイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れ、サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３は三相交流電圧によりアノード・カソード間が順方向にバイアスされる正の半サイクルのタイミングでターンオンする。
【００４９】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がターンオンすれば、三相交流入力端子１ａ，１ｂ，１ｃに投入された電流は、バイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３で整流されてインバータ４ａに供給され、突入電流防止抵抗Ｒ４による損失は発生しなくなる。
【００５０】
ここで、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３がターンオンすると、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のアノード・カソード間の電圧が低下する。このアノード・カソード間電圧は第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５の最低作動バイアス電圧（閾値電圧）よりも低くなるように抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３の抵抗値が設定されているので、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５はオフし、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６をカットオフしてサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のゲート電流を遮断する。
【００５１】
バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れなくなることで、ゲート回路８ａの損失が少なくなる。
【００５２】
一方、バイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３のカソード電圧がアノード電圧よりも高くなる三相交流電圧の負の半サイクルの状態、つまり逆電圧の印加状態では、ＮＰＮトランジスタＴＲ１，ＴＲ３，ＴＲ５はオフとなり、ＰＮＰトランジスタＴＲ２，ＴＲ４，ＴＲ６もオフとなり、バイパス回路５ａのサイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流は供給されない。
【００５３】
このようにバイパス用サイリスタＳＣＲ１，ＳＣＲ２，ＳＣＲ３にゲート電流が流れなくなることで、サイリスタの逆電流が減少し、バイパス回路５ａの損失が少なくなる。
【００５４】
交流入力を停止した場合には、第２スイッチング回路１１ａのＮＰＮトランジスタＴＲ１、ＴＲ３、ＴＲ５のべ一スに逆電圧印加防止用のダイオードＤ７，Ｄ８，Ｄ９が接続されていることで、交流入力部に設けた雑音低減回路２ａの相間コンデンサＣ１，Ｃ２，Ｃ３からダイオードＤ７，Ｄ８，Ｄ９及び抵抗Ｒ１，Ｒ２，Ｒ３を通る放電経路が形成され、相間コンデンサＣ１，Ｃ２，Ｃ３を放電させる。
【００５５】
このことにより、例えば図３、図４に示す従来の雑音低減回路に設けられていた相間コンデンサＣ１，Ｃ２，Ｃ３の放電用の抵抗ＲＣ１，ＲＣ２，ＲＣ３を無くすことができる。
【００５６】
また、インバータ素子ＴＲ７が短絡破壊した場合は、昇圧チョークＬ１の２次巻線Ｎ２から整流平滑した電圧が供給されなくなるので、サイリスタＳＣＲ１、ＳＣＲ２、ＳＣＲ３がオンしなくなり、短絡電流は突入電流制限抵抗Ｒ４を流れることで抑制される。このとき突入電流制限抵抗Ｒ４に温度ヒューズ付抵抗器を使用することで、短絡電流によりヒューズが溶断して開放状態となり、安全に電源を停止させることができる。
【００５７】
図２は、本発明の他の実施例を示す回路図で、単相交流入力とし、またインバータを絶縁トランスタイプのシングルフォワード方式のスイッチングレギュレータとしている。
【００５８】
図２に於いて、本実施形態のスイッチング電源装置は、単相交流入力端子１ａ，１ｂ、雑音低減回路２ｂ、ブリッジ整流回路３ｂ、インバータ４ｂ、突入電流防止抵抗Ｒ４、バイパス回路５ｂ、バイパス制御回路６ｂ、ゲート電流抑止回路９ｂを備えている。
【００５９】
インバータ４ｂは、トランスＴ１、昇圧チョークコイルＬ１、インバータ素子ＴＲ７、整流用のダイオードＤ１２，Ｄ１３、平滑用のコンデンサＣ４で構成され、インバータ素子ＴＲ７は出力側と絶縁された制御回路１２ａによりパルス幅変調されている。
【００６０】
インバータ４ｂは、インバータ素子ＴＲ７のオン、オフに伴う2次側に誘起されたスイッチング電力をダイオードＤ１２，Ｄ１３で整流した後、チョークコイルＬ１とコンデンサＣ４で平滑して一定電圧の直流電力を出力している。
【００６１】
バイパス制御回路６ｂは、制御電源回路７ｂとゲート回路８ｂで構成され、制御電源回路７ｂは、トランスＴ１の2次巻線（補助巻線）Ｎ２に抵抗Ｒ１４、ダイオードＤ１０、コンデンサＣ５が接続され、ゲート回路８ｂ、ゲート電流抑止回路９ｂに整流平滑した直流制御電圧を供給している。
【００６２】
本実施形態は、図１の実施形態に対しインバータ４ｂが異なるが、それ以外は、三相交流入力から単相交流入力としたことに伴い各構成要素が３個から２個になることを除いて、その構成及び動作は同じである。
【００６３】
なお、本発明は上記の実施形態に限定させず、入力交流電力を整流してインバータを動作するスイッチング電源装置であれば、適宜の装置に適用できる。
【００６４】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態を示す回路図
【図２】本発明の他の実施形態を示す回路図
【図３】単相入力である従来例の回路図
【図４】三相入力である従来例の回路図
【符号の説明】
【００６６】
１ａ，１ｂ，１ｃ ：交流入力端子
２，２ａ，２ｂ：雑音低減回路
３，３ａ，３ｂ：ブリッジ整流回路
４，４ａ，４ｂ：インバータ
５，５ａ，５ｂ：バイパス回路
６，６ａ，６ｂ：バイパス制御回路
７，７ａ，７ｂ：制御電源回路
８，８ａ，８ｂ：ゲート回路
９ａ，９ｂ：ゲート電流抑止回路
１０ａ，１０ｂ：第１スイッチング回路
１１ａ，１１ｂ：第２スイッチング回路
１２，１２ａ，１２ｂ：インバータ制御回路
ＳＣＲ１，ＳＣＲ２，ＳＣＲ３：サイリスタ
Ｃ１〜Ｃ６：コンデンサ
Ｒ１〜Ｒ３，Ｒ５〜Ｒ１７：抵抗
Ｒ４：突入電流制限抵抗
Ｄ１〜Ｄ１３：ダイオード
Ｌ１：昇圧チョーク
Ｔ１：トランス
Ｎ１：１次巻線
Ｎ２：２次巻線
ＴＲ２，ＴＲ４，ＴＲ６：ＰＮＰトランジスタ
ＴＲ１，ＴＲ３，ＴＲ５：ＮＰＮトランジスタ
ＴＲ７：インバータ素子
【特許請求の範囲】
【請求項１】
交流入力部と、
入力する交流電力を整流して出力するブリッジ整流回路と、
前記ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、
前記ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、
前記ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを前記電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、
前記インバータの起動によるスイッチングで直流制御電圧を作り出して前記サイリスタにゲート電流を流し、前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルのタイミング毎にオンさせるバイパス制御回路と、
を備えたスイッチング電源装置に於いて、
前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングで前記サイリスタに対するゲート電流の供給を許容し、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記ゲート電流の供給を遮断するゲート電流抑止回路を設けたことを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置に於いて、
前記バイパス制御回路は、
前記インバータの１次巻線に対し設けた２次巻線の誘起電圧から前記直流制御電圧を生成する制御電源回路と、
前記制御電源回路の出力に基づいて前記サイリスタにゲート電流を供給するゲート回路と、
を備え、
前記ゲート電流抑止回路は、
前記制御電源回路とゲート回路の間に配置された第１スイッチング回路と、
前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、前記交流入力電圧の正の半サイクルの開始タイミングで前記第１スイッチング回路をオンしてゲート電流を前記サイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記第１スイッチング回路をオフしてゲート電流の供給を遮断する第２スイッチング回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項３】
請求項２に記載のスイッチング電源装置に於いて、
前記第１スイッチング回路は前記制御電源回路側にエミッタを接続し、前記サイリスタのゲート回路側にコレクタを接続したＰＮＰトランジスタを有し、
前記第２スイッチング回路は、ベース・エミッタ間に前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタを前記ＰＮＰトランジスタのベースに接続してオン、オフ制御するＮＰＮトランジスタを有することを特徴とするスイッチング電源装置。
【請求項４】
請求項２記載のスイッチング電源装置に於いて、
前記ＮＰＮトランジスタは前記サイリスタのアノードをバイアス抵抗を介してベースに接続すると共に、ベース・エミッタ間に逆電圧印加を防止するダイオードを接続し、前記ダイオードは交流入力ラインの相互間に接続した雑音端子電圧を低減する相間コンデンサの交流入力遮断時に前記バイアス抵抗を通る放電経路を構成することを特徴とするスイッチング電源装置。
【請求項５】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記交流電力入力は単相交流電力入力又は三相交流電力入力であることを特徴とするスイッチング電源装置。
【請求項６】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記インバータは前記ブリッジ整流回路で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善する力率改善回路であることを特徴とするスイッチング電源装置。
【請求項７】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記インバータは整流平滑された直流電力をスイッチングして一定電圧の直流電力を負荷に供給するスイッチングレギュレータであることを特徴とするスイッチング電源装置。
【請求項１】
交流入力部と、
入力する交流電力を整流して出力するブリッジ整流回路と、
前記ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、
前記ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、
前記ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを前記電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、
前記インバータの起動によるスイッチングで直流制御電圧を作り出して前記サイリスタにゲート電流を流し、前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルのタイミング毎にオンさせるバイパス制御回路と、
を備えたスイッチング電源装置に於いて、
前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングで前記サイリスタに対するゲート電流の供給を許容し、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記ゲート電流の供給を遮断するゲート電流抑止回路を設けたことを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置に於いて、
前記バイパス制御回路は、
前記インバータの１次巻線に対し設けた２次巻線の誘起電圧から前記直流制御電圧を生成する制御電源回路と、
前記制御電源回路の出力に基づいて前記サイリスタにゲート電流を供給するゲート回路と、
を備え、
前記ゲート電流抑止回路は、
前記制御電源回路とゲート回路の間に配置された第１スイッチング回路と、
前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、前記交流入力電圧の正の半サイクルの開始タイミングで前記第１スイッチング回路をオンしてゲート電流を前記サイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記第１スイッチング回路をオフしてゲート電流の供給を遮断する第２スイッチング回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項３】
請求項２に記載のスイッチング電源装置に於いて、
前記第１スイッチング回路は前記制御電源回路側にエミッタを接続し、前記サイリスタのゲート回路側にコレクタを接続したＰＮＰトランジスタを有し、
前記第２スイッチング回路は、ベース・エミッタ間に前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタを前記ＰＮＰトランジスタのベースに接続してオン、オフ制御するＮＰＮトランジスタを有することを特徴とするスイッチング電源装置。
【請求項４】
請求項２記載のスイッチング電源装置に於いて、
前記ＮＰＮトランジスタは前記サイリスタのアノードをバイアス抵抗を介してベースに接続すると共に、ベース・エミッタ間に逆電圧印加を防止するダイオードを接続し、前記ダイオードは交流入力ラインの相互間に接続した雑音端子電圧を低減する相間コンデンサの交流入力遮断時に前記バイアス抵抗を通る放電経路を構成することを特徴とするスイッチング電源装置。
【請求項５】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記交流電力入力は単相交流電力入力又は三相交流電力入力であることを特徴とするスイッチング電源装置。
【請求項６】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記インバータは前記ブリッジ整流回路で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善する力率改善回路であることを特徴とするスイッチング電源装置。
【請求項７】
請求項１乃至３のいずれかに記載のスイッチング電源装置に於いて、前記インバータは整流平滑された直流電力をスイッチングして一定電圧の直流電力を負荷に供給するスイッチングレギュレータであることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−２４４０１６（Ｐ２００７−２４４０１６Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−５９０５１（Ｐ２００６−５９０５１）
【出願日】平成１８年３月６日（２００６．３．６）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月６日（２００６．３．６）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]