ソレノイド電流制御回路
【課題】低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【解決手段】
直流電源１に対して直列接続されたハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５との接続点からソレノイド６に電流を供給する。制御回路３は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御する。センスＭＯＳＦＥＴ７とセンス抵抗８との直列回路が、ローサイドＭＯＳＦＥＴ５と並列に接続される。誤差増幅器９は、センス抵抗８の両端の電圧を増幅する。制御回路２の電流算出部２Ａ，２Ｂは、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する。
【解決手段】
直流電源１に対して直列接続されたハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５との接続点からソレノイド６に電流を供給する。制御回路３は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御する。センスＭＯＳＦＥＴ７とセンス抵抗８との直列回路が、ローサイドＭＯＳＦＥＴ５と並列に接続される。誤差増幅器９は、センス抵抗８の両端の電圧を増幅する。制御回路２の電流算出部２Ａ，２Ｂは、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイド電流制御回路に係り、特に、ソレノイド電流の検出に適した電流算出手段を有するソレノイド電流制御回路に関する。
【背景技術】
【０００２】
従来、自動変速機システムにおいては、油圧制御用ソレノイドを駆動する回路として、ハーフブリッジ回路が用いられていた（例えば、特許文献１の図８参照）。ソレノイド駆動回路は、ソレノイドに電流を供給する電流を制御するハイサイドＭＯＳＦＥＴと、ハイサイドＭＯＳＦＥＴがオフの時、ソレノイドのコイルに蓄えられたエネルギーを放出させるためのローサイドＭＯＳＦＥＴと、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴをオン・オフさせるドライバとからなる。
ソレノイド駆動回路では、ソレノイドに流れる電流を検出するため、ソレノイドと直列にシャント抵抗が接続されており、シャント抵抗に流れる電流による発生電圧を用いて、ソレノイド電流を検出する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３４３４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、従来のソレノイド駆動回路では、ハイサイドＭＯＳＦＥＴがオンの時、電源からハイサイドＭＯＳＦＥＴ、ソレノイド、シャント抵抗の経路で電流が流れる。また、ハイサイドＭＯＳＦＥＴがオフの時、ソレノイド、シャント抵抗、ローサイドＭＯＳＦＥＴ、またはソレノイド、シャント抵抗、ローサイドＭＯＳＦＥＴの内蔵ダイオードの経路で電流が流れる。このように、従来のソレノイド駆動回路では、ハイサイドＭＯＳＦＥＴがオンの時も、オフの時も常に電流が流れているので、損失が大きいという問題があった。また、シャント抵抗の電流検出値は温度依存性が大きいので、高精度の電流検出ができないという問題もあった。
本発明の目的は、低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【課題を解決するための手段】
【０００５】
（１）上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する誤差増幅器と、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【０００６】
（２）上記（１）において、好ましくは、前記センスＭＯＳＦＥＴには、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴに比べて小電流が流れるようにしたものである。
【０００７】
（３）上記（１）において、好ましくは、前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ハイサイドＭＯＳＦＥＴの電流値を算出するようにしたものである。
【０００８】
（４）上記（１）において、好ましくは、前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ローサイドＭＯＳＦＥＴの内蔵ダイオード導通期間の電流値を算出し、該算出電流値を用いて、ハイサイドＭＯＳＦＥＴの電流を算出するようにしたものである。
【０００９】
（５）上記（４）において、好ましくは、前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードの電流波形を直線で近似するようにしたものである。
【００１０】
（６）上記（４）において、好ましくは、前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードのうち、少なくともひとつの電流波形を指数関数で近似するようにしたものである。
【００１１】
（７）また、上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する第１の誤差増幅器と、前記ソレノイドと並列に接続された抵抗とコンデンサとの直列回路に対して、前記コンデンサの両端の電圧を増幅する第２の誤差増幅器と、前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ソレノイドの全導通期間の電流を算出する電流算出手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【００１２】
（８）さらに、上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴと第１のセンス抵抗との直列回路に対して、前記第１のセンス抵抗の両端の電圧を増幅する第１の誤差増幅器と、前記ハイサイドＭＯＳＦＥＴと並列に接続された、第２のセンスＭＯＳＦＥＴと第２のセンス抵抗との直列回路に対して、前記第２のセンス抵抗の両端の電圧を増幅する第２の誤差増幅器と、前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがともにオフとなる期間のソレノイド電流を算出する電流算出手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【発明の効果】
【００１３】
本発明によれば、ソレノイド電流制御回路に用いる電流検出手段を低損失かつ高精度のものとすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第1の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図２】本発明の第1の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図３】本発明の第1の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図４】本発明の第２の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図５】本発明の第２の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図６】本発明の第３の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図７】本発明の第３の実施形態によるソレノイド電流制御システムに用いるＭＯＳＦＥＴとｐｎ接合ダイオードの順方向特性の説明図である。
【図８】本発明の第４の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図９】本発明の第４の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図１０】本発明の第５の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図１１】本発明の第５の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図１２】本発明の第５の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図１〜図３を用いて、本発明の第1の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
最初に、図１を用いて、本実施形態によるソレノイド電流制御システムの構成について説明する。
図１は、本発明の第1の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
本実施形態のソレノイド電流制御回路は、ソレノイド６と、ハイサイドＭＯＳＦＥＴ４と、ローサイドＭＯＳＦＥＴ５と、ドライバ３と、制御回路２と、センスＭＯＳＦＥＴ７と、センス抵抗８と、誤差増幅器９とからなる。
【００１６】
ハイサイドＭＯＳＦＥＴ４は、ソレノイド６に流れる電流を制御する。ローサイドＭＯＳＦＥＴ５は、ハイサイドＭＯＳＦＥＴ４がオフの時、ソレノイド６に蓄積されたエネルギーを放出する経路にある。ドライバ３は、制御回路２によって制御されて、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５をオン・オフ駆動する。センスＭＯＳＦＥＴ７は、ローサイドＭＯＳＦＥＴ５と並列に接続されるとともに、センスＭＯＳＦＥＴ７に直列に接続されている。誤差増幅器９は、センス抵抗８の両端電圧を検出し、これを増幅する。
【００１７】
ここで、センスＭＯＳＦＥＴ７は、ローサイドＭＯＳＦＥＴ５と同一のゲート長Ｌｇで、ゲート幅Ｗｇが狭く設計されている。例えば、ゲート幅Ｗｇは、１／１０００から１／１００程度に設計されている。その結果、センスＭＯＳＦＥＴ７に流れる電流はローサイドＭＯＳＦＥＴ５の１／１０００から１／１００程度になる。
【００１８】
本実施形態では、センスＭＯＳＦＥＴ７を用いて、センス抵抗８を流れる電流を従来よりも大幅に低減することで、センス抵抗８で発生する損失は、従来のシャント抵抗方式と比べて小さくできる。また、センス抵抗８に流れる電流を小さくできることから、センス抵抗８の温度上昇を抑えることができ、センス抵抗８の電流検出値に温度依存性がある場合でも、高精度に電流検出することができる。
【００１９】
次に、図２を用いて、本実施形態によるソレノイド電流制御システムにおけるソレノイド電流の時間変化について説明する。
図２は、本発明の第1の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
図２は、ソレノイド６の電流値の時間変化を示している。ソレノイド電流は、図示のように、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５のオン・オフに応じて、増減する。時間ｔ２〜時間ｔ３の間は、ハイサイドＭＯＳＦＥＴ４がオンで、ローサイドＭＯＳＦＥＴ５がオフであり、この時、電流の傾きは正となり電流は増加する。一方、時間ｔ３〜時間ｔ４の間は、ハイサイドＭＯＳＦＥＴ４がオフで、ローサイドＭＯＳＦＥＴ５がオンであり、この時、電流の傾きは負となり電流は減少する。
【００２０】
ここで、センス抵抗８によりソレノイド６の電流を検出できる期間は、図中に実線で示す期間、すなわち、ハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５がオンしている期間に限定される。すなわち、電流を検出できる期間は、図２において、ソレノイド６の電流が減少する期間に限られる。
このような制約条件のもとで、ソレノイド６の全期間に渡る電流値を検出するため、本実施形態では、ハイサイドＭＯＳＦＥＴ４がオンする前で、ハイサイドＭＯＳＦＥＴ４がオンするタイミングにできるだけ近く、かつ、ローサイドＭＯＳＦＥＴ５がオンしている期間にソレノイド６の電流の極小値に近い電流Ｉ１３を検出する。また、ハイサイドＭＯＳＦＥＴ４がオフする後で、ハイサイドＭＯＳＦＥＴ４がオフするタイミングにできるだけ近く、かつ、ローサイドＭＯＳＦＥＴ５がオンしている期間にソレノイド６の電流の極大値に近い電流Ｉ１２を検出する。その上で、電流Ｉ１３から電流Ｉ１２の期間のソレノイド６に流れる電流を直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出するようにしている。
【００２１】
次に、図３を用いて、本実施形態によるソレノイド電流制御回路の詳細構成について説明する。
図３は、本発明の第1の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００２２】
センス抵抗８により検出された、ソレノイド６のローサイドＭＯＳＦＥＴ７を流れる電流は、制御回路２に取り込まれる。
【００２３】
制御回路２は、ローサイドＭＯＳＦＥＴ導通期間の電流算出部２Ａと、ハイサイドＭＯＳＦＥＴ導通期間の電流算出部２Ｃと、全期間のソレノイド電流算出部２Ｄと、ソレノイドの平均電流算出部２Ｅと、制御電流の目標値保持部２Ｆと、ＰＷＭ信号発生部２Ｇとを備えている。
【００２４】
電流算出部２Ａは、センス抵抗８による検出値から、ローサイドＭＯＳＦＥＴ導通期間の電流を算出する。すなわち、図２の実線期間の電流値を算出する。電流算出部２Ｃは、電流算出部２Ａの算出値をもとに、ハイサイドＭＯＳＦＥＴ導通期間の電流値を算出する。すなわち、図２の電流Ｉ１３と電流Ｉ１２とから、電流Ｉ１３から電流Ｉ１２の期間のソレノイド６に流れる電流を、図２に破線で示すように直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出する。
【００２５】
次に、電流算出部２Ｄは、電流算出部２Ａの算出値と電流算出部２Ｃの算出値から、全期間のソレノイド電流を算出する。さらに、平均電流算出部２Ｅは、電流算出部２Ｄの算出結果から、ソレノイドの平均電流を算出する。
【００２６】
そして、ＰＷＭ信号発生部２Ｇは、目標値保持部２Ｆに保持された制御電流の目標値と、平均電流算出部２Ｅで算出された平均電流との差分から、ＰＷＭ信号を生成する。ＰＷＭ信号は、ドライバ３に出力され、ハイサイドＭＯＳＦＥＴ４及びローサイドＭＯＳＦＥＴ５をオン・オフ駆動する。
【００２７】
以上のようにして、ソレノイド電流を低損失かつ高精度に検出できるとともに、ハイサイドＭＯＳＦＥＴ４がオンする期間の電流値も算出することで、ソレノイド電流を高精度に制御することができる。
【００２８】
以上説明したように、本実施形態によれば、ソレノイド電流を低損失かつ高精度に検出できるものとなる。
【００２９】
次に、図４及び図５を用いて、本発明の第２の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。なお、本実施形態によるソレノイド電流制御システムの構成は、図１に示したものと同様である。
図４は、本発明の第２の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。図５は、本発明の第２の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【００３０】
図４に示す本実施形態の制御回路２は、図３に示した構成に加えて、ダイオード導通期間の電流算出部２Ｂを備えている。
【００３１】
図５（Ａ）に示すように、一般に、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５を直列接続して、ソレノイド電流を制御する場合、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５の両方がオフする期間Ｔｄ１，Ｔｄ２，すなわち、デッドタイムを設けている。
デッドタイムの期間は、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードに電流が流れる。デッドタイムを設ける理由は、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５が同時にオンすることによる貫通電流を防ぐためである。
【００３２】
図５（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン電圧、図５（Ｂ）はソレノイド６の電流を示している。
【００３３】
図５（Ａ）に示すローサイドＭＯＳＦＥＴ５のドレイン電圧には、３段階の電圧値がある。第１はローサイドＭＯＳＦＥＴ５の内蔵ダイオードに電流が流れる期間のダイオードの順方向電圧降下（Ｖｆ）の電圧Ｖ１４、第２はハイサイドＭＯＳＦＥＴ４に電流が流れる期間の図１の電源１の電圧Ｖ１５、第３はローサイドＭＯＳＦＥＴ５に電流が流れる期間の、ローサイドＭＯＳＦＥＴ５のドレイン、ソース間の電圧Ｖ１６である。
さらに、デッドタイムは２つの期間に分けられる。デッドタイムＴｄ１はハイサイドＭＯＳＦＥＴ４がオフしてから、ローサイドＭＯＳＦＥＴ５がオンするまでの期間、デッドタイムＴｄ２は、ローサイドＭＯＳＦＥＴ５がオフしてから、ハイサイドＭＯＳＦＥＴ４がオンするまでの期間である。
図１〜図３に示した実施形態で、ハイサイドＭＯＳＦＥＴ４の電流値を精度良く算出するためには、ローサイドＭＯＳＦＥＴ５の電流の極大値と極小値に近い値を検出することが望ましいが、デッドタイム期間中（Ｔｄ１，Ｔｄ２）は電流を検出することができないので、電流検出値Ｉ１２と電流検出値Ｉ１３がローサイドＭＯＳＦＥＴ５の電流の極大値と極小値からずれ、電流検出値Ｉ１２と電流検出値Ｉ１３からハイサイドＭＯＳＦＥＴ４の電流を検出すると、電流精度は悪化することになる。
すなわち、図５（Ｂ）の電流波形において、デッドタイムＴｄ２を避けて、極小値に近いタイミングで検出した電流値Ｉ１３と、デッドタイムＴｄ１を避けて、極大値に近いタイミングで検出した電流値Ｉ１２から、ハイサイドＭＯＳＦＥＴ４に流れるソレノイド６の電流を直線で推定すると、推定波形は一点鎖線Ｉｅｒとなり、実際のソレノイド電流（破線）との誤差が大きくなる。
また、デッドタイムによる電流検出精度の悪化に加えて、ハイサイドＭＯＳＦＥＴ４のスイッチング時の電圧振動によっても、電流の検出精度は悪化する。すなわち、図５（Ａ）に破線で示すように、ハイサイドＭＯＳＦＥＴ４がオフした直後は、電圧の振動が大きく、電圧が振動している期間は、ローサイドＭＯＳＦＥＴ５をオンし、電流を検出することができない。よって、図２に示した電圧振動が無い場合と比べて、ソレノイド６の電流を検出できる期間が短くなり、電流の検出精度が悪化することになる。
以上のような問題を解決するため、本実施形態では、図４に示すように、ダイオード導通期間の電流算出部２Ｂを備えている。
図５（Ｂ）において、ポイントＰ７２は、ハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ポイントＰ７３は、ローサイドＭＯＳＦＥＴ５がオンし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が上昇するタイミングである。ポイントＰ７４は、ローサイドＭＯＳＦＥＴ５がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ポイントＰ７５は、ハイサイドＭＯＳＦＥＴ４がオンし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が上昇するタイミングである。ポイントＰ７６は、ポイントＰ７２と同じくハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ここで、ポイントＰ７２から７６までの期間が１周期に相当する。ポイントＰ７２、Ｐ７３、Ｐ７４、Ｐ７５、Ｐ７６のタイミングは、ローサイドＭＯＳＦＥＴ５のドレイン電圧から容易に検出することができる。
図５（Ｂ）において、３つの期間（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７３〜ポイントＰ７４、ポイントＰ７４〜ポイントＰ７５）の電流は、以下の式（１）で記述することができる。
【００３４】
【数１】
【００３５】
式（１）において、Ｒはソレノイド６とローサイドＭＯＳＦＥＴ５の経路の寄生抵抗であり、Ｌはソレノイド６のインダクタンスであり、ｔ０は各期間の初期時間であり、Ｉ０は初期電流である。インダクタンスＬは全ての期間において一定であるが、抵抗Ｒはデッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）とローサイドＭＯＳＦＥＴ５のオン期間（ポイントＰ７３〜ポイントＰ７４）で異なる。
【００３６】
各期間の傾きは、式（１）を微分した下記の式（２）で記述できる。
【００３７】
【数２】
【００３８】
デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の抵抗Ｒは、ソレノイド６の寄生抵抗とローサイドＭＯＳＦＥＴ５の内蔵ダイオード抵抗の合計値となり、、ローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）の抵抗Ｒは、ソレノイド６の寄生抵抗とローサイドＭＯＳＦＥＴ５の抵抗の合計値となる。ポイントＰ７２の電流値は、ポイントＰ７３の電流絶対値と式（２）から算出されたｔ０の傾き（以下の式（３））から、直線近似により外挿することができる。
【００３９】
【数３】
【００４０】
ポイントＰ７５の電流値はポイントＰ７４の電流絶対値と式（２）から算出された傾きから、直線近似により外挿することができる。ポイントＰ７６はポイントＰ７２と同様にして算出することができ、ハイサイドＭＯＳＦＥＴ４がオンしている期間の電流はポイントＰ７５とポイントＰ７６から内挿することで、算出することができる。
すなわち、本実施形態では、制御回路２は、ダイオード導通期間の電流算出部２Ｂは、センス抵抗８により検出した検出値Ｉ１２とＩ１３から直線外挿し、ポイントＰ７３からポイントＰ７４の期間の電流値を算出する。ポイントＰ７２からポイントＰ７３のデッドタイムＴｄ１の電流値は、算出したポイントＰ７３の電流を初期値として直線外挿して算出し、ポイントＰ７４からポイントＰ７５のデッドタイムＴｄ２の電流値は、推定したポイントＰ７４の電流を初期値として直線外挿して算出する。すなわち、電流算出部２Ｂは、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードの電流を算出する。
【００４１】
さらに、電流算出部２Ｃは、電流算出部２Ｂによって算出されたポイントＰ７５とポイントＰ７６に対して、図５（Ｂ）に破線で示すように直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出する。そして、電流算出部２Ｄにより、前述のようにして、ソレノイド６の全期間の電流を算出できる。
【００４２】
このようにして、本実施形態によれば、デッドタイムの期間がローサイドＭＯＳＦＥＴ５のオンしている期間と比べて無視できない場合であっても、ソレノイド電流を低損失かつ高精度に検出できるものとなる。
【００４３】
次に、図６及び図７を用いて、本発明の第３の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。なお、本実施形態によるソレノイド電流制御システムの構成は、図１に示したものと同様である。また、本実施形態によるソレノイド電流制御回路の詳細構成は、図４に示したものと同様である。
【００４４】
図６は、本発明の第３の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。図７は、本発明の第３の実施形態によるソレノイド電流制御システムに用いるＭＯＳＦＥＴとｐｎ接合ダイオードの順方向特性の説明図である。
【００４５】
図６に示すように、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の電流の傾きは、ローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）の電流の傾きより大きく、デッドタイムは単位時間あたりの電流の減少量が大きくなっている。
【００４６】
ここで、図７を用いて、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）とローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）で電流の傾きに違いが生じる理由について説明する。
図７は、実線ＶＩ１は、ＭＯＳＦＥＴの電流−電圧特性を示し、破線ＶＩ２は、ｐｎ接合ダイオード４２の順方向の電流−電圧特性を示している。
【００４７】
ＭＯＳＦＥＴは、実線ＶＩ１で示すように、ゼロボルトから電流が立ち上がり、電圧が大きくなると電流が飽和する。一方、ｐｎ接合ダイオードは、破線で示すように、正の電圧から立ち上がり、電圧に対して電流は飽和しない。ここで、ｐｎ接合ダイオードは、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードを想定している。
【００４８】
通常使われる電流領域が、縦軸の小電流と大電流の範囲であるとすると、この範囲においてはＭＯＳＦＥＴはｐｎ接合ダイオードより抵抗が低い。これが同期整流方式を採用する理由で、同期整流はｐｎ接合ダイオードと比較して、損失を低減することができる。
直線Ｌ１は、ＭＯＳＦＥＴの小電流および大電流の傾きを示し、直線Ｌ１の逆数がＭＯＳＦＥＴの抵抗を表す。直線Ｌ２−１はｐｎ接合ダイオードの大電流の傾きで、直線Ｌ２−２はｐｎ接合ダイオードの小電流の傾きである。ＭＯＳＦＥＴは電流値によらず傾きが同じなのに対して、ｐｎ接合ダイオードの傾きは電流値に依存する。
【００４９】
図１〜図５に示した実施形態では、デッドタイム、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間の電流をそれぞれ直線近似して算出したが、実際のソレノイド６の電流は式（１）で記述されるように指数関数となる。
【００５０】
そこで、本実施形態では、図４に示した電流算出部２Ｂ，２Ｃは、デッドタイム、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間の電流を式（１）で記述した指数関数で近似するようにしている。これにより、図１〜図５に示した実施形態と比較して、ソレノイド電流の誤差を低減することができる。
図６（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン電圧、図６（Ｂ）はソレノイド６の電流を示し、図５の１周期分を拡大したものである。図６（Ｂ）において、実線は本実施形態において指数関数で近似したもの、破線は直線近似したものである。
本実施形態では、電流算出部２Ａは、ローサイドＭＯＳＦＥＴ５の導通期間（ポイントＰ７３〜ポイントＰ７４）の電流を、センス抵抗８により検出した少なくとも２点以上の初期値を用いて指数関数で近似し、両端の電流値（ポイントＰ７３、ポイントＰ７４）を算出する。さらに、電流算出部２Ｂは、両端の電流値（ポイントＰ７３、ポイントＰ７４）を初期値とし、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の電流を指数関数で近似し、デッドタイムの両端の電流値（ポイントＰ７２、ポイントＰ７５）を算出する。ポイントＰ７６の電流値については、ポイントＰ７２と同様に算出することができる。さらに、電流算出部２Ｃは、ポイントＰ７５とポイントＰ７６の電流値を初期値として、ハイサイドＭＯＳＦＥＴ４が導通している期間（ポイントＰ７５〜ポイントＰ７６）の電流値を指数関数で近似する。
【００５１】
このようにして、本実施形態によれば、電流波形を直線で近似する手法と比べて高精度にソレノイド電流を高精度に検出できる。
【００５２】
次に、図８及び図９を用いて、本発明の第４の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
図８は、本発明の第４の実施形態によるソレノイド電流制御システムの構成を示す回路図である。図９は、本発明の第４の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００５３】
図８に示す実施形態において、図１〜図７に示した実施形態と異なる点は、ソレノイド６と並列に抵抗２１とコンデンサ２２が直列に接続され、コンデンサ２２の両端の電圧を増幅する誤差増幅器２３が追加されたことである。
【００５４】
抵抗２１とコンデンサ２２からなる積分回路の出力は、ローサイドＭＯＳＦＥＴ５のドレイン電圧を積分した数値となり、ソレノイド６に流れる電流の相対値と一致する。
【００５５】
本実施形態では、センス抵抗８により、ローサイドＭＯＳＦＥＴ５の電流の絶対値を検出し、抵抗２１とコンデンサ２２からなる積分回路によりソレノイド電流の相対値を検出し、ローサイドＭＯＳＦＥＴ５の電流の絶対値とソレノイド電流の相対値を用いて、全期間のソレノイド６の電流を算出する。
【００５６】
本実施形態によれば、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間、デッドタイムに渡る、ソレノイド６の全期間の電流を低損失かつ精度良く検出することができる。
しかしながら、本実施形態では、誤差増幅器２３の出力にソレノイド６の寄生抵抗が考慮されていないため、ソレノイド６に流れる電流と算出値に誤差を生じることになる。
【００５７】
そこで、本実施形態では、図９に示すように、制御回路２の中に、ソレノイド６の寄生抵抗を考慮し、実際のソレノイド６の電流を算出する補正回路２Ｈを備えている。
式（１）の寄生抵抗Ｒをソレノイド６の寄生抵抗Ｒ１とそれ以外の寄生抵抗Ｒ２に分けると、式（１）は式（４）になる。
【００５８】
【数４】
【００５９】
式（４）を展開すると、式（５）となる。
【００６０】
【数５】
【００６１】
積分回路では、ソレノイド６の寄生抵抗Ｒ１を含まない成分である、
【００６２】
【数６】
【００６３】
が出力されるので、補正回路２Ｈでは、積分回路の出力に、ソレノイド６の寄生抵抗Ｒ１を表す項である、
【００６４】
【数７】
【００６５】
を乗じれば、ソレノイド電流を算出することができる。
寄生抵抗Ｒ１は電流値に依存しない定数と考えることができるが、寄生抵抗Ｒ２は電流値に依存する変数となる。Ｒ２を含む式（５）の、
【００６６】
【数８】
【００６７】
の項は積分回路の出力となるので、式（５）は時間ｔの関数となる。寄生抵抗Ｒ２が電流値に依存する変数となるのは、図７で述べた通り、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードの抵抗に電流依存性があるためである。
【００６８】
このようにして、本実施形態によれば、ソレノイドの全期間の電流を低損失かつ精度良く検出することができる。
【００６９】
次に、図１０〜図１２を用いて、本発明の第５の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
図１０は、本発明の第５の実施形態によるソレノイド電流制御システムの構成を示す回路図である。図１１は、本発明の第５の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。図１２は、本発明の第５の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００７０】
本実施形態が、図１〜図９に示した実施形態と異なる点は、センスＭＯＳＦＥＴとセンス抵抗がローサイドＭＯＳＦＥＴに加えて、ハイサイドＭＯＳＦＥＴにも設けられていることである。
【００７１】
図１０に示すように、ハイサイドＭＯＳＦＥＴ４には並列にセンスＭＯＳＦＥＴ３１とセンス抵抗３２が直列に接続され、センス抵抗３２の両端電圧を増幅する誤差増幅器３３が備えられている。
【００７２】
図１１（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン端子の電圧波形、図１１（Ｂ）はソレノイド６の電流波形を示している。
【００７３】
本実施形態では、ハイサイドＭＯＳＦＥＴ４の電流Ｉ３５，Ｉ３６，ＩＶ３７が検出できるので、ハイサイドＭＯＳＦＥＴ４の導通期間は電流Ｉ３５と電流Ｉ３６を直線近似し、デッドタイムＴｄ１は電流Ｉ３６と電流Ｉ１２を直線近似し、ローサイドＭＯＳＦＥＴ５の導通期間は電流Ｉ１２と電流Ｉ１３を直線近似し、デッドタイムＴｄ２は電流Ｉ１３と電流Ｉ３７を直線近似し、全期間のソレノイド６の電流値を算出することができる。
【００７４】
図１２に示すように、本実施形態は、図１〜図９に示した実施形態と異なる点は、ハイサイドＭＯＳＦＥＴの電流を検出する電流検出手段３２（センサ抵抗３２）があることである。電流検出手段２Ａにより、ローサイドＭＯＳＦＥＴの電流検出手段８からローサイドＭＯＳＦＥＴ導通期間の電流を推定し、電流検出手段２Ｃにより、ハイサイドＭＯＳＦＥＴ４の電流検出手段６３からハイサイドＭＯＳＦＥＴ導通期間の電流を推定する。電流検出手段２Ｂは、電流検出手段２Ａと電流検出手段２Ｃの出力からからダイオード導通期間の電流値を推定する。
【００７５】
本実施形態によれば、ソレノイドの全期間の電流を低損失かつ精度良く検出することができる。
【００７６】
なお、以上の説明では、センスＭＯＳＦＥＴがローサイドＭＯＳＦＥＴと並列に接続された例を説明したが、センスＭＯＳＦＥＴをローサイドＭＯＳＦＥＴと並列に接続しても同様の効果が得られる。
また、本発明は、ソレノイド電流駆動回路の電流検出手段だけでなく、モータ制御用のインバータや電源においても、低損失かつ高精度の電流検出手段となる。
【符号の説明】
【００７７】
１…電源
２…制御回路
２Ａ、２Ｂ，２Ｃ，２Ｄ…電流算出部
２Ｅ…平均電流算出部
２Ｆ…目標値保持部
２Ｇ…ＰＷＭ信号発生部
２Ｈ…補正回路
３…ドライバ
４…ハイサイドＭＯＳＦＥＴ
５…ローサイドＭＯＳＦＥＴ
６…ソレノイド
７，３１…センスＭＯＳＦＥＴ
８，３２…センス抵抗
９，３３…誤差増幅器
【技術分野】
【０００１】
本発明は、ソレノイド電流制御回路に係り、特に、ソレノイド電流の検出に適した電流算出手段を有するソレノイド電流制御回路に関する。
【背景技術】
【０００２】
従来、自動変速機システムにおいては、油圧制御用ソレノイドを駆動する回路として、ハーフブリッジ回路が用いられていた（例えば、特許文献１の図８参照）。ソレノイド駆動回路は、ソレノイドに電流を供給する電流を制御するハイサイドＭＯＳＦＥＴと、ハイサイドＭＯＳＦＥＴがオフの時、ソレノイドのコイルに蓄えられたエネルギーを放出させるためのローサイドＭＯＳＦＥＴと、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴをオン・オフさせるドライバとからなる。
ソレノイド駆動回路では、ソレノイドに流れる電流を検出するため、ソレノイドと直列にシャント抵抗が接続されており、シャント抵抗に流れる電流による発生電圧を用いて、ソレノイド電流を検出する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３４３４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、従来のソレノイド駆動回路では、ハイサイドＭＯＳＦＥＴがオンの時、電源からハイサイドＭＯＳＦＥＴ、ソレノイド、シャント抵抗の経路で電流が流れる。また、ハイサイドＭＯＳＦＥＴがオフの時、ソレノイド、シャント抵抗、ローサイドＭＯＳＦＥＴ、またはソレノイド、シャント抵抗、ローサイドＭＯＳＦＥＴの内蔵ダイオードの経路で電流が流れる。このように、従来のソレノイド駆動回路では、ハイサイドＭＯＳＦＥＴがオンの時も、オフの時も常に電流が流れているので、損失が大きいという問題があった。また、シャント抵抗の電流検出値は温度依存性が大きいので、高精度の電流検出ができないという問題もあった。
本発明の目的は、低損失かつ高精度の電流検出手段を有するレノイド電流制御回路を提供することにある。
【課題を解決するための手段】
【０００５】
（１）上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する誤差増幅器と、誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【０００６】
（２）上記（１）において、好ましくは、前記センスＭＯＳＦＥＴには、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴに比べて小電流が流れるようにしたものである。
【０００７】
（３）上記（１）において、好ましくは、前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ハイサイドＭＯＳＦＥＴの電流値を算出するようにしたものである。
【０００８】
（４）上記（１）において、好ましくは、前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ローサイドＭＯＳＦＥＴの内蔵ダイオード導通期間の電流値を算出し、該算出電流値を用いて、ハイサイドＭＯＳＦＥＴの電流を算出するようにしたものである。
【０００９】
（５）上記（４）において、好ましくは、前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードの電流波形を直線で近似するようにしたものである。
【００１０】
（６）上記（４）において、好ましくは、前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードのうち、少なくともひとつの電流波形を指数関数で近似するようにしたものである。
【００１１】
（７）また、上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する第１の誤差増幅器と、前記ソレノイドと並列に接続された抵抗とコンデンサとの直列回路に対して、前記コンデンサの両端の電圧を増幅する第２の誤差増幅器と、前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ソレノイドの全導通期間の電流を算出する電流算出手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【００１２】
（８）さらに、上記目的を達成するために、本発明は、直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴと第１のセンス抵抗との直列回路に対して、前記第１のセンス抵抗の両端の電圧を増幅する第１の誤差増幅器と、前記ハイサイドＭＯＳＦＥＴと並列に接続された、第２のセンスＭＯＳＦＥＴと第２のセンス抵抗との直列回路に対して、前記第２のセンス抵抗の両端の電圧を増幅する第２の誤差増幅器と、前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがともにオフとなる期間のソレノイド電流を算出する電流算出手段を備えるようにしたものである。
かかる構成により、低損失かつ高精度の有する電流検出手段を有するものとなる。
【発明の効果】
【００１３】
本発明によれば、ソレノイド電流制御回路に用いる電流検出手段を低損失かつ高精度のものとすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第1の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図２】本発明の第1の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図３】本発明の第1の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図４】本発明の第２の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図５】本発明の第２の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図６】本発明の第３の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図７】本発明の第３の実施形態によるソレノイド電流制御システムに用いるＭＯＳＦＥＴとｐｎ接合ダイオードの順方向特性の説明図である。
【図８】本発明の第４の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図９】本発明の第４の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【図１０】本発明の第５の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
【図１１】本発明の第５の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【図１２】本発明の第５の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図１〜図３を用いて、本発明の第1の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
最初に、図１を用いて、本実施形態によるソレノイド電流制御システムの構成について説明する。
図１は、本発明の第1の実施形態によるソレノイド電流制御システムの構成を示す回路図である。
本実施形態のソレノイド電流制御回路は、ソレノイド６と、ハイサイドＭＯＳＦＥＴ４と、ローサイドＭＯＳＦＥＴ５と、ドライバ３と、制御回路２と、センスＭＯＳＦＥＴ７と、センス抵抗８と、誤差増幅器９とからなる。
【００１６】
ハイサイドＭＯＳＦＥＴ４は、ソレノイド６に流れる電流を制御する。ローサイドＭＯＳＦＥＴ５は、ハイサイドＭＯＳＦＥＴ４がオフの時、ソレノイド６に蓄積されたエネルギーを放出する経路にある。ドライバ３は、制御回路２によって制御されて、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５をオン・オフ駆動する。センスＭＯＳＦＥＴ７は、ローサイドＭＯＳＦＥＴ５と並列に接続されるとともに、センスＭＯＳＦＥＴ７に直列に接続されている。誤差増幅器９は、センス抵抗８の両端電圧を検出し、これを増幅する。
【００１７】
ここで、センスＭＯＳＦＥＴ７は、ローサイドＭＯＳＦＥＴ５と同一のゲート長Ｌｇで、ゲート幅Ｗｇが狭く設計されている。例えば、ゲート幅Ｗｇは、１／１０００から１／１００程度に設計されている。その結果、センスＭＯＳＦＥＴ７に流れる電流はローサイドＭＯＳＦＥＴ５の１／１０００から１／１００程度になる。
【００１８】
本実施形態では、センスＭＯＳＦＥＴ７を用いて、センス抵抗８を流れる電流を従来よりも大幅に低減することで、センス抵抗８で発生する損失は、従来のシャント抵抗方式と比べて小さくできる。また、センス抵抗８に流れる電流を小さくできることから、センス抵抗８の温度上昇を抑えることができ、センス抵抗８の電流検出値に温度依存性がある場合でも、高精度に電流検出することができる。
【００１９】
次に、図２を用いて、本実施形態によるソレノイド電流制御システムにおけるソレノイド電流の時間変化について説明する。
図２は、本発明の第1の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
図２は、ソレノイド６の電流値の時間変化を示している。ソレノイド電流は、図示のように、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５のオン・オフに応じて、増減する。時間ｔ２〜時間ｔ３の間は、ハイサイドＭＯＳＦＥＴ４がオンで、ローサイドＭＯＳＦＥＴ５がオフであり、この時、電流の傾きは正となり電流は増加する。一方、時間ｔ３〜時間ｔ４の間は、ハイサイドＭＯＳＦＥＴ４がオフで、ローサイドＭＯＳＦＥＴ５がオンであり、この時、電流の傾きは負となり電流は減少する。
【００２０】
ここで、センス抵抗８によりソレノイド６の電流を検出できる期間は、図中に実線で示す期間、すなわち、ハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５がオンしている期間に限定される。すなわち、電流を検出できる期間は、図２において、ソレノイド６の電流が減少する期間に限られる。
このような制約条件のもとで、ソレノイド６の全期間に渡る電流値を検出するため、本実施形態では、ハイサイドＭＯＳＦＥＴ４がオンする前で、ハイサイドＭＯＳＦＥＴ４がオンするタイミングにできるだけ近く、かつ、ローサイドＭＯＳＦＥＴ５がオンしている期間にソレノイド６の電流の極小値に近い電流Ｉ１３を検出する。また、ハイサイドＭＯＳＦＥＴ４がオフする後で、ハイサイドＭＯＳＦＥＴ４がオフするタイミングにできるだけ近く、かつ、ローサイドＭＯＳＦＥＴ５がオンしている期間にソレノイド６の電流の極大値に近い電流Ｉ１２を検出する。その上で、電流Ｉ１３から電流Ｉ１２の期間のソレノイド６に流れる電流を直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出するようにしている。
【００２１】
次に、図３を用いて、本実施形態によるソレノイド電流制御回路の詳細構成について説明する。
図３は、本発明の第1の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００２２】
センス抵抗８により検出された、ソレノイド６のローサイドＭＯＳＦＥＴ７を流れる電流は、制御回路２に取り込まれる。
【００２３】
制御回路２は、ローサイドＭＯＳＦＥＴ導通期間の電流算出部２Ａと、ハイサイドＭＯＳＦＥＴ導通期間の電流算出部２Ｃと、全期間のソレノイド電流算出部２Ｄと、ソレノイドの平均電流算出部２Ｅと、制御電流の目標値保持部２Ｆと、ＰＷＭ信号発生部２Ｇとを備えている。
【００２４】
電流算出部２Ａは、センス抵抗８による検出値から、ローサイドＭＯＳＦＥＴ導通期間の電流を算出する。すなわち、図２の実線期間の電流値を算出する。電流算出部２Ｃは、電流算出部２Ａの算出値をもとに、ハイサイドＭＯＳＦＥＴ導通期間の電流値を算出する。すなわち、図２の電流Ｉ１３と電流Ｉ１２とから、電流Ｉ１３から電流Ｉ１２の期間のソレノイド６に流れる電流を、図２に破線で示すように直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出する。
【００２５】
次に、電流算出部２Ｄは、電流算出部２Ａの算出値と電流算出部２Ｃの算出値から、全期間のソレノイド電流を算出する。さらに、平均電流算出部２Ｅは、電流算出部２Ｄの算出結果から、ソレノイドの平均電流を算出する。
【００２６】
そして、ＰＷＭ信号発生部２Ｇは、目標値保持部２Ｆに保持された制御電流の目標値と、平均電流算出部２Ｅで算出された平均電流との差分から、ＰＷＭ信号を生成する。ＰＷＭ信号は、ドライバ３に出力され、ハイサイドＭＯＳＦＥＴ４及びローサイドＭＯＳＦＥＴ５をオン・オフ駆動する。
【００２７】
以上のようにして、ソレノイド電流を低損失かつ高精度に検出できるとともに、ハイサイドＭＯＳＦＥＴ４がオンする期間の電流値も算出することで、ソレノイド電流を高精度に制御することができる。
【００２８】
以上説明したように、本実施形態によれば、ソレノイド電流を低損失かつ高精度に検出できるものとなる。
【００２９】
次に、図４及び図５を用いて、本発明の第２の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。なお、本実施形態によるソレノイド電流制御システムの構成は、図１に示したものと同様である。
図４は、本発明の第２の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。図５は、本発明の第２の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。
【００３０】
図４に示す本実施形態の制御回路２は、図３に示した構成に加えて、ダイオード導通期間の電流算出部２Ｂを備えている。
【００３１】
図５（Ａ）に示すように、一般に、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５を直列接続して、ソレノイド電流を制御する場合、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５の両方がオフする期間Ｔｄ１，Ｔｄ２，すなわち、デッドタイムを設けている。
デッドタイムの期間は、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードに電流が流れる。デッドタイムを設ける理由は、ハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ５が同時にオンすることによる貫通電流を防ぐためである。
【００３２】
図５（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン電圧、図５（Ｂ）はソレノイド６の電流を示している。
【００３３】
図５（Ａ）に示すローサイドＭＯＳＦＥＴ５のドレイン電圧には、３段階の電圧値がある。第１はローサイドＭＯＳＦＥＴ５の内蔵ダイオードに電流が流れる期間のダイオードの順方向電圧降下（Ｖｆ）の電圧Ｖ１４、第２はハイサイドＭＯＳＦＥＴ４に電流が流れる期間の図１の電源１の電圧Ｖ１５、第３はローサイドＭＯＳＦＥＴ５に電流が流れる期間の、ローサイドＭＯＳＦＥＴ５のドレイン、ソース間の電圧Ｖ１６である。
さらに、デッドタイムは２つの期間に分けられる。デッドタイムＴｄ１はハイサイドＭＯＳＦＥＴ４がオフしてから、ローサイドＭＯＳＦＥＴ５がオンするまでの期間、デッドタイムＴｄ２は、ローサイドＭＯＳＦＥＴ５がオフしてから、ハイサイドＭＯＳＦＥＴ４がオンするまでの期間である。
図１〜図３に示した実施形態で、ハイサイドＭＯＳＦＥＴ４の電流値を精度良く算出するためには、ローサイドＭＯＳＦＥＴ５の電流の極大値と極小値に近い値を検出することが望ましいが、デッドタイム期間中（Ｔｄ１，Ｔｄ２）は電流を検出することができないので、電流検出値Ｉ１２と電流検出値Ｉ１３がローサイドＭＯＳＦＥＴ５の電流の極大値と極小値からずれ、電流検出値Ｉ１２と電流検出値Ｉ１３からハイサイドＭＯＳＦＥＴ４の電流を検出すると、電流精度は悪化することになる。
すなわち、図５（Ｂ）の電流波形において、デッドタイムＴｄ２を避けて、極小値に近いタイミングで検出した電流値Ｉ１３と、デッドタイムＴｄ１を避けて、極大値に近いタイミングで検出した電流値Ｉ１２から、ハイサイドＭＯＳＦＥＴ４に流れるソレノイド６の電流を直線で推定すると、推定波形は一点鎖線Ｉｅｒとなり、実際のソレノイド電流（破線）との誤差が大きくなる。
また、デッドタイムによる電流検出精度の悪化に加えて、ハイサイドＭＯＳＦＥＴ４のスイッチング時の電圧振動によっても、電流の検出精度は悪化する。すなわち、図５（Ａ）に破線で示すように、ハイサイドＭＯＳＦＥＴ４がオフした直後は、電圧の振動が大きく、電圧が振動している期間は、ローサイドＭＯＳＦＥＴ５をオンし、電流を検出することができない。よって、図２に示した電圧振動が無い場合と比べて、ソレノイド６の電流を検出できる期間が短くなり、電流の検出精度が悪化することになる。
以上のような問題を解決するため、本実施形態では、図４に示すように、ダイオード導通期間の電流算出部２Ｂを備えている。
図５（Ｂ）において、ポイントＰ７２は、ハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ポイントＰ７３は、ローサイドＭＯＳＦＥＴ５がオンし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が上昇するタイミングである。ポイントＰ７４は、ローサイドＭＯＳＦＥＴ５がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ポイントＰ７５は、ハイサイドＭＯＳＦＥＴ４がオンし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が上昇するタイミングである。ポイントＰ７６は、ポイントＰ７２と同じくハイサイドＭＯＳＦＥＴ４がオフし、ローサイドＭＯＳＦＥＴ５のドレイン電圧が低下するタイミングである。ここで、ポイントＰ７２から７６までの期間が１周期に相当する。ポイントＰ７２、Ｐ７３、Ｐ７４、Ｐ７５、Ｐ７６のタイミングは、ローサイドＭＯＳＦＥＴ５のドレイン電圧から容易に検出することができる。
図５（Ｂ）において、３つの期間（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７３〜ポイントＰ７４、ポイントＰ７４〜ポイントＰ７５）の電流は、以下の式（１）で記述することができる。
【００３４】
【数１】
【００３５】
式（１）において、Ｒはソレノイド６とローサイドＭＯＳＦＥＴ５の経路の寄生抵抗であり、Ｌはソレノイド６のインダクタンスであり、ｔ０は各期間の初期時間であり、Ｉ０は初期電流である。インダクタンスＬは全ての期間において一定であるが、抵抗Ｒはデッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）とローサイドＭＯＳＦＥＴ５のオン期間（ポイントＰ７３〜ポイントＰ７４）で異なる。
【００３６】
各期間の傾きは、式（１）を微分した下記の式（２）で記述できる。
【００３７】
【数２】
【００３８】
デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の抵抗Ｒは、ソレノイド６の寄生抵抗とローサイドＭＯＳＦＥＴ５の内蔵ダイオード抵抗の合計値となり、、ローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）の抵抗Ｒは、ソレノイド６の寄生抵抗とローサイドＭＯＳＦＥＴ５の抵抗の合計値となる。ポイントＰ７２の電流値は、ポイントＰ７３の電流絶対値と式（２）から算出されたｔ０の傾き（以下の式（３））から、直線近似により外挿することができる。
【００３９】
【数３】
【００４０】
ポイントＰ７５の電流値はポイントＰ７４の電流絶対値と式（２）から算出された傾きから、直線近似により外挿することができる。ポイントＰ７６はポイントＰ７２と同様にして算出することができ、ハイサイドＭＯＳＦＥＴ４がオンしている期間の電流はポイントＰ７５とポイントＰ７６から内挿することで、算出することができる。
すなわち、本実施形態では、制御回路２は、ダイオード導通期間の電流算出部２Ｂは、センス抵抗８により検出した検出値Ｉ１２とＩ１３から直線外挿し、ポイントＰ７３からポイントＰ７４の期間の電流値を算出する。ポイントＰ７２からポイントＰ７３のデッドタイムＴｄ１の電流値は、算出したポイントＰ７３の電流を初期値として直線外挿して算出し、ポイントＰ７４からポイントＰ７５のデッドタイムＴｄ２の電流値は、推定したポイントＰ７４の電流を初期値として直線外挿して算出する。すなわち、電流算出部２Ｂは、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードの電流を算出する。
【００４１】
さらに、電流算出部２Ｃは、電流算出部２Ｂによって算出されたポイントＰ７５とポイントＰ７６に対して、図５（Ｂ）に破線で示すように直線で内挿近似し、ハイサイドＭＯＳＦＥＴ４がオンする期間、すなわち電流が増加する期間のソレノイド６の電流を算出する。そして、電流算出部２Ｄにより、前述のようにして、ソレノイド６の全期間の電流を算出できる。
【００４２】
このようにして、本実施形態によれば、デッドタイムの期間がローサイドＭＯＳＦＥＴ５のオンしている期間と比べて無視できない場合であっても、ソレノイド電流を低損失かつ高精度に検出できるものとなる。
【００４３】
次に、図６及び図７を用いて、本発明の第３の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。なお、本実施形態によるソレノイド電流制御システムの構成は、図１に示したものと同様である。また、本実施形態によるソレノイド電流制御回路の詳細構成は、図４に示したものと同様である。
【００４４】
図６は、本発明の第３の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。図７は、本発明の第３の実施形態によるソレノイド電流制御システムに用いるＭＯＳＦＥＴとｐｎ接合ダイオードの順方向特性の説明図である。
【００４５】
図６に示すように、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の電流の傾きは、ローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）の電流の傾きより大きく、デッドタイムは単位時間あたりの電流の減少量が大きくなっている。
【００４６】
ここで、図７を用いて、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）とローサイドＭＯＳＦＥＴ５がオンしている期間（ポイントＰ７３〜ポイントＰ７４）で電流の傾きに違いが生じる理由について説明する。
図７は、実線ＶＩ１は、ＭＯＳＦＥＴの電流−電圧特性を示し、破線ＶＩ２は、ｐｎ接合ダイオード４２の順方向の電流−電圧特性を示している。
【００４７】
ＭＯＳＦＥＴは、実線ＶＩ１で示すように、ゼロボルトから電流が立ち上がり、電圧が大きくなると電流が飽和する。一方、ｐｎ接合ダイオードは、破線で示すように、正の電圧から立ち上がり、電圧に対して電流は飽和しない。ここで、ｐｎ接合ダイオードは、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードを想定している。
【００４８】
通常使われる電流領域が、縦軸の小電流と大電流の範囲であるとすると、この範囲においてはＭＯＳＦＥＴはｐｎ接合ダイオードより抵抗が低い。これが同期整流方式を採用する理由で、同期整流はｐｎ接合ダイオードと比較して、損失を低減することができる。
直線Ｌ１は、ＭＯＳＦＥＴの小電流および大電流の傾きを示し、直線Ｌ１の逆数がＭＯＳＦＥＴの抵抗を表す。直線Ｌ２−１はｐｎ接合ダイオードの大電流の傾きで、直線Ｌ２−２はｐｎ接合ダイオードの小電流の傾きである。ＭＯＳＦＥＴは電流値によらず傾きが同じなのに対して、ｐｎ接合ダイオードの傾きは電流値に依存する。
【００４９】
図１〜図５に示した実施形態では、デッドタイム、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間の電流をそれぞれ直線近似して算出したが、実際のソレノイド６の電流は式（１）で記述されるように指数関数となる。
【００５０】
そこで、本実施形態では、図４に示した電流算出部２Ｂ，２Ｃは、デッドタイム、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間の電流を式（１）で記述した指数関数で近似するようにしている。これにより、図１〜図５に示した実施形態と比較して、ソレノイド電流の誤差を低減することができる。
図６（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン電圧、図６（Ｂ）はソレノイド６の電流を示し、図５の１周期分を拡大したものである。図６（Ｂ）において、実線は本実施形態において指数関数で近似したもの、破線は直線近似したものである。
本実施形態では、電流算出部２Ａは、ローサイドＭＯＳＦＥＴ５の導通期間（ポイントＰ７３〜ポイントＰ７４）の電流を、センス抵抗８により検出した少なくとも２点以上の初期値を用いて指数関数で近似し、両端の電流値（ポイントＰ７３、ポイントＰ７４）を算出する。さらに、電流算出部２Ｂは、両端の電流値（ポイントＰ７３、ポイントＰ７４）を初期値とし、デッドタイム（ポイントＰ７２〜ポイントＰ７３、ポイントＰ７４〜ポイントＰ７５）の電流を指数関数で近似し、デッドタイムの両端の電流値（ポイントＰ７２、ポイントＰ７５）を算出する。ポイントＰ７６の電流値については、ポイントＰ７２と同様に算出することができる。さらに、電流算出部２Ｃは、ポイントＰ７５とポイントＰ７６の電流値を初期値として、ハイサイドＭＯＳＦＥＴ４が導通している期間（ポイントＰ７５〜ポイントＰ７６）の電流値を指数関数で近似する。
【００５１】
このようにして、本実施形態によれば、電流波形を直線で近似する手法と比べて高精度にソレノイド電流を高精度に検出できる。
【００５２】
次に、図８及び図９を用いて、本発明の第４の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
図８は、本発明の第４の実施形態によるソレノイド電流制御システムの構成を示す回路図である。図９は、本発明の第４の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００５３】
図８に示す実施形態において、図１〜図７に示した実施形態と異なる点は、ソレノイド６と並列に抵抗２１とコンデンサ２２が直列に接続され、コンデンサ２２の両端の電圧を増幅する誤差増幅器２３が追加されたことである。
【００５４】
抵抗２１とコンデンサ２２からなる積分回路の出力は、ローサイドＭＯＳＦＥＴ５のドレイン電圧を積分した数値となり、ソレノイド６に流れる電流の相対値と一致する。
【００５５】
本実施形態では、センス抵抗８により、ローサイドＭＯＳＦＥＴ５の電流の絶対値を検出し、抵抗２１とコンデンサ２２からなる積分回路によりソレノイド電流の相対値を検出し、ローサイドＭＯＳＦＥＴ５の電流の絶対値とソレノイド電流の相対値を用いて、全期間のソレノイド６の電流を算出する。
【００５６】
本実施形態によれば、ローサイドＭＯＳＦＥＴ５の導通期間、ハイサイドＭＯＳＦＥＴ４の導通期間、デッドタイムに渡る、ソレノイド６の全期間の電流を低損失かつ精度良く検出することができる。
しかしながら、本実施形態では、誤差増幅器２３の出力にソレノイド６の寄生抵抗が考慮されていないため、ソレノイド６に流れる電流と算出値に誤差を生じることになる。
【００５７】
そこで、本実施形態では、図９に示すように、制御回路２の中に、ソレノイド６の寄生抵抗を考慮し、実際のソレノイド６の電流を算出する補正回路２Ｈを備えている。
式（１）の寄生抵抗Ｒをソレノイド６の寄生抵抗Ｒ１とそれ以外の寄生抵抗Ｒ２に分けると、式（１）は式（４）になる。
【００５８】
【数４】
【００５９】
式（４）を展開すると、式（５）となる。
【００６０】
【数５】
【００６１】
積分回路では、ソレノイド６の寄生抵抗Ｒ１を含まない成分である、
【００６２】
【数６】
【００６３】
が出力されるので、補正回路２Ｈでは、積分回路の出力に、ソレノイド６の寄生抵抗Ｒ１を表す項である、
【００６４】
【数７】
【００６５】
を乗じれば、ソレノイド電流を算出することができる。
寄生抵抗Ｒ１は電流値に依存しない定数と考えることができるが、寄生抵抗Ｒ２は電流値に依存する変数となる。Ｒ２を含む式（５）の、
【００６６】
【数８】
【００６７】
の項は積分回路の出力となるので、式（５）は時間ｔの関数となる。寄生抵抗Ｒ２が電流値に依存する変数となるのは、図７で述べた通り、ローサイドＭＯＳＦＥＴ５の内蔵ダイオードの抵抗に電流依存性があるためである。
【００６８】
このようにして、本実施形態によれば、ソレノイドの全期間の電流を低損失かつ精度良く検出することができる。
【００６９】
次に、図１０〜図１２を用いて、本発明の第５の実施形態によるソレノイド電流制御回路の構成及び動作について説明する。
図１０は、本発明の第５の実施形態によるソレノイド電流制御システムの構成を示す回路図である。図１１は、本発明の第５の実施形態によるソレノイド電流制御システムにおけるソレノイド電流の説明図である。図１２は、本発明の第５の実施形態によるソレノイド電流制御回路の詳細構成を示すブロック図である。
【００７０】
本実施形態が、図１〜図９に示した実施形態と異なる点は、センスＭＯＳＦＥＴとセンス抵抗がローサイドＭＯＳＦＥＴに加えて、ハイサイドＭＯＳＦＥＴにも設けられていることである。
【００７１】
図１０に示すように、ハイサイドＭＯＳＦＥＴ４には並列にセンスＭＯＳＦＥＴ３１とセンス抵抗３２が直列に接続され、センス抵抗３２の両端電圧を増幅する誤差増幅器３３が備えられている。
【００７２】
図１１（Ａ）はローサイドＭＯＳＦＥＴ５のドレイン端子の電圧波形、図１１（Ｂ）はソレノイド６の電流波形を示している。
【００７３】
本実施形態では、ハイサイドＭＯＳＦＥＴ４の電流Ｉ３５，Ｉ３６，ＩＶ３７が検出できるので、ハイサイドＭＯＳＦＥＴ４の導通期間は電流Ｉ３５と電流Ｉ３６を直線近似し、デッドタイムＴｄ１は電流Ｉ３６と電流Ｉ１２を直線近似し、ローサイドＭＯＳＦＥＴ５の導通期間は電流Ｉ１２と電流Ｉ１３を直線近似し、デッドタイムＴｄ２は電流Ｉ１３と電流Ｉ３７を直線近似し、全期間のソレノイド６の電流値を算出することができる。
【００７４】
図１２に示すように、本実施形態は、図１〜図９に示した実施形態と異なる点は、ハイサイドＭＯＳＦＥＴの電流を検出する電流検出手段３２（センサ抵抗３２）があることである。電流検出手段２Ａにより、ローサイドＭＯＳＦＥＴの電流検出手段８からローサイドＭＯＳＦＥＴ導通期間の電流を推定し、電流検出手段２Ｃにより、ハイサイドＭＯＳＦＥＴ４の電流検出手段６３からハイサイドＭＯＳＦＥＴ導通期間の電流を推定する。電流検出手段２Ｂは、電流検出手段２Ａと電流検出手段２Ｃの出力からからダイオード導通期間の電流値を推定する。
【００７５】
本実施形態によれば、ソレノイドの全期間の電流を低損失かつ精度良く検出することができる。
【００７６】
なお、以上の説明では、センスＭＯＳＦＥＴがローサイドＭＯＳＦＥＴと並列に接続された例を説明したが、センスＭＯＳＦＥＴをローサイドＭＯＳＦＥＴと並列に接続しても同様の効果が得られる。
また、本発明は、ソレノイド電流駆動回路の電流検出手段だけでなく、モータ制御用のインバータや電源においても、低損失かつ高精度の電流検出手段となる。
【符号の説明】
【００７７】
１…電源
２…制御回路
２Ａ、２Ｂ，２Ｃ，２Ｄ…電流算出部
２Ｅ…平均電流算出部
２Ｆ…目標値保持部
２Ｇ…ＰＷＭ信号発生部
２Ｈ…補正回路
３…ドライバ
４…ハイサイドＭＯＳＦＥＴ
５…ローサイドＭＯＳＦＥＴ
６…ソレノイド
７，３１…センスＭＯＳＦＥＴ
８，３２…センス抵抗
９，３３…誤差増幅器
【特許請求の範囲】
【請求項１】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する誤差増幅器と、
誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【請求項２】
請求項１記載のソレノイド電流制御回路において、
前記センスＭＯＳＦＥＴには、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴに比べて小電流が流れることを特徴とするソレノイド電流制御回路。
【請求項３】
請求項１記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ハイサイドＭＯＳＦＥＴの電流値を算出することを特徴とするソレノイド電流制御回路。
【請求項４】
請求項１記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ローサイドＭＯＳＦＥＴの内蔵ダイオード導通期間の電流値を算出し、該算出電流値を用いて、ハイサイドＭＯＳＦＥＴの電流を算出することを特徴とするソレノイド電流制御回路。
【請求項５】
請求項４記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードの電流波形を直線で近似することを特徴とするソレノイド電流制御回路。
【請求項６】
請求項４記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードのうち、少なくともひとつの電流波形を指数関数で近似することを特徴とするソレノイド電流制御回路。
【請求項７】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する第１の誤差増幅器と、
前記ソレノイドと並列に接続された抵抗とコンデンサとの直列回路に対して、前記コンデンサの両端の電圧を増幅する第２の誤差増幅器と、
前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ソレノイドの全導通期間の電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【請求項８】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴと第１のセンス抵抗との直列回路に対して、前記第１のセンス抵抗の両端の電圧を増幅する第１の誤差増幅器と、
前記ハイサイドＭＯＳＦＥＴと並列に接続された、第２のセンスＭＯＳＦＥＴと第２のセンス抵抗との直列回路に対して、前記第２のセンス抵抗の両端の電圧を増幅する第２の誤差増幅器と、
前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがともにオフとなる期間のソレノイド電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【請求項１】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する誤差増幅器と、
誤差増幅器の出力値を用いて、ローサイドＭＯＳＦＥＴがオフとなる期間の電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【請求項２】
請求項１記載のソレノイド電流制御回路において、
前記センスＭＯＳＦＥＴには、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴに比べて小電流が流れることを特徴とするソレノイド電流制御回路。
【請求項３】
請求項１記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ハイサイドＭＯＳＦＥＴの電流値を算出することを特徴とするソレノイド電流制御回路。
【請求項４】
請求項１記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ローサイドＭＯＳＦＥＴがオンとなる期間に少なくとも２点の電流値を検出し、該検出電流値のうち両端の検出点を用いて、ローサイドＭＯＳＦＥＴの内蔵ダイオード導通期間の電流値を算出し、該算出電流値を用いて、ハイサイドＭＯＳＦＥＴの電流を算出することを特徴とするソレノイド電流制御回路。
【請求項５】
請求項４記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードの電流波形を直線で近似することを特徴とするソレノイド電流制御回路。
【請求項６】
請求項４記載のソレノイド電流制御回路において、
前記電流算出手段は、前記ハイサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴ、前記ローサイドＭＯＳＦＥＴの内蔵ダイオードのうち、少なくともひとつの電流波形を指数関数で近似することを特徴とするソレノイド電流制御回路。
【請求項７】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴとセンス抵抗との直列回路に対して、前記センス抵抗の両端の電圧を増幅する第１の誤差増幅器と、
前記ソレノイドと並列に接続された抵抗とコンデンサとの直列回路に対して、前記コンデンサの両端の電圧を増幅する第２の誤差増幅器と、
前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ソレノイドの全導通期間の電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【請求項８】
直流電源に対して直列接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴとの接続点からソレノイドに電流を供給するとともに、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴのオンオフを制御するソレノイド電流制御回路であって、
前記ローサイドＭＯＳＦＥＴと並列に接続された、センスＭＯＳＦＥＴと第１のセンス抵抗との直列回路に対して、前記第１のセンス抵抗の両端の電圧を増幅する第１の誤差増幅器と、
前記ハイサイドＭＯＳＦＥＴと並列に接続された、第２のセンスＭＯＳＦＥＴと第２のセンス抵抗との直列回路に対して、前記第２のセンス抵抗の両端の電圧を増幅する第２の誤差増幅器と、
前記第１の誤差増幅器と前記第２の誤差増幅器の出力値から、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴがともにオフとなる期間のソレノイド電流を算出する電流算出手段を備えることを特徴とするソレノイド電流制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２０６６９９（Ｐ２０１０−２０６６９９Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５２２４２（Ｐ２００９−５２２４２）
【出願日】平成２１年３月５日（２００９．３．５）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月５日（２００９．３．５）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
[ Back to top ]