トランジスタ素子用エピタキシャルウェハの製造方法
【課題】ＨＥＭＴ用エピタキシャル層の移動度を低下させることのない、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができるトランジスタ素子用エピタキシャルウェハの製造方法を提供する。
【解決手段】基板２上に高電子移動度トランジスタ用エピタキシャル層３を形成し、高電子移動度トランジスタ用エピタキシャル層３上に、ヘテロバイポーラトランジスタ用エピタキシャル層４を形成するトランジスタ素子用エピタキシャルウェハ１の製造方法において、高電子移動度トランジスタ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ヘテロバイポーラトランジスタ用エピタキシャル層４を、高電子移動度トランジスタ用エピタキシャル層３の成長温度よりも低温で成長させる方法である。
【解決手段】基板２上に高電子移動度トランジスタ用エピタキシャル層３を形成し、高電子移動度トランジスタ用エピタキシャル層３上に、ヘテロバイポーラトランジスタ用エピタキシャル層４を形成するトランジスタ素子用エピタキシャルウェハ１の製造方法において、高電子移動度トランジスタ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ヘテロバイポーラトランジスタ用エピタキシャル層４を、高電子移動度トランジスタ用エピタキシャル層３の成長温度よりも低温で成長させる方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、良好な電気特性を有するトランジスタ素子用エピタキシャルウェハの製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応、消費電力の低減などが要求されている。
【０００３】
このような端末機器用のパワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
【０００４】
ヘテロバイポーラトランジスタ（ＨＢＴ）の動作は、基本的には通常のバイポーラトランジスタ（ＢＪＴ）と同様である。
【０００５】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ｎｐｎ型ＢＪＴでは、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
【０００６】
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベースエミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００７】
図５に示されるように、従来のＨＢＴ素子５０は、半絶縁性ＧａＡｓ基板５１上に、サブコレクタ層５２となるｎ−ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層５３となるｎ−ＧａＡｓ層を厚さ７００ｎｍ、ベース層５４となるｐ−ＧａＡｓ層を厚さ８０ｎｍ、エミッタ層５５となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を４０ｎｍ、エミッタコンタクト層５６となるｎ−ＧａＡｓ層を１００ｎｍ、ｇｒａｄｅｄノンアロイ層５７となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０から０．５）を５０ｎｍ、均一組成ノンアロイ層５８となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を５０ｎｍ、を順に積層したものである。
【０００８】
一方、ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有する。ヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【０００９】
図６に示されるように、従来のＨＥＭＴ素子６１は、半絶縁性ＧａＡｓ基板６２上に、アンドープＧａＡｓバッファ層６３、ｎ−ＡｌxＧａ1-xＡｓ電子供給層６４、アンドープＡｌxＧａ1-xＡｓスペーサ層６５、アンドープＩｎxＧａ1-xＡｓチャネル層６６、アンドープＡｌxＧａ1-xＡｓスペーサ層６７、ｎ−ＡｌxＧａ1-xＡｓ電子供給層６８、ｎ−ＧａＡｓキャップ層６９を順に積層したものである。
【００１０】
ＨＥＭＴでは、増幅効率を上げることにより、低電圧での動作が可能となり、消費電力の低減の要求に応えることができる。しかし、増幅率を高増幅率にして動作させた場合には、出力信号に歪みが生じるという問題がある。
【００１１】
そこで、電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性の良いＨＥＭＴを１つの増幅器モジュールに用いることで、出力信号の歪みを抑え、消費電力の低減を図ることが行われている。例えば、特許文献１には、ＧａＡｓ基板上にＨＢＴ用エピタキシャル層が形成され、そのＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層が形成された集積型のトランジスタ素子が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−２２８７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１のようなトランジスタ素子構造では、ＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層を成長させるため、ＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層を成長させる際の成長温度によりＨＢＴ用エピタキシャル層のチャネル層等の結晶性が劣化し、ＨＢＴ用エピタキシャル層において電流利得が低下する問題があった。
【００１４】
また、基板上にＨＥＭＴ用エピタキシャル層を成長させ、その上にＨＢＴ用エピタキシャル層を成長させたトランジスタ素子も検討されているが、大容量化のためにＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を高くしすぎると、ＨＥＭＴ用エピタキシャル層の移動度が低下する問題があった。
【００１５】
そこで、本発明者はＨＥＭＴ用エピタキシャル層の移動度を低下させることのないキャリア濃度の上限値について検討し、ＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を１×１０19ｃｍ-3以下とすることにより、ＨＥＭＴ用エピタキシャル層の移動度を高く維持できることを提案した（特願２００８−００７８５３）。
【００１６】
この先願の発明においては、大容量化のために、電子供給層のキャリア濃度に着目し、電子供給層のキャリア濃度とＨＥＭＴ用エピタキシャル層の移動度の関係を測定し、キャリア濃度を１×１０19ｃｍ-3より高くしても移動度が低下することを見出し、キャリア濃度の上限を規定することにより、ＨＥＭＴ用エピタキシャル層の移動度を高く維持できることを見出した。
【００１７】
その後のさらなる検討で、キャリア濃度を規定してＨＥＭＴ用エピタキシャル層上にＨＢＴ用エピタキシャル層を成長する際に、ＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を適正に保っても、ＨＥＭＴ用エピタキシャル層の移動度が低下し、初期の性能を十分に発揮できないことが分かった。
【００１８】
そこで、本発明の目的は、ＨＥＭＴ用エピタキシャル層の移動度を低下させることのない、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができるトランジスタ素子用エピタキシャルウェハの製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、ヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ用エピタキシャル層を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層を、前記成長温度よりも低温で成長させるトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２０】
請求項２の発明は、基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、サブコレクタ層及びコレクタ層を有するヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ用エピタキシャル層を、有機金属気相成長法により、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下、成長速度０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層の少なくとも前記サブコレクタ層及び前記コレクタ層を、有機金属気相成長法により、成長温度４００℃以上６００℃以下、Ｖ／III比１以上７５以下で成長させ、前記サブコレクタ層は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、前記コレクタ層は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成するトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２１】
請求項３の発明は、前記高電子移動度トランジスタ用エピタキシャル層は、キャリア濃度が５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である電子供給層を有する請求項１又は２に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２２】
請求項４の発明は、前記電子供給層は、膜厚が１ｎｍ以上２０ｎｍ以下である請求項３に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２３】
請求項５の発明は、前記電子供給層は、Ｓｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層か、或いはＳｉをドープしたｎ−ＩｎＧａＰ層からなる請求項３又は４に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２４】
請求項６の発明は、前記高電子移動度トランジスタ用エピタキシャル層と前記ヘテロバイポーラトランジスタ用エピタキシャル層との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層を形成する請求項１〜５のいずれかに記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【発明の効果】
【００２５】
本発明によれば、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明より製造されたトランジスタ素子用エピタキシャルウェハの積層構造図である。
【図２】第１電子供給層のキャリア濃度と高電子移動度トランジスタ用エピタキシャル層の移動度との関係を示す図である。
【図３】ストッパ層の膜厚とシートキャリア濃度との関係を示す図である。
【図４】ＨＢＴ用エピタキシャル層成長時の基板最高温度と高電子移動度トランジスタ用エピタキシャル層の移動度との関係を示す図である。
【図５】ＨＢＴ素子の積層構造図である。
【図６】ＨＥＭＴ素子の積層構造図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２８】
先ず、本発明により製造されたトランジスタ素子用エピタキシャルウェハについて説明する。
【００２９】
図１は、本発明により製造されたトランジスタ素子用エピタキシャルウェハの積層構造図である。
【００３０】
図１に示すように、トランジスタ素子用エピタキシャルウェハ１は、半絶縁性ＧａＡｓからなる基板２上に、高電子移動度トランジスタ用エピタキシャル層（ＨＥＭＴ用エピタキシャル層）３が形成され、そのＨＥＭＴ用エピタキシャル層３上に、ｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）からなるストッパ層１２を介して、ヘテロバイポーラトランジスタ用エピタキシャル層（ＨＢＴ用エピタキシャル層）４が形成された構造（Ｂｉ−ＦＥＴ（登録商標）構造）を有するものである。
【００３１】
ＨＥＭＴ用エピタキシャル層３は、バッファ層５となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．２８）を厚さ５００ｎｍ、第１電子供給層６となるｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１５ｎｍ、スペーサ層７となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、チャネル層８となるＩｎxＧａ1-xＡｓ層（ｘ＝０．１８）を厚さ１５ｎｍ、スペーサ層９となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、第２電子供給層１０となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を厚さ１５ｎｍ、ショットキー層１１となるｕｎ−ＧａＡｓ層を厚さ３０ｎｍ、を順に積層することにより形成される。
【００３２】
ＨＢＴ用エピタキシャル層４は、サブコレクタ層１３となるｎ−ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層１４となるｎ−ＧａＡｓ層を７００ｎｍ、ベース層１５となるｐ−ＧａＡｓ層を厚さ１２０ｎｍ、エミッタ層１６となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を厚さ４０ｎｍ、バラスト層１７となるｎ−ＧａＡｓ層を厚さ１００ｎｍ、ｇｒａｄｅｄノンアロイ層１８となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０から０．５）を厚さ５０ｎｍ、均一組成ノンアロイ層１９となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を厚さ５０ｎｍ、を順に積層することにより形成される。
【００３３】
このように、トランジスタ素子用エピタキシャルウェハ１は、チャネル層８よりも下部に第１電子供給層６が設けられ、チャネル層８よりも上部に第２電子供給層１０が設けられた構造である。
【００３４】
次に、本発明のトランジスタ素子用エピタキシャルウェハ１の製造方法を説明する。
【００３５】
トランジスタ素子用エピタキシャルウェハ１を製造する際には、ＨＥＭＴ用エピタキシャル層３を成長させた後にＨＢＴ用エピタキシャル層４を成長させるが、ＨＥＭＴ用エピタキシャル層３を形成した後に形成するＨＢＴ用エピタキシャル層４の成長温度によっては、その熱により下側のＨＥＭＴ用エピタキシャル層３の各電子供給層６，１０から電子が拡散して移動度が低下してしまう問題があった。
【００３６】
そこで、本発明者は、ＨＥＭＴ用エピタキシャル層３の移動度を低下させることなくＨＢＴ用エピタキシャル層４を成長させるトランジスタ素子用エピタキシャルウェハ１の製造方法について検討し、その結果本発明に至った。
【００３７】
本発明のトランジスタ素子用エピタキシャルウェハ１の製造方法では、先ず、基板２上に、III族原料ガス、Ｖ族原料ガス、ドーパント原料ガスなどを供給し、ＭＯＶＰＥ成長法により、バッファ層５、第１電子供給層６、スペーサ層７、チャネル層８、スペーサ層９、第２電子供給層１０、ショットキー層１１を順次成長させてＨＥＭＴ用エピタキシャル層３を形成し、ＨＥＭＴ用エピタキシャル層３上にストッパ層１２を成長させる。ＨＥＭＴ用エピタキシャル層３の各層及びストッパ層１２を成長させる際は、成長温度を６００℃以上７５０℃以下、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、各層の成長速度を０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下、Ｖ／III比を１０以上１５０以下とする。
【００３８】
各電子供給層６，１０にドープするドーピング剤にはＳｉを用いるとよい。また、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下とするとよい。これにより、ＨＥＭＴ用エピタキシャル層３の移動度の低下を防止できる。
【００３９】
また、ＨＥＭＴ用エピタキシャル層３の上層に形成されるストッパ層１２の膜厚は、６ｎｍ以上１２ｎｍ以下、より好ましくは９．５ｎｍ以下とするとよい。これにより、エッチングの際にストッパとしての役割を十分に果たすことができる。また、９．５ｎｍ以下とすることが好ましい理由は、縦方向の抵抗（オン抵抗）を抑制するためである（ストッパ層１２の膜厚を厚くすると、オン抵抗が高くなる）。
【００４０】
その後、ストッパ層１２上に、サブコレクタ層１３、コレクタ層１４、ベース層１５、エミッタ層１６、バラスト層１７、ｇｒａｄｅｄノンアロイ層１８、均一組成ノンアロイ層１９を順次成長させてＨＢＴ用エピタキシャル層４を形成する。ＨＢＴ用エピタキシャル層４の各層を成長させる際は、成長温度をＨＥＭＴ用エピタキシャル層３の成長温度よりも低く、具体的には４００℃以上６００℃以下とする。また、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、各層の成長速度を０．１ｎｍ／ｓｅｃ以上３．０ｎｍ／ｓｅｃ以下、Ｖ／III比を０．５以上３００以下とする。このうち、サブコレクタ層１３、コレクタ層１４の成長時のＶ／III比は１以上７５以下とする。
【００４１】
サブコレクタ層１３は、金属電極とのオーミックコンタクトを形成するための層であるので、キャリア濃度を高く、具体的にはキャリア濃度を１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下とし、直列抵抗値を減らすべく膜厚を２００ｎｍ以上８００ｎｍ以下となるように厚く形成する。
【００４２】
また、コレクタ層１４は、ベース層１５から電子を引き抜くための層であるので、キャリア濃度を小さく、具体的にはキャリア濃度を５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下とし、直列抵抗値を減らすべく膜厚を４００ｎｍ以上８００ｎｍ以下となるように厚く形成する。
【００４３】
以上より、トランジスタ素子用エピタキシャルウェハ１が得られる。得られたトランジスタ素子用エピタキシャルウェハ１をエッチングにより所望の素子形状に加工することにより、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ高移動度のトランジスタ素子を製造できる。
【００４４】
次に、本発明の数値限定の理由を述べる。
【００４５】
先ず、ＨＢＴ用エピタキシャル層４を４００℃以上６００℃以下の温度で成長させる理由を説明する。
【００４６】
本発明者は、ＨＥＭＴ用エピタキシャル層３の成長温度（６００℃以上７５０℃以下）を一定として、ＨＢＴ用エピタキシャル層４を構成する各層の成長時の成長温度（基板最高温度）を３５０℃から６５０℃まで変化させて、実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、そのそれぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、移動度を確認した。なお、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５×１０18ｃｍ-3とした。
【００４７】
製造された各トランジスタ素子の動作結果（移動度の違い）を表１及び図２に示す。
【００４８】
【表１】
【００４９】
表１において、移動度はＨＥＭＴ用エピタキシャル層３の移動度のことである。
【００５０】
表１及び図２に示すように、基板最高温度が４００℃以上６００℃以下であれば、ＨＥＭＴ用エピタキシャル層３の移動度が約５５００ｃｍ2／Ｖ・ｓの高い位置で安定する。成長温度が６００℃を超える場合、ＨＥＭＴ用エピタキシャル層３を構成する各層に加わる熱が大きく、各電子供給層６，１０からの電子の拡散により移動度が低下したものと考えられる。なお、成長温度が４００℃より低い温度では、ガス分解が起こりにくく、又はほとんど起こらず、ＨＢＴ用エピタキシャル層４の成長が困難であることから、下限値を４００℃とした。
【００５１】
各電子供給層６，１０のキャリア濃度を、１×１０18ｃｍ-3としたトランジスタ素子用エピタキシャルウェハについても、同様に基板最高温度を変化させて移動度を確認したところ、同様に４００℃以上６００℃以下では、移動度が約５３００ｃｍ2／Ｖ・ｓの高い位置で安定していたが、４００℃より低くなると、又は６００℃を超えると、急激に移動度が低下することが確認できた。また、各電子供給層６，１０の厚さは、１ｎｍ以上２０ｎｍ以下、より好ましくは、８ｎｍ以上１５ｎｍ以下であれば、良好な結果が得られることが分かった。
【００５２】
よって、本発明においては、ＨＢＴ用エピタキシャル層４の成長温度を４００℃以上６００℃以下としている。
【００５３】
次に、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下とする理由を説明する。
【００５４】
本発明者は、第１電子供給層６のキャリア濃度を１．５×１０19ｃｍ-3から１．０×１０17ｃｍ-3まで変えて、表２のように実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、そのそれぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、移動度を確認した。このとき第２電子供給層１０のキャリア濃度は、第１電子供給層６のキャリア濃度と等しくなるようにし、キャリア濃度以外の製造条件は同じとした。なお、ＨＢＴ用エピタキシャル層４の成長温度は５７０℃とした。
【００５５】
製造された各トランジスタ素子の動作結果（移動度の違い）を表２及び図３に示す。また、製造された各トランジスタ素子は、ＨＢＴ用エピタキシャル層４のベース抵抗が２２０Ω／ｓｑ、電流利得が１２０（電流密度１ｋＡ／ｃｍ2）であった。
【００５６】
【表２】
【００５７】
表２において、移動度はＨＥＭＴ用エピタキシャル層３の移動度のことであり、シートキャリア濃度はＨＥＭＴ用エピタキシャル層３のシートキャリア濃度であり、ピンチオフ電圧は、ＨＢＴ用エピタキシャル層４のピンチオフ電圧である。
【００５８】
表２及び図３に示すように、第１電子供給層６のキャリア濃度を高くすると、ＨＥＭＴ用エピタキシャル層３の移動度は低く抑えられるのに対し、第１電子供給層６のキャリア濃度を低くすると、ＨＥＭＴ用エピタキシャル層３の移動度を高くすることができる。
【００５９】
特に、第１電子供給層６のキャリア濃度を１×１０19ｃｍ-3以下にすることで、５０００ｃｍ2／Ｖ・ｓ以上の高い移動度で、ほぼ一定に保つことができる。言い換えると、キャリア濃度がある閾値を超えると移動度が急激に低下している。
【００６０】
これは、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４を成長させると、ＨＢＴ用エピタキシャル層４を構成するエピタキシャル層の成長の際の熱がＨＥＭＴ用エピタキシャル層３に加わり、ＨＥＭＴ用エピタキシャル層３の第１電子供給層６からスペーサ層７に電子が拡散するためと考えられる。
【００６１】
つまり、第１電子供給層６のキャリア濃度を１×１０19ｃｍ-3以下とすることで、第１電子供給層６からの電子の拡散が抑えられ、その結果、ＨＥＭＴ用エピタキシャル層３の移動度が十分に高く維持されるものと考えられる。また、同様に第２電子供給層１０のキャリア濃度が１×１０19ｃｍ-3以下であれば、ＨＥＭＴ用エピタキシャル層３の移動度が十分に高く維持されるものと考えられる。
【００６２】
また、第１電子供給層６のキャリア濃度を５．０×１０17ｃｍ-3未満とするとＨＥＭＴとして良好な動作が得られなかった。
【００６３】
そのため、本発明においては、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下としている。トランジスタ素子としての電気特性の観点から言えば、第１電子供給層６及び第２電子供給層１０のキャリア濃度の上限は２．５×１０18ｃｍ-3以下であることがより好ましい。これにより、Ｓｉの拡散を抑えることでトランジスタ素子としての電気特性を良好に保つことができる。
【００６４】
次に、ＨＥＭＴ用エピタキシャル層３とＨＢＴ用エピタキシャル層４との間に設けられるストッパ層１２の膜厚を６ｎｍ以上１２ｎｍ以下とする理由を説明する。
【００６５】
トランジスタ素子は、トランジスタ素子用エピタキシャルウェハ１を、トランジスタ素子構造とするために、適宜エッチングにより所望の素子形状に加工することにより形成する。
【００６６】
このとき、ショットキー層１１上に形成されるストッパ層１２により、エッチングの進行を止めることが行われるが、ストッパ層１２は、ＨＥＭＴ用エピタキシャル層３の特性を劣化させる問題があるため、できるだけ薄く形成することが望ましい。
【００６７】
本発明者は、ストッパ層１２の膜厚を異ならせて、実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、それぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、シートキャリア濃度を確認した。なお、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５×１０18ｃｍ-3とした。
【００６８】
製造された各トランジスタ素子の動作結果（シートキャリア濃度の違い）を図４に示す。図４に示すように、ストッパ層１２の膜厚が６ｎｍ未満では、シートキャリア濃度が急激に低下する。
【００６９】
特許文献１のような従来の構造（ＨＴＢ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層が形成された構造）のトランジスタ素子用エピタキシャルウェハでは、ストッパ層の膜厚を４ｎｍ程度とすることで良好な電気特性を得られていたが、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４が形成された構造を有するトランジスタ素子用エピタキシャルウェハ１では、ストッパ層１２の膜厚を６ｎｍ未満としたのでは、ストッパ層１２でエッチングを完全に止めることができないことが分かった。これは、本発明では、ストッパ層１２形成後に、ＨＢＴ用エピタキシャル層４を成長させることから、ストッパ層１２に熱が加わり、ストッパとしての性能が低下することが原因と考えられる。
【００７０】
そこで、本発明では、ストッパ層１２の膜厚を６ｎｍ以上としている。また、ストッパ層１２を厚くすることで、ＨＥＭＴ用エピタキシャル層３の移動度の低下が引き起こされることを考慮して、ストッパ層１２の膜厚の上限を１２ｎｍとした。
【００７１】
以上説明したように、本発明によれば、ＨＥＭＴ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ＨＢＴ用エピタキシャル層４を、ＨＥＭＴ用エピタキシャル層３の成長温度よりも低温、具体的には４００℃以上６００℃以下で成長させるため、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４を成長させる際の熱により各電子供給層６，１０から電子が拡散するのを抑え、ＨＥＭＴ用エピタキシャル層３の移動度が低下するのを防ぐことができ、電気特性の良いトランジスタ素子用エピタキシャルウェハ１を製造することができる。
【００７２】
本発明では、サブコレクタ層１３は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、コレクタ層１４は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成するため、金属電極とのオーミックコンタクトを形成でき、また直列抵抗値を減らすことができ、良好な電気特性を実現できる。
【００７３】
また、本発明では、基板２上にＨＥＭＴ用エピタキシャル層３を構成するエピタキシャル層を成長させ、その上にＨＢＴ用エピタキシャル層４を構成するエピタキシャル層を成長させるため、特許文献１の構造のように、ＨＥＭＴ用エピタキシャル層を成長させる際の成長温度によりチャネル層８等の結晶性が劣化し、ＨＢＴ用エピタキシャル層４において電流利得が低下することはない。
【００７４】
さらに、本発明では、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下、その膜厚を１ｎｍ以上２０ｎｍ以下とするので、ＨＢＴ用エピタキシャル層４の成長の際に、第１電子供給層６及び第２電子供給層１０から電子が拡散するのを抑えられ、その結果、ＨＥＭＴ用エピタキシャル層３の移動度を十分に高く維持することができる。
【００７５】
また、本発明では、ＨＥＭＴ用エピタキシャル層３とＨＢＴ用エピタキシャル層４との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層１２を形成するため、ＨＥＭＴ用エピタキシャル層３の移動度を低下させることなく、またエッチングの際にストッパのとしての役割を十分に果たすことができ、結果としてシートキャリア濃度が低下するのを防止できる。
【００７６】
本実施の形態においては、各電子供給層６，１０のドーピング剤として、Ｓｉを用いたが、他にもＳｅやＴｅを用いてもよい。また、基板２として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【００７７】
本実施の形態においては、第１電子供給層６と第２電子供給層１０のキャリア濃度を同じ濃度としたが、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下であれば、それぞれ異なっていてもよい。また、第２電子供給層１０は、ｎ−ＩｎＧａＰ層としたが、ｎ−ＡｌＧａＡｓ層で構成するようにしてもよい。
【００７８】
さらに、本実施の形態においては、チャネル層８よりも下部に第１電子供給層６を設け、チャネル層８よりも上部に第２電子供給層１０を設ける構造としたが、チャネル層８よりも下部には電子供給層を設けず、チャネル層８よりも上部にのみ電子供給層（図１の第２電子供給層１０に相当）を設ける構造とするようにしてもよい。この電子供給層は、ｎ−ＩｎＧａＰ層、ｎ−ＡｌＧａＡｓ層のいずれで構成するようにしてもよい。
【００７９】
このチャネル層８よりも上部にのみ電子供給層を設ける構造としたトランジスタ素子用エピタキシャルウェハでも移動度の確認を行ったところ、電子供給層のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下、ＨＢＴ用エピタキシャル層４の成長温度を上記の条件の範囲内とすることで、ＨＥＭＴ用エピタキシャル層３の移動度の低下を抑えることができた。また、チャネル層８よりも上部には電子供給層を設けず、チャネル層８よりも下部にのみ電子供給層（図１の第１電子供給層６に相当）を設けても、同様の結果が得られる。
【００８０】
また、本実施の形態においては、ＨＢＴ用エピタキシャル層４の成長温度を４００℃以上６００℃以下としたが、コレクタ層１４までは４００℃以上６００℃以下で成長させ、それより上層（ベース層１５から均一組成ノンアロイ層１９まで）を６００℃より高い温度、例えば６５０℃で成長させるようにしてもよい。
【００８１】
この上層を６５０℃で成長させたトランジスタ素子用エピタキシャルウェハの移動度を確認したところ、移動度の若干の低下が確認されたが、各電子供給層６，１０のキャリア濃度が５×１０18ｃｍ-3の場合、移動度が約５４００ｃｍ2／Ｖ・ｓの高い位置で安定することを確認した。
【００８２】
この結果によれば、ベース層１５、エミッタ層１６の形成後、アニール処理が必要になったとしても、サブコレクタ層１３、コレクタ層１４を４００℃以上６００℃以下で成長させれば、移動度の低下を防ぐことができると考えられる。これは、サブコレクタ層１３、コレクタ層１４という比較的膜厚の厚い層を積層することで、アニール処理を行う層からＨＥＭＴ用エピタキシャル層３の距離が離れ、また、ベース層１５から均一組成ノンアロイ層１９までの層は成長時間も短時間であり、アニール処理によるＨＥＭＴ用エピタキシャル層３への熱の影響を受けにくいためと考えられる。
【符号の説明】
【００８３】
１ トランジスタ素子用エピタキシャルウェハ
２ 基板
３ 高電子移動度トランジスタ用エピタキシャル層（ＨＥＭＴ用エピタキシャル層）
４ ヘテロバイポーラトランジスタ用エピタキシャル層（ＨＢＴ用エピタキシャル層）
【技術分野】
【０００１】
本発明は、良好な電気特性を有するトランジスタ素子用エピタキシャルウェハの製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応、消費電力の低減などが要求されている。
【０００３】
このような端末機器用のパワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
【０００４】
ヘテロバイポーラトランジスタ（ＨＢＴ）の動作は、基本的には通常のバイポーラトランジスタ（ＢＪＴ）と同様である。
【０００５】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ｎｐｎ型ＢＪＴでは、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
【０００６】
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベースエミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、ＨＢＴでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
【０００７】
図５に示されるように、従来のＨＢＴ素子５０は、半絶縁性ＧａＡｓ基板５１上に、サブコレクタ層５２となるｎ−ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層５３となるｎ−ＧａＡｓ層を厚さ７００ｎｍ、ベース層５４となるｐ−ＧａＡｓ層を厚さ８０ｎｍ、エミッタ層５５となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を４０ｎｍ、エミッタコンタクト層５６となるｎ−ＧａＡｓ層を１００ｎｍ、ｇｒａｄｅｄノンアロイ層５７となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０から０．５）を５０ｎｍ、均一組成ノンアロイ層５８となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を５０ｎｍ、を順に積層したものである。
【０００８】
一方、ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有する。ヘテロ結合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【０００９】
図６に示されるように、従来のＨＥＭＴ素子６１は、半絶縁性ＧａＡｓ基板６２上に、アンドープＧａＡｓバッファ層６３、ｎ−ＡｌxＧａ1-xＡｓ電子供給層６４、アンドープＡｌxＧａ1-xＡｓスペーサ層６５、アンドープＩｎxＧａ1-xＡｓチャネル層６６、アンドープＡｌxＧａ1-xＡｓスペーサ層６７、ｎ−ＡｌxＧａ1-xＡｓ電子供給層６８、ｎ−ＧａＡｓキャップ層６９を順に積層したものである。
【００１０】
ＨＥＭＴでは、増幅効率を上げることにより、低電圧での動作が可能となり、消費電力の低減の要求に応えることができる。しかし、増幅率を高増幅率にして動作させた場合には、出力信号に歪みが生じるという問題がある。
【００１１】
そこで、電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性の良いＨＥＭＴを１つの増幅器モジュールに用いることで、出力信号の歪みを抑え、消費電力の低減を図ることが行われている。例えば、特許文献１には、ＧａＡｓ基板上にＨＢＴ用エピタキシャル層が形成され、そのＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層が形成された集積型のトランジスタ素子が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−２２８７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１のようなトランジスタ素子構造では、ＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層を成長させるため、ＨＢＴ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層を成長させる際の成長温度によりＨＢＴ用エピタキシャル層のチャネル層等の結晶性が劣化し、ＨＢＴ用エピタキシャル層において電流利得が低下する問題があった。
【００１４】
また、基板上にＨＥＭＴ用エピタキシャル層を成長させ、その上にＨＢＴ用エピタキシャル層を成長させたトランジスタ素子も検討されているが、大容量化のためにＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を高くしすぎると、ＨＥＭＴ用エピタキシャル層の移動度が低下する問題があった。
【００１５】
そこで、本発明者はＨＥＭＴ用エピタキシャル層の移動度を低下させることのないキャリア濃度の上限値について検討し、ＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を１×１０19ｃｍ-3以下とすることにより、ＨＥＭＴ用エピタキシャル層の移動度を高く維持できることを提案した（特願２００８−００７８５３）。
【００１６】
この先願の発明においては、大容量化のために、電子供給層のキャリア濃度に着目し、電子供給層のキャリア濃度とＨＥＭＴ用エピタキシャル層の移動度の関係を測定し、キャリア濃度を１×１０19ｃｍ-3より高くしても移動度が低下することを見出し、キャリア濃度の上限を規定することにより、ＨＥＭＴ用エピタキシャル層の移動度を高く維持できることを見出した。
【００１７】
その後のさらなる検討で、キャリア濃度を規定してＨＥＭＴ用エピタキシャル層上にＨＢＴ用エピタキシャル層を成長する際に、ＨＥＭＴ用エピタキシャル層の電子供給層のキャリア濃度を適正に保っても、ＨＥＭＴ用エピタキシャル層の移動度が低下し、初期の性能を十分に発揮できないことが分かった。
【００１８】
そこで、本発明の目的は、ＨＥＭＴ用エピタキシャル層の移動度を低下させることのない、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができるトランジスタ素子用エピタキシャルウェハの製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、ヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ用エピタキシャル層を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層を、前記成長温度よりも低温で成長させるトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２０】
請求項２の発明は、基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、サブコレクタ層及びコレクタ層を有するヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ用エピタキシャル層を、有機金属気相成長法により、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下、成長速度０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層の少なくとも前記サブコレクタ層及び前記コレクタ層を、有機金属気相成長法により、成長温度４００℃以上６００℃以下、Ｖ／III比１以上７５以下で成長させ、前記サブコレクタ層は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、前記コレクタ層は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成するトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２１】
請求項３の発明は、前記高電子移動度トランジスタ用エピタキシャル層は、キャリア濃度が５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である電子供給層を有する請求項１又は２に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２２】
請求項４の発明は、前記電子供給層は、膜厚が１ｎｍ以上２０ｎｍ以下である請求項３に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２３】
請求項５の発明は、前記電子供給層は、Ｓｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層か、或いはＳｉをドープしたｎ−ＩｎＧａＰ層からなる請求項３又は４に記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【００２４】
請求項６の発明は、前記高電子移動度トランジスタ用エピタキシャル層と前記ヘテロバイポーラトランジスタ用エピタキシャル層との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層を形成する請求項１〜５のいずれかに記載のトランジスタ素子用エピタキシャルウェハの製造方法である。
【発明の効果】
【００２５】
本発明によれば、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明より製造されたトランジスタ素子用エピタキシャルウェハの積層構造図である。
【図２】第１電子供給層のキャリア濃度と高電子移動度トランジスタ用エピタキシャル層の移動度との関係を示す図である。
【図３】ストッパ層の膜厚とシートキャリア濃度との関係を示す図である。
【図４】ＨＢＴ用エピタキシャル層成長時の基板最高温度と高電子移動度トランジスタ用エピタキシャル層の移動度との関係を示す図である。
【図５】ＨＢＴ素子の積層構造図である。
【図６】ＨＥＭＴ素子の積層構造図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２８】
先ず、本発明により製造されたトランジスタ素子用エピタキシャルウェハについて説明する。
【００２９】
図１は、本発明により製造されたトランジスタ素子用エピタキシャルウェハの積層構造図である。
【００３０】
図１に示すように、トランジスタ素子用エピタキシャルウェハ１は、半絶縁性ＧａＡｓからなる基板２上に、高電子移動度トランジスタ用エピタキシャル層（ＨＥＭＴ用エピタキシャル層）３が形成され、そのＨＥＭＴ用エピタキシャル層３上に、ｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）からなるストッパ層１２を介して、ヘテロバイポーラトランジスタ用エピタキシャル層（ＨＢＴ用エピタキシャル層）４が形成された構造（Ｂｉ−ＦＥＴ（登録商標）構造）を有するものである。
【００３１】
ＨＥＭＴ用エピタキシャル層３は、バッファ層５となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．２８）を厚さ５００ｎｍ、第１電子供給層６となるｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１５ｎｍ、スペーサ層７となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、チャネル層８となるＩｎxＧａ1-xＡｓ層（ｘ＝０．１８）を厚さ１５ｎｍ、スペーサ層９となるｕｎ−ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）を厚さ１０ｎｍ、第２電子供給層１０となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を厚さ１５ｎｍ、ショットキー層１１となるｕｎ−ＧａＡｓ層を厚さ３０ｎｍ、を順に積層することにより形成される。
【００３２】
ＨＢＴ用エピタキシャル層４は、サブコレクタ層１３となるｎ−ＧａＡｓ層を厚さ５００ｎｍ、コレクタ層１４となるｎ−ＧａＡｓ層を７００ｎｍ、ベース層１５となるｐ−ＧａＡｓ層を厚さ１２０ｎｍ、エミッタ層１６となるｎ−ＩｎxＧａ1-xＰ層（ｘ＝０．４８）を厚さ４０ｎｍ、バラスト層１７となるｎ−ＧａＡｓ層を厚さ１００ｎｍ、ｇｒａｄｅｄノンアロイ層１８となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０から０．５）を厚さ５０ｎｍ、均一組成ノンアロイ層１９となるｎ−ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）を厚さ５０ｎｍ、を順に積層することにより形成される。
【００３３】
このように、トランジスタ素子用エピタキシャルウェハ１は、チャネル層８よりも下部に第１電子供給層６が設けられ、チャネル層８よりも上部に第２電子供給層１０が設けられた構造である。
【００３４】
次に、本発明のトランジスタ素子用エピタキシャルウェハ１の製造方法を説明する。
【００３５】
トランジスタ素子用エピタキシャルウェハ１を製造する際には、ＨＥＭＴ用エピタキシャル層３を成長させた後にＨＢＴ用エピタキシャル層４を成長させるが、ＨＥＭＴ用エピタキシャル層３を形成した後に形成するＨＢＴ用エピタキシャル層４の成長温度によっては、その熱により下側のＨＥＭＴ用エピタキシャル層３の各電子供給層６，１０から電子が拡散して移動度が低下してしまう問題があった。
【００３６】
そこで、本発明者は、ＨＥＭＴ用エピタキシャル層３の移動度を低下させることなくＨＢＴ用エピタキシャル層４を成長させるトランジスタ素子用エピタキシャルウェハ１の製造方法について検討し、その結果本発明に至った。
【００３７】
本発明のトランジスタ素子用エピタキシャルウェハ１の製造方法では、先ず、基板２上に、III族原料ガス、Ｖ族原料ガス、ドーパント原料ガスなどを供給し、ＭＯＶＰＥ成長法により、バッファ層５、第１電子供給層６、スペーサ層７、チャネル層８、スペーサ層９、第２電子供給層１０、ショットキー層１１を順次成長させてＨＥＭＴ用エピタキシャル層３を形成し、ＨＥＭＴ用エピタキシャル層３上にストッパ層１２を成長させる。ＨＥＭＴ用エピタキシャル層３の各層及びストッパ層１２を成長させる際は、成長温度を６００℃以上７５０℃以下、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、各層の成長速度を０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下、Ｖ／III比を１０以上１５０以下とする。
【００３８】
各電子供給層６，１０にドープするドーピング剤にはＳｉを用いるとよい。また、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下とするとよい。これにより、ＨＥＭＴ用エピタキシャル層３の移動度の低下を防止できる。
【００３９】
また、ＨＥＭＴ用エピタキシャル層３の上層に形成されるストッパ層１２の膜厚は、６ｎｍ以上１２ｎｍ以下、より好ましくは９．５ｎｍ以下とするとよい。これにより、エッチングの際にストッパとしての役割を十分に果たすことができる。また、９．５ｎｍ以下とすることが好ましい理由は、縦方向の抵抗（オン抵抗）を抑制するためである（ストッパ層１２の膜厚を厚くすると、オン抵抗が高くなる）。
【００４０】
その後、ストッパ層１２上に、サブコレクタ層１３、コレクタ層１４、ベース層１５、エミッタ層１６、バラスト層１７、ｇｒａｄｅｄノンアロイ層１８、均一組成ノンアロイ層１９を順次成長させてＨＢＴ用エピタキシャル層４を形成する。ＨＢＴ用エピタキシャル層４の各層を成長させる際は、成長温度をＨＥＭＴ用エピタキシャル層３の成長温度よりも低く、具体的には４００℃以上６００℃以下とする。また、成長圧力を６６６６Ｐａ（５０ｔｏｒｒ）、各層の成長速度を０．１ｎｍ／ｓｅｃ以上３．０ｎｍ／ｓｅｃ以下、Ｖ／III比を０．５以上３００以下とする。このうち、サブコレクタ層１３、コレクタ層１４の成長時のＶ／III比は１以上７５以下とする。
【００４１】
サブコレクタ層１３は、金属電極とのオーミックコンタクトを形成するための層であるので、キャリア濃度を高く、具体的にはキャリア濃度を１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下とし、直列抵抗値を減らすべく膜厚を２００ｎｍ以上８００ｎｍ以下となるように厚く形成する。
【００４２】
また、コレクタ層１４は、ベース層１５から電子を引き抜くための層であるので、キャリア濃度を小さく、具体的にはキャリア濃度を５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下とし、直列抵抗値を減らすべく膜厚を４００ｎｍ以上８００ｎｍ以下となるように厚く形成する。
【００４３】
以上より、トランジスタ素子用エピタキシャルウェハ１が得られる。得られたトランジスタ素子用エピタキシャルウェハ１をエッチングにより所望の素子形状に加工することにより、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ高移動度のトランジスタ素子を製造できる。
【００４４】
次に、本発明の数値限定の理由を述べる。
【００４５】
先ず、ＨＢＴ用エピタキシャル層４を４００℃以上６００℃以下の温度で成長させる理由を説明する。
【００４６】
本発明者は、ＨＥＭＴ用エピタキシャル層３の成長温度（６００℃以上７５０℃以下）を一定として、ＨＢＴ用エピタキシャル層４を構成する各層の成長時の成長温度（基板最高温度）を３５０℃から６５０℃まで変化させて、実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、そのそれぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、移動度を確認した。なお、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５×１０18ｃｍ-3とした。
【００４７】
製造された各トランジスタ素子の動作結果（移動度の違い）を表１及び図２に示す。
【００４８】
【表１】
【００４９】
表１において、移動度はＨＥＭＴ用エピタキシャル層３の移動度のことである。
【００５０】
表１及び図２に示すように、基板最高温度が４００℃以上６００℃以下であれば、ＨＥＭＴ用エピタキシャル層３の移動度が約５５００ｃｍ2／Ｖ・ｓの高い位置で安定する。成長温度が６００℃を超える場合、ＨＥＭＴ用エピタキシャル層３を構成する各層に加わる熱が大きく、各電子供給層６，１０からの電子の拡散により移動度が低下したものと考えられる。なお、成長温度が４００℃より低い温度では、ガス分解が起こりにくく、又はほとんど起こらず、ＨＢＴ用エピタキシャル層４の成長が困難であることから、下限値を４００℃とした。
【００５１】
各電子供給層６，１０のキャリア濃度を、１×１０18ｃｍ-3としたトランジスタ素子用エピタキシャルウェハについても、同様に基板最高温度を変化させて移動度を確認したところ、同様に４００℃以上６００℃以下では、移動度が約５３００ｃｍ2／Ｖ・ｓの高い位置で安定していたが、４００℃より低くなると、又は６００℃を超えると、急激に移動度が低下することが確認できた。また、各電子供給層６，１０の厚さは、１ｎｍ以上２０ｎｍ以下、より好ましくは、８ｎｍ以上１５ｎｍ以下であれば、良好な結果が得られることが分かった。
【００５２】
よって、本発明においては、ＨＢＴ用エピタキシャル層４の成長温度を４００℃以上６００℃以下としている。
【００５３】
次に、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下とする理由を説明する。
【００５４】
本発明者は、第１電子供給層６のキャリア濃度を１．５×１０19ｃｍ-3から１．０×１０17ｃｍ-3まで変えて、表２のように実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、そのそれぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、移動度を確認した。このとき第２電子供給層１０のキャリア濃度は、第１電子供給層６のキャリア濃度と等しくなるようにし、キャリア濃度以外の製造条件は同じとした。なお、ＨＢＴ用エピタキシャル層４の成長温度は５７０℃とした。
【００５５】
製造された各トランジスタ素子の動作結果（移動度の違い）を表２及び図３に示す。また、製造された各トランジスタ素子は、ＨＢＴ用エピタキシャル層４のベース抵抗が２２０Ω／ｓｑ、電流利得が１２０（電流密度１ｋＡ／ｃｍ2）であった。
【００５６】
【表２】
【００５７】
表２において、移動度はＨＥＭＴ用エピタキシャル層３の移動度のことであり、シートキャリア濃度はＨＥＭＴ用エピタキシャル層３のシートキャリア濃度であり、ピンチオフ電圧は、ＨＢＴ用エピタキシャル層４のピンチオフ電圧である。
【００５８】
表２及び図３に示すように、第１電子供給層６のキャリア濃度を高くすると、ＨＥＭＴ用エピタキシャル層３の移動度は低く抑えられるのに対し、第１電子供給層６のキャリア濃度を低くすると、ＨＥＭＴ用エピタキシャル層３の移動度を高くすることができる。
【００５９】
特に、第１電子供給層６のキャリア濃度を１×１０19ｃｍ-3以下にすることで、５０００ｃｍ2／Ｖ・ｓ以上の高い移動度で、ほぼ一定に保つことができる。言い換えると、キャリア濃度がある閾値を超えると移動度が急激に低下している。
【００６０】
これは、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４を成長させると、ＨＢＴ用エピタキシャル層４を構成するエピタキシャル層の成長の際の熱がＨＥＭＴ用エピタキシャル層３に加わり、ＨＥＭＴ用エピタキシャル層３の第１電子供給層６からスペーサ層７に電子が拡散するためと考えられる。
【００６１】
つまり、第１電子供給層６のキャリア濃度を１×１０19ｃｍ-3以下とすることで、第１電子供給層６からの電子の拡散が抑えられ、その結果、ＨＥＭＴ用エピタキシャル層３の移動度が十分に高く維持されるものと考えられる。また、同様に第２電子供給層１０のキャリア濃度が１×１０19ｃｍ-3以下であれば、ＨＥＭＴ用エピタキシャル層３の移動度が十分に高く維持されるものと考えられる。
【００６２】
また、第１電子供給層６のキャリア濃度を５．０×１０17ｃｍ-3未満とするとＨＥＭＴとして良好な動作が得られなかった。
【００６３】
そのため、本発明においては、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下としている。トランジスタ素子としての電気特性の観点から言えば、第１電子供給層６及び第２電子供給層１０のキャリア濃度の上限は２．５×１０18ｃｍ-3以下であることがより好ましい。これにより、Ｓｉの拡散を抑えることでトランジスタ素子としての電気特性を良好に保つことができる。
【００６４】
次に、ＨＥＭＴ用エピタキシャル層３とＨＢＴ用エピタキシャル層４との間に設けられるストッパ層１２の膜厚を６ｎｍ以上１２ｎｍ以下とする理由を説明する。
【００６５】
トランジスタ素子は、トランジスタ素子用エピタキシャルウェハ１を、トランジスタ素子構造とするために、適宜エッチングにより所望の素子形状に加工することにより形成する。
【００６６】
このとき、ショットキー層１１上に形成されるストッパ層１２により、エッチングの進行を止めることが行われるが、ストッパ層１２は、ＨＥＭＴ用エピタキシャル層３の特性を劣化させる問題があるため、できるだけ薄く形成することが望ましい。
【００６７】
本発明者は、ストッパ層１２の膜厚を異ならせて、実施例及び比較例のトランジスタ素子用エピタキシャルウェハを製造し、それぞれのトランジスタ素子用エピタキシャルウェハよりトランジスタ素子を製造し、シートキャリア濃度を確認した。なお、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５×１０18ｃｍ-3とした。
【００６８】
製造された各トランジスタ素子の動作結果（シートキャリア濃度の違い）を図４に示す。図４に示すように、ストッパ層１２の膜厚が６ｎｍ未満では、シートキャリア濃度が急激に低下する。
【００６９】
特許文献１のような従来の構造（ＨＴＢ用エピタキシャル層上にＨＥＭＴ用エピタキシャル層が形成された構造）のトランジスタ素子用エピタキシャルウェハでは、ストッパ層の膜厚を４ｎｍ程度とすることで良好な電気特性を得られていたが、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４が形成された構造を有するトランジスタ素子用エピタキシャルウェハ１では、ストッパ層１２の膜厚を６ｎｍ未満としたのでは、ストッパ層１２でエッチングを完全に止めることができないことが分かった。これは、本発明では、ストッパ層１２形成後に、ＨＢＴ用エピタキシャル層４を成長させることから、ストッパ層１２に熱が加わり、ストッパとしての性能が低下することが原因と考えられる。
【００７０】
そこで、本発明では、ストッパ層１２の膜厚を６ｎｍ以上としている。また、ストッパ層１２を厚くすることで、ＨＥＭＴ用エピタキシャル層３の移動度の低下が引き起こされることを考慮して、ストッパ層１２の膜厚の上限を１２ｎｍとした。
【００７１】
以上説明したように、本発明によれば、ＨＥＭＴ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ＨＢＴ用エピタキシャル層４を、ＨＥＭＴ用エピタキシャル層３の成長温度よりも低温、具体的には４００℃以上６００℃以下で成長させるため、ＨＥＭＴ用エピタキシャル層３上にＨＢＴ用エピタキシャル層４を成長させる際の熱により各電子供給層６，１０から電子が拡散するのを抑え、ＨＥＭＴ用エピタキシャル層３の移動度が低下するのを防ぐことができ、電気特性の良いトランジスタ素子用エピタキシャルウェハ１を製造することができる。
【００７２】
本発明では、サブコレクタ層１３は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、コレクタ層１４は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成するため、金属電極とのオーミックコンタクトを形成でき、また直列抵抗値を減らすことができ、良好な電気特性を実現できる。
【００７３】
また、本発明では、基板２上にＨＥＭＴ用エピタキシャル層３を構成するエピタキシャル層を成長させ、その上にＨＢＴ用エピタキシャル層４を構成するエピタキシャル層を成長させるため、特許文献１の構造のように、ＨＥＭＴ用エピタキシャル層を成長させる際の成長温度によりチャネル層８等の結晶性が劣化し、ＨＢＴ用エピタキシャル層４において電流利得が低下することはない。
【００７４】
さらに、本発明では、第１電子供給層６及び第２電子供給層１０のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下、その膜厚を１ｎｍ以上２０ｎｍ以下とするので、ＨＢＴ用エピタキシャル層４の成長の際に、第１電子供給層６及び第２電子供給層１０から電子が拡散するのを抑えられ、その結果、ＨＥＭＴ用エピタキシャル層３の移動度を十分に高く維持することができる。
【００７５】
また、本発明では、ＨＥＭＴ用エピタキシャル層３とＨＢＴ用エピタキシャル層４との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層１２を形成するため、ＨＥＭＴ用エピタキシャル層３の移動度を低下させることなく、またエッチングの際にストッパのとしての役割を十分に果たすことができ、結果としてシートキャリア濃度が低下するのを防止できる。
【００７６】
本実施の形態においては、各電子供給層６，１０のドーピング剤として、Ｓｉを用いたが、他にもＳｅやＴｅを用いてもよい。また、基板２として半絶縁性ＧａＡｓ基板を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【００７７】
本実施の形態においては、第１電子供給層６と第２電子供給層１０のキャリア濃度を同じ濃度としたが、第１電子供給層６及び第２電子供給層１０のキャリア濃度は、５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下であれば、それぞれ異なっていてもよい。また、第２電子供給層１０は、ｎ−ＩｎＧａＰ層としたが、ｎ−ＡｌＧａＡｓ層で構成するようにしてもよい。
【００７８】
さらに、本実施の形態においては、チャネル層８よりも下部に第１電子供給層６を設け、チャネル層８よりも上部に第２電子供給層１０を設ける構造としたが、チャネル層８よりも下部には電子供給層を設けず、チャネル層８よりも上部にのみ電子供給層（図１の第２電子供給層１０に相当）を設ける構造とするようにしてもよい。この電子供給層は、ｎ−ＩｎＧａＰ層、ｎ−ＡｌＧａＡｓ層のいずれで構成するようにしてもよい。
【００７９】
このチャネル層８よりも上部にのみ電子供給層を設ける構造としたトランジスタ素子用エピタキシャルウェハでも移動度の確認を行ったところ、電子供給層のキャリア濃度を５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下、ＨＢＴ用エピタキシャル層４の成長温度を上記の条件の範囲内とすることで、ＨＥＭＴ用エピタキシャル層３の移動度の低下を抑えることができた。また、チャネル層８よりも上部には電子供給層を設けず、チャネル層８よりも下部にのみ電子供給層（図１の第１電子供給層６に相当）を設けても、同様の結果が得られる。
【００８０】
また、本実施の形態においては、ＨＢＴ用エピタキシャル層４の成長温度を４００℃以上６００℃以下としたが、コレクタ層１４までは４００℃以上６００℃以下で成長させ、それより上層（ベース層１５から均一組成ノンアロイ層１９まで）を６００℃より高い温度、例えば６５０℃で成長させるようにしてもよい。
【００８１】
この上層を６５０℃で成長させたトランジスタ素子用エピタキシャルウェハの移動度を確認したところ、移動度の若干の低下が確認されたが、各電子供給層６，１０のキャリア濃度が５×１０18ｃｍ-3の場合、移動度が約５４００ｃｍ2／Ｖ・ｓの高い位置で安定することを確認した。
【００８２】
この結果によれば、ベース層１５、エミッタ層１６の形成後、アニール処理が必要になったとしても、サブコレクタ層１３、コレクタ層１４を４００℃以上６００℃以下で成長させれば、移動度の低下を防ぐことができると考えられる。これは、サブコレクタ層１３、コレクタ層１４という比較的膜厚の厚い層を積層することで、アニール処理を行う層からＨＥＭＴ用エピタキシャル層３の距離が離れ、また、ベース層１５から均一組成ノンアロイ層１９までの層は成長時間も短時間であり、アニール処理によるＨＥＭＴ用エピタキシャル層３への熱の影響を受けにくいためと考えられる。
【符号の説明】
【００８３】
１ トランジスタ素子用エピタキシャルウェハ
２ 基板
３ 高電子移動度トランジスタ用エピタキシャル層（ＨＥＭＴ用エピタキシャル層）
４ ヘテロバイポーラトランジスタ用エピタキシャル層（ＨＢＴ用エピタキシャル層）
【特許請求の範囲】
【請求項１】
基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、ヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、
前記高電子移動度トランジスタ用エピタキシャル層を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層を、前記成長温度よりも低温で成長させることを特徴とするトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項２】
基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、サブコレクタ層及びコレクタ層を有するヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、
前記高電子移動度トランジスタ用エピタキシャル層を、有機金属気相成長法により、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下、成長速度０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層の少なくとも前記サブコレクタ層及び前記コレクタ層を、有機金属気相成長法により、成長温度４００℃以上６００℃以下、Ｖ／III比１以上７５以下で成長させ、前記サブコレクタ層は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、前記コレクタ層は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成することを特徴とするトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項３】
前記高電子移動度トランジスタ用エピタキシャル層は、キャリア濃度が５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である電子供給層を有する請求項１又は２に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項４】
前記電子供給層は、膜厚が１ｎｍ以上２０ｎｍ以下である請求項３に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項５】
前記電子供給層は、Ｓｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層か、或いはＳｉをドープしたｎ−ＩｎＧａＰ層からなる請求項３又は４に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項６】
前記高電子移動度トランジスタ用エピタキシャル層と前記ヘテロバイポーラトランジスタ用エピタキシャル層との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層を形成する請求項１〜５のいずれかに記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項１】
基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、ヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、
前記高電子移動度トランジスタ用エピタキシャル層を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層を、前記成長温度よりも低温で成長させることを特徴とするトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項２】
基板上に高電子移動度トランジスタ用エピタキシャル層を形成し、該高電子移動度トランジスタ用エピタキシャル層上に、サブコレクタ層及びコレクタ層を有するヘテロバイポーラトランジスタ用エピタキシャル層を形成するトランジスタ素子用エピタキシャルウェハの製造方法において、
前記高電子移動度トランジスタ用エピタキシャル層を、有機金属気相成長法により、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下、成長速度０．１ｎｍ／ｓｅｃ以上２．０ｎｍ／ｓｅｃ以下で成長させ、前記ヘテロバイポーラトランジスタ用エピタキシャル層の少なくとも前記サブコレクタ層及び前記コレクタ層を、有機金属気相成長法により、成長温度４００℃以上６００℃以下、Ｖ／III比１以上７５以下で成長させ、前記サブコレクタ層は、キャリア濃度が１×１０18ｃｍ-3以上７×１０18ｃｍ-3以下、かつ膜厚が２００ｎｍ以上８００ｎｍ以下となるように形成し、前記コレクタ層は、キャリア濃度が５×１０15ｃｍ-3以上３×１０16ｃｍ-3以下、かつ膜厚が４００ｎｍ以上８００ｎｍ以下となるように形成することを特徴とするトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項３】
前記高電子移動度トランジスタ用エピタキシャル層は、キャリア濃度が５．０×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である電子供給層を有する請求項１又は２に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項４】
前記電子供給層は、膜厚が１ｎｍ以上２０ｎｍ以下である請求項３に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項５】
前記電子供給層は、Ｓｉ，Ｓｅ，Ｔｅのいずれかをドープしたｎ−ＡｌＧａＡｓ層か、或いはＳｉをドープしたｎ−ＩｎＧａＰ層からなる請求項３又は４に記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【請求項６】
前記高電子移動度トランジスタ用エピタキシャル層と前記ヘテロバイポーラトランジスタ用エピタキシャル層との間に、膜厚が６ｎｍ以上１２ｎｍ以下のストッパ層を形成する請求項１〜５のいずれかに記載のトランジスタ素子用エピタキシャルウェハの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２６３０１８（Ｐ２０１０−２６３０１８Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２００９−１１１４１２（Ｐ２００９−１１１４１２）
【出願日】平成２１年４月３０日（２００９．４．３０）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２１年４月３０日（２００９．４．３０）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]