保護回路、および電子機器
【課題】交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能な保護回路および電子機器を提供する。
【解決手段】電子機器は、保護回路と、ＤＣ／ＤＣコンバータと、負荷回路とを備える。電子機器は、入力端子を介して電源装置と保護回路とを接続する。保護回路は、電源電圧が印加される入力端子と、電源電圧を出力する出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。スイッチ部は、入力端子と出力端子との間の、電気的な接続と遮断とを切り替え、コンデンサ部は、電源電圧のピーク電圧を保持する。交流検出部は、電源電圧とコンデンサ部が保持するピーク電圧との電位差から交流電源の接続を検出する。信号部は、交流電源の接続の検出にもとづいてスイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する。
【解決手段】電子機器は、保護回路と、ＤＣ／ＤＣコンバータと、負荷回路とを備える。電子機器は、入力端子を介して電源装置と保護回路とを接続する。保護回路は、電源電圧が印加される入力端子と、電源電圧を出力する出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。スイッチ部は、入力端子と出力端子との間の、電気的な接続と遮断とを切り替え、コンデンサ部は、電源電圧のピーク電圧を保持する。交流検出部は、電源電圧とコンデンサ部が保持するピーク電圧との電位差から交流電源の接続を検出する。信号部は、交流電源の接続の検出にもとづいてスイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、保護回路、および電子機器に関する。
【背景技術】
【０００２】
電子機器には、入力端子を介して外部電源装置と接続され、電源供給を受けるものがある。電子機器には、外部電源装置から電源供給を受けて、スイッチング電源などのＤＣ／ＤＣコンバータにより所要の電圧に変換して負荷装置への電源供給をおこなうものもある。
【０００３】
こうした電子機器の入力端子は、交流電源の入力端子と、直流電源の入力端子とを兼用するものがあり、電子機器には、ＤＣ／ＤＣコンバータにユーザが誤って交流電圧を印加しないように保護する必要があった。また、電子機器の入力端子が交流電源の入力端子と、直流電源の入力端子とで兼用されていない場合であっても、電子機器は、意図しない交流電圧の印加からＤＣ／ＤＣコンバータを保護する必要がある。そのため、交流電圧の印加からＤＣ／ＤＣコンバータを保護する保護回路が知られている。
【０００４】
また、保護回路が直流電圧を誤って交流電圧と検出してしまう場合があり、これを防止するために、コンデンサを通過する交流成分にもとづいて電源電圧が交流電圧であるか否かを検出する検出部を備えた保護回路の提案がある（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２２６９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、電子機器には、低電圧と高電圧のように異なる電圧が印加される場合がある。たとえば、スタンバイモードと通常モードを移行するような電子機器は、直流電源電圧としてスタンバイモード時の低電圧と通常モード時の高電圧とが印加される場合がある。
【０００７】
このような電子機器の保護回路は、交流と認識する領域（スルーレート（周波数））がコンデンサと抵抗の時定数によって設定されているため、時定数以上の傾きとなる電圧変化を交流電源の印加として誤検出してしまうことがあった。
【０００８】
本技術は、このような点に鑑みてなされたものであり、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能な保護回路、および電子機器の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、保護回路は、入力端子と、出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。入力端子は、電源電圧が印加される。出力端子は、電源電圧を出力する。スイッチ部は、入力端子と出力端子との間の、電気的な接続と遮断とを切り替える。コンデンサ部は、電源電圧のピーク電圧を保持する。交流検出部は、電源電圧とコンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する。信号部は、交流検出部による交流電源の接続の検出にもとづいてスイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する。
【００１０】
また、上記課題を解決するために、電子機器は、負荷回路と、ＤＣ／ＤＣコンバータと、入力端子と、出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。ＤＣ／ＤＣコンバータは、負荷回路を駆動する。入力端子は、電源電圧が印加される。出力端子は、ＤＣ／ＤＣコンバータに電源電圧を出力する。
【発明の効果】
【００１１】
上記の保護回路、および電子機器によれば、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能とする。
【図面の簡単な説明】
【００１２】
【図１】実施形態の電子機器の構成例を示す図である。
【図２】実施形態の保護回路の構成例を示す図である。
【図３】実施形態の保護回路に入力される交流電源を示す図である。
【図４】実施形態の保護回路に交流電源が入力された状態（タイミングＴ１）を示す図である。
【図５】実施形態の保護回路に交流電源が入力された状態（タイミングＴ２）を示す図である。
【図６】実施形態の保護回路に交流電源が入力された状態（タイミングＴ３）を示す図である。
【図７】実施形態の保護回路に交流電源が入力された状態（タイミングＴ４）を示す図である。
【図８】実施形態の保護回路に過電圧が入力された状態を示す図である。
【図９】実施形態の保護回路に逆極性電圧が入力された状態を示す図である。
【発明を実施するための形態】
【００１３】
以下、本技術の実施形態を図面を参照して詳細に説明する。まず、実施形態の電子機器について図１を用いて説明する。図１は、実施形態の電子機器の構成例を示す図である。
【００１４】
電子機器１は、たとえば、システムカメラなどの電子機器であって、電源装置２から電源供給を受けて動作する。電子機器１は、機能を制限して消費電力を抑えたスタンバイ状態と、通常動作可能な通常状態とに切替可能である。電子機器１は、たとえば、スタンバイ状態においてＤＣ３８Ｖが、通常状態においてＤＣ１８０Ｖが給電される。
【００１５】
電子機器１は、保護回路３と、ＤＣ／ＤＣコンバータ４と、負荷回路５とを備える。電子機器１は、入力端子３ａを介して電源装置２と保護回路３とを接続する。入力端子３ａは、たとえば、図示しないＡＣ電源とも接続可能なコネクタである。
【００１６】
保護回路３は、電源装置２から電源電圧が印加され、直流電源電圧が印加されたときに、電源装置２とＤＣ／ＤＣコンバータ４とを電気的に接続する処理をおこなう。すなわち、保護回路３は、ＤＣ／ＤＣコンバータ４に交流電源電圧が印加されるのを防止するための保護回路として機能する。
【００１７】
ＤＣ／ＤＣコンバータ４は、保護回路３を介して、電源装置２から直流電源電圧を受けて変圧処理を行い、変圧した直流電圧を負荷回路５に印加する。
【００１８】
負荷回路５は、ＤＣ／ＤＣコンバータ４から印加された直流電圧により駆動する。
【００１９】
次に、保護回路３の具体的な構成について図２を用いて説明する。図２は、実施形態の保護回路の構成例を示す図である。
【００２０】
保護回路３は、電源装置２と接続される入力端子３ａと、ＤＣ／ＤＣコンバータ４と接続される出力端子３ｂとを備える。また、保護回路３は、コンデンサ部１０と、交流検出部１１と、信号部１２、１３と、スイッチ部１４と、遅延部１５と、過電圧保護部１６と、逆極性入力保護部１７とを備える。
【００２１】
コンデンサ部１０は、コンデンサＣ２からなる。コンデンサＣ２は、ダイオードＤ１、Ｄ２、抵抗Ｒ６を介して電源電圧のピーク電圧まで充電され、ピーク電圧を保持する。たとえば、コンデンサ部１０は、入力端子３ａにＤＣ３８Ｖが印加されている場合に３８Ｖに充電され、入力端子３ａにＤＣ１８０Ｖが印加されている場合に１８０Ｖに充電される。また、コンデンサ部１０は、入力端子３ａにＡＣ１００Ｖが印加されている場合に約１４０Ｖに充電される。
【００２２】
交流検出部１１は、ツェナダイオードＺＤ３からなる。ツェナダイオードＺＤ３は、カソードをコンデンサＣ２側にして接続する。ツェナダイオードＺＤ３は、Ａ点（電位Ｖａ）とＢ点（電位Ｖｂ）の電位差がツェナ電圧Ｖｚ３以上（Ｖａ≧Ｖｂ）となった場合にオンする。このように、交流検出部１１は、コンデンサ部１０に印加されたピーク電圧からツェナ電圧Ｖｚの電圧降下にもとづいて交流検出をおこなう。これにより、従来のコンデンサと抵抗によって設定される時定数以上の傾きとなる電圧変化を交流電源と判定した保護回路と比較して保護回路３は、交流電源の誤検出が低減し、交流電源の検出精度が向上する。
【００２３】
信号部１２、１３は、それぞれフォトカプラＵ１、Ｕ２からなる。フォトカプラＵ１、Ｕ２は、それぞれ１対のフォトダイオードとフォトトランジスタを内蔵する。フォトカプラＵ１、Ｕ２が内蔵するフォトダイオードは、コンデンサＣ２、ツェナダイオードＺＤ３と直列接続する。これにより、ツェナダイオードＺＤ３がオンしたときに、コンデンサＣ２の放電によりフォトダイオードが点灯し、フォトトランジスタをオンする。このように、信号部１２、１３は、交流検出部１１による交流電源の接続の検出にもとづいて制御信号を出力する。
【００２４】
なお、信号部１２が出力する制御信号は、トランジスタＱ１を介してスイッチ部１４を制御する。また、信号部１３が出力する制御信号は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）Ｑ３を制御する。
【００２５】
スイッチ部１４は、ＭＯＳ−ＦＥＴ（Ｑ２）からなる。ＭＯＳ−ＦＥＴ（Ｑ２）は、ソースを入力端子３ａ側、ドレインを出力端子３ｂ側にして、ゲートをトランジスタＱ１のコレクタと接続する。これにより、ＭＯＳ−ＦＥＴ（Ｑ２）は、トランジスタＱ１のオン／オフにもとづいて制御され、入力端子３ａと出力端子３ｂとの間の電気的な接続と遮断とを切替可能にしている。すなわち、スイッチ部１４は、信号部１２が出力する制御信号にしたがい制御される。このようにして、保護回路３は、検出した交流電源を遮断することができる。
【００２６】
遅延部１５は、抵抗Ｒ５とコンデンサＣ１とからなる。遅延部１５は、スイッチ部１４のオフからオンへの切替を、設定時間遅延させる。設定時間（遅延時間）は、交流電源入力中のツェナダイオードＺＤ３のオフ時間以上となる。すなわち、設定時間は、Ａ点（電位Ｖａ）とＢ点（電位Ｖｂ）の電位差がツェナ電圧Ｖｚ未満（Ｖａ＜Ｖｂ）にある時間以上である。これにより、保護回路３は、一旦検出した交流電源を継続的に遮断することができる。
【００２７】
なお、設定時間（遅延時間）は、入力端子３ａに印加される交流電圧の二分の一周期の時間以上としてもよい。これにより、保護回路３は、一旦検出した交流電源の遮断を、十分な余裕を持って継続することができる。
【００２８】
具体的には、遅延時間は、ＡＣ１００Ｖ（５０Ｈｚ）の入力の場合、ツェナダイオードＺＤ３のオフから１０ｍｓ経過時点でＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧Ｖｇｓがゲート−ソース間閾値電圧の２Ｖ以下となるように設定される。遅延時間の設定は、ツェナダイオードＺＤ１がクランプするＣ点の電位Ｖｃと、抵抗Ｒ５とコンデンサＣ１により決めることができる。
【００２９】
たとえば、抵抗Ｒ５の抵抗値を３３０ｋΩ、コンデンサＣ１の容量を０．２２μＦとすると、遅延時間Ｔｍｓｋは、（１）式のように求めることができる。これにより、遅延時間Ｔｍｓｋは、１２．３ｍｓとなり、交流電圧の二分の一周期の時間である１０ｍｓ以上の遅延時間を確保する。
【００３０】
Ｔｍｓｋ＝−ｃ１×Ｒ×ｌｏｇｅ（（Ｖｚ１−Ｖｇｓ２）／Ｖｚ１）・・・（１）
ただし、Ｖｇｓ２は、ＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧、ｃ１は、コンデンサＣ１の容量、Ｖｚ１は、ツェナダイオードＺＤ１のツェナ電圧である。
【００３１】
過電圧保護部１６は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、ツェナダイオードＺＤ１、ＺＤ２、トランジスタＱ１からなる。過電圧保護部１６は、入力端子３ａに過電圧が印加された場合、スイッチ部１４が入力端子３ａと出力端子３ｂとの間の電気的な接続を遮断するように制御する。過電圧保護部１６の詳細は、図８を用いて後で説明する。
【００３２】
逆極性入力保護部１７は、抵抗Ｒ７、Ｒ８、コンデンサＣ３、ツェナダイオードＺＤ４、ＺＤ５、ＭＯＳ−ＦＥＴ（Ｑ３）からなる。逆極性入力保護部１７は、ＭＯＳ−ＦＥＴ（Ｑ３）のボディダイオードにより、入力端子３ａに印加された逆極性の直流電源電圧の出力端子３ｂへの入力を保護する。逆極性入力保護部１７の詳細は、図９を用いて後で説明する。
【００３３】
このように、保護回路３は、交流電源を遮断する交流電源遮断機能、過電圧入力から保護する過電圧保護機能、逆極性入力から保護する逆極性入力保護機能を有する。これにより、保護回路３は、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能となる。また、保護回路３は、後段の回路を過電圧入力から保護することができる。また、保護回路３は、後段の回路を逆極性入力から保護することができる。
【００３４】
また、電子機器１は、交流電源の入力を高精度に検出し、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を交流電源の入力から保護可能となる。また、電子機器１は、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を過電圧入力から保護することができる。また、電子機器１は、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を逆極性入力から保護することができる。
【００３５】
次に、保護回路３に交流電源が入力されたときの、交流電源の入力状態ごとの保護回路３の動作について、図３から図７を用いて説明する。図３は、実施形態の保護回路に入力される交流電源を示す図である。図４は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ１）を示す図である。図５は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ２）を示す図である。図６は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ３）を示す図である。図７は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ４）を示す図である。
【００３６】
まず、入力電圧がピーク電圧に向かって上昇するタイミングＴ１の保護回路３（図４）の動作を説明する。入力端子３ａに正極性の電圧が印加されると、保護回路３は、図示する太線矢印のように電流が流れる。ダイオードＤ１を通った後、電流は、ダイオードＤ２を通る経路と、抵抗Ｒ１を通る経路に分岐する。ダイオードＤ２を通る経路の電流は、コンデンサＣ２を充電する。このとき、コンデンサＣ２は、ダイオードＤ２経由で充電されて入力電圧のピーク電圧を保持する。したがって、コンデンサ部１０は、タイミングＴ１において電源電圧のピーク電圧を保持する機能を有する。
【００３７】
一方、抵抗Ｒ１を通る経路は、抵抗Ｒ１、Ｒ２、Ｒ３によって分圧される。なお、入力電圧が所定電圧まで上昇すると、ＭＯＳ−ＦＥＴ（Ｑ２）は、ゲート−ソース間電圧Ｖｇｓがゲート−ソース間閾値電圧を超えてオンする。
【００３８】
次に、入力電圧がピーク電圧に達した後に降下するタイミングＴ２の保護回路３（図５）の動作を説明する。なお、タイミングＴ２において、入力電圧は、ピーク電圧からの降下がツェナ電圧Ｖｚ３に満たない電圧である。保護回路３は、入力端子３ａに印加される入力電圧が降下したことで、コンデンサＣ２がピーク電圧を保持する電位Ａよりも、電位Ｂが低くなる。したがって、保護回路３は、図示する太線矢印のように抵抗Ｒ１を通る経路のみに電流が流れる。
【００３９】
次に、入力電圧がピーク電圧からツェナ電圧Ｖｚ３だけ降下した以降のタイミングＴ３の保護回路３（図６）の動作を説明する。すなわち、タイミングＴ３において、入力電圧は、（２）式を満たす状態である。
【００４０】
Ｖａ≧Ｖｂ＋Ｖｚ３・・・（２）
【００４１】
この状態でツェナダイオードＺＤ３（交流検出部１１）は、オンする。すなわち、交流検出部１１は、電源電圧と、コンデンサ部１０が保持するピーク電圧からツェナ電圧Ｖｚの電圧降下を検出することによって、交流電源の印加を検出する。これにより、電圧変化の勾配を監視した交流電源の検出方法よりも、保護回路３は、より高精度に交流電源の検出をおこなうことができる。特に、スタンバイモード、通常モードのように、複数の異なる電圧入力がある場合に、保護回路３は、モード切替時の交流電源の誤検出を排除することができる。
【００４２】
なお、ツェナ電圧Ｖｚ３は、後段の負荷回路５の負荷状態、あるいは前段の電源装置２の電源供給状態にもとづく入力電圧の変動（電圧降下）時に、交流電源と誤検出しない電圧が設定される。たとえば、ツェナ電圧Ｖｚ３は、通常モードのＤＣ１８０Ｖ入力に対して１５％程度の電圧降下を許容する場合、３０Ｖ程度となる。
【００４３】
ツェナダイオードＺＤ３のオンにより、保護回路３は、図示する太線矢印のようにフォトカプラＵ２（信号部１３）、フォトカプラＵ１（信号部１２）を通る経路に電流が流れる。フォトカプラＵ１は、フォトダイオードが点灯し、フォトトランジスタをオンする。フォトトランジスタのオンは、トランジスタＱ１をオンすることで、ＭＯＳ−ＦＥＴ（Ｑ２）（スイッチ部１４）をオフする。これにより、保護回路３は、検出した交流電源を遮断する。この保護回路３が交流電源を遮断した状態は、（２）式を満たす間、継続する。
【００４４】
次に、入力電圧とピーク電圧の電位差がツェナ電圧Ｖｚ３に満たない状態のタイミングＴ４の保護回路３（図７）の動作を説明する。すなわち、タイミングＴ４において、入力電圧は、（３）式を満たす状態である。
【００４５】
Ｖａ＜Ｖｂ＋Ｖｚ３・・・（３）
【００４６】
この状態でツェナダイオードＺＤ３（交流検出部１１）は、オフする。したがって、フォトカプラＵ１（信号部１２）のフォトダイオードは、オフし、トランジスタＱ１は、オフする。遅延部１５は、トランジスタＱ１のオフによるＭＯＳ−ＦＥＴ（Ｑ２）（スイッチ部１４）のオンを、少なくともタイミングＴ４の間、遅延させる。これにより、保護回路３は、一旦、交流電源を遮断すると、継続して交流電源を遮断することができる。また、保護回路３は、遅延部１５によりＭＯＳ−ＦＥＴ（Ｑ２）の突入電流を原因とする発熱、故障を防止し、信頼性向上を図ることができる。
【００４７】
次に、保護回路３に過電圧が入力されたときの、保護回路３の動作について、図８を用いて説明する。図８は、実施形態の保護回路に過電圧が入力された状態を示す図である。
【００４８】
過電圧保護部１６は、抵抗Ｒ１、Ｒ２、Ｒ３を直列接続して入力電圧を分圧する。過電圧保護部１６は、入力端子３ａに所定の入力電圧（過電圧でない）が印加されると、スイッチ部１４をオンし、入力端子３ａと出力端子３ｂとの間を電気的に接続する。このとき、ツェナダイオードＺＤ１は、ゲート−ソース間電圧Ｖｇｓが過大とならないよう保護する。これにより、スイッチ部１４は、スタンバイ状態および通常状態において入力端子３ａと出力端子３ｂとの間を電気的に接続する。
【００４９】
一方、過電圧保護部１６は、ツェナダイオードＺＤ２がオンするまで電圧が上昇すると、すなわち過電圧が印加されると、トランジスタＱ１がオンし、ＭＯＳ−ＦＥＴ（Ｑ２）がオフする。これにより、スイッチ部１４は、過電圧状態において入力端子３ａと出力端子３ｂとの間を電気的に遮断する。このようにして、保護回路３は、入力端子３ａに過電圧が印加されると、出力端子３ｂから後段への過電圧の印加を遮断する。
【００５０】
なお、具体的には、過電圧保護部１６は、（４）式の成立時にＭＯＳ−ＦＥＴ（Ｑ２）がオンするように各パラメータが設定される。
【００５１】
Ｖｇｓ２≧Ｖｉｎ×ｒ３／（ｒ１＋ｒ２＋ｒ３）・・・（４）
ただし、Ｖｇｓ２は、ＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧、Ｖｉｎは、入力電圧、ｒ１、ｒ２、ｒ３は、それぞれ抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値である。
【００５２】
また、過電圧保護部１６は、（５）式の成立時にツェナダイオードＺＤ２がオンするように各パラメータが設定される。
【００５３】
（Ｖｒ２＋Ｖｚ１）≦Ｖｚ２・・・（５）
ただし、Ｖｒ２は、抵抗Ｒ２にかかる電圧、Ｖｚ１、Ｖｚ２は、それぞれツェナダイオードＺＤ１、ＺＤ２のツェナ電圧である。
【００５４】
これにより、保護回路３は、簡潔な回路構成にて、後段の回路を過電圧から保護することができる。また、保護回路３は、後段の回路の耐圧を抑えることができるので、後段回路の低コスト化、コンパクト化に貢献する。
【００５５】
次に、保護回路３に逆極性の電圧が入力されたときの、保護回路３の動作について、図９を用いて説明する。図９は、実施形態の保護回路に逆極性電圧が入力された状態を示す図である。
【００５６】
逆極性入力保護部１７は、入力端子３ａと出力端子３ｂとの間の電気的な接続と遮断をＭＯＳ−ＦＥＴ（Ｑ３）により制御する。逆極性入力保護部１７は、入力端子３ａに所定の入力電圧が印加されると、ＭＯＳ−ＦＥＴ（Ｑ３）をオンし、入力端子３ａと出力端子３ｂとの間を電気的に接続する。これにより、ＭＯＳ−ＦＥＴ（Ｑ３）は、通常状態において入力端子３ａと出力端子３ｂとの間を電気的に接続する。逆極性入力時には、逆極性入力保護部１７は、ＭＯＳ−ＦＥＴ（Ｑ３）がオフであり、ＭＯＳ−ＦＥＴ（Ｑ３）のボディダイオードＢＤにより逆極性入力から保護する。
【００５７】
なお、具体的には、逆極性入力保護部１７は、（６）式の成立時にＭＯＳ−ＦＥＴ（Ｑ３）がオンするように各パラメータが設定される。
【００５８】
Ｖｇｓ３≧（Ｖｉｎ−Ｖｚ４）×ｒ８／（ｒ７＋ｒ８）・・・（６）
ただし、Ｖｇｓ３は、ＭＯＳ−ＦＥＴ（Ｑ３）のゲート−ソース間電圧、Ｖｉｎは、入力電圧、Ｖｚ４は、ツェナダイオードＺＤ４のツェナ電圧、ｒ７、ｒ８は、それぞれ抵抗Ｒ７、Ｒ８の抵抗値である。
【００５９】
なお、ＭＯＳ−ＦＥＴ（Ｑ３）は、交流検出部１１が交流を検出した場合、信号部１３がオンし、ＭＯＳ−ＦＥＴ（Ｑ３）は、オフする。
【００６０】
これにより、保護回路３は、簡潔な回路構成にて、後段の回路を逆極性の電圧入力から保護することができる。
【００６１】
なお、ＭＯＳ−ＦＥＴ（Ｑ２）とＭＯＳ−ＦＥＴ（Ｑ３）は、ドレイン−ソース間が互いに逆方向になるように直列接続され、入力端子３ａに直流電源電圧が印加されたとき、何れか一方の極性の直流電圧のみを出力端子３ｂに印加する。このようにして、ＭＯＳ−ＦＥＴ（Ｑ２）とＭＯＳ−ＦＥＴ（Ｑ３）を接続することで、保護回路３は、ＤＣ／ＤＣコンバータ４に対して直流電源電圧が逆方向に印加されるのを防止する。
【００６２】
なお、保護回路３は、ＤＣ／ＤＣコンバータ４側に交流電源電圧の供給を遮断する観点においては、入力端子３ａを介して電源電圧が制御端子に印加されると、入力端子３ａと出力端子３ｂとを電気的に接続するスイッチング素子を１つだけ備えるものであってもよい。すなわち、保護回路３は、過電圧保護部１６、逆極性入力保護部１７を任意の構成としてもよい。
【００６３】
なお、本技術は以下のような構成も採ることができる。
（１）電源電圧が印加される入力端子と、
前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える保護回路。
（２）前記交流検出部は、前記所定の電位差をツェナ電圧とするツェナダイオードである（１）記載の保護回路。
（３）前記信号部は、前記ツェナダイオードとフォトダイオードとを直列接続し、フォトトランジスタの出力を前記制御信号とするフォトカプラである（２）記載の保護回路。
（４）前記スイッチ部は、制御端子に所定電圧が印加されると、前記入力端子と前記出力端子とを電気的に接続する第１のスイッチング素子であって、
前記信号部は、前記制御端子に前記所定電圧を印加する状態と印加しない状態とを切り替える第２のスイッチング素子に前記制御信号を入力して、前記第１のスイッチング素子を制御する（２）または（３）記載の保護回路。
（５）前記所定の電位差がツェナ電圧以下の場合に、前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を遅延させる遅延部、
を備える（４）記載の保護回路。
（６）前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を、前記入力端子に印加される交流電圧の二分の一周期の時間以上、遅延させる遅延部、
を備える（４）記載の保護回路。
（７）前記入力端子に所定の過電圧が入力された場合に、前記第２のスイッチング素子を前記制御端子に前記所定電圧を印加しない状態に切り替えて、前記入力端子と前記出力端子との間の電気的な接続を遮断する過電圧保護部、
を備える（４）乃至（６）記載の保護回路。
（８）前記第１のスイッチング素子は、ＭＯＳ−ＦＥＴ型スイッチング素子であって、
前記第１のスイッチング素子と互いに逆方向に直列接続され、前記入力端子に直流電源電圧が印加されたとき、いずれか一方の極性の直流電源電圧のみを前記出力端子に印加するＭＯＳ−ＦＥＴ型スイッチング素子からなる逆極性入力保護部、
を備える（４）乃至（７）記載の保護回路。
（９）ＭＯＳ−ＦＥＴ型スイッチング素子のボディダイオードにより、前記入力端子に印加された逆極性の直流電源電圧の出力端子への入力を保護する逆極性入力保護部、
を備える（４）乃至（８）記載の保護回路。
（１０）負荷回路と、
前記負荷回路を駆動するＤＣ／ＤＣコンバータと、
電源電圧が印加される入力端子と、
前記ＤＣ／ＤＣコンバータに前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える電子機器。
【００６４】
なお、上述の実施の形態は、実施の形態の要旨を逸脱しない範囲内において種々の変更を加えることができる。
【００６５】
さらに、上述の実施の形態は、多数の変形、変更が当業者にとって可能であり、説明した正確な構成および応用例に限定されるものではない。
【符号の説明】
【００６６】
１……電子機器、２……電源装置、３……保護回路、３ａ……入力端子、３ｂ……出力端子、４……ＤＣ／ＤＣコンバータ、５……負荷回路、１０……コンデンサ部、１１……交流検出部、１２，１３……信号部、１４……スイッチ部、１５……遅延部、１６……過電圧保護部、１７……逆極性入力保護部、Ｃ１，Ｃ２，Ｃ３……コンデンサ、Ｄ１，Ｄ２……ダイオード、Ｑ１……トランジスタ、Ｑ２，Ｑ３……ＭＯＳ−ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８……抵抗、Ｕ１，Ｕ２……フォトカプラ、ＺＤ１，ＺＤ２，ＺＤ３，ＺＤ４，ＺＤ５……ツェナダイオード、ＢＤ……ボディダイオード
【技術分野】
【０００１】
本技術は、保護回路、および電子機器に関する。
【背景技術】
【０００２】
電子機器には、入力端子を介して外部電源装置と接続され、電源供給を受けるものがある。電子機器には、外部電源装置から電源供給を受けて、スイッチング電源などのＤＣ／ＤＣコンバータにより所要の電圧に変換して負荷装置への電源供給をおこなうものもある。
【０００３】
こうした電子機器の入力端子は、交流電源の入力端子と、直流電源の入力端子とを兼用するものがあり、電子機器には、ＤＣ／ＤＣコンバータにユーザが誤って交流電圧を印加しないように保護する必要があった。また、電子機器の入力端子が交流電源の入力端子と、直流電源の入力端子とで兼用されていない場合であっても、電子機器は、意図しない交流電圧の印加からＤＣ／ＤＣコンバータを保護する必要がある。そのため、交流電圧の印加からＤＣ／ＤＣコンバータを保護する保護回路が知られている。
【０００４】
また、保護回路が直流電圧を誤って交流電圧と検出してしまう場合があり、これを防止するために、コンデンサを通過する交流成分にもとづいて電源電圧が交流電圧であるか否かを検出する検出部を備えた保護回路の提案がある（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２２６９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、電子機器には、低電圧と高電圧のように異なる電圧が印加される場合がある。たとえば、スタンバイモードと通常モードを移行するような電子機器は、直流電源電圧としてスタンバイモード時の低電圧と通常モード時の高電圧とが印加される場合がある。
【０００７】
このような電子機器の保護回路は、交流と認識する領域（スルーレート（周波数））がコンデンサと抵抗の時定数によって設定されているため、時定数以上の傾きとなる電圧変化を交流電源の印加として誤検出してしまうことがあった。
【０００８】
本技術は、このような点に鑑みてなされたものであり、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能な保護回路、および電子機器の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、保護回路は、入力端子と、出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。入力端子は、電源電圧が印加される。出力端子は、電源電圧を出力する。スイッチ部は、入力端子と出力端子との間の、電気的な接続と遮断とを切り替える。コンデンサ部は、電源電圧のピーク電圧を保持する。交流検出部は、電源電圧とコンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する。信号部は、交流検出部による交流電源の接続の検出にもとづいてスイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する。
【００１０】
また、上記課題を解決するために、電子機器は、負荷回路と、ＤＣ／ＤＣコンバータと、入力端子と、出力端子と、スイッチ部と、コンデンサ部と、交流検出部と、信号部と、を備える。ＤＣ／ＤＣコンバータは、負荷回路を駆動する。入力端子は、電源電圧が印加される。出力端子は、ＤＣ／ＤＣコンバータに電源電圧を出力する。
【発明の効果】
【００１１】
上記の保護回路、および電子機器によれば、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能とする。
【図面の簡単な説明】
【００１２】
【図１】実施形態の電子機器の構成例を示す図である。
【図２】実施形態の保護回路の構成例を示す図である。
【図３】実施形態の保護回路に入力される交流電源を示す図である。
【図４】実施形態の保護回路に交流電源が入力された状態（タイミングＴ１）を示す図である。
【図５】実施形態の保護回路に交流電源が入力された状態（タイミングＴ２）を示す図である。
【図６】実施形態の保護回路に交流電源が入力された状態（タイミングＴ３）を示す図である。
【図７】実施形態の保護回路に交流電源が入力された状態（タイミングＴ４）を示す図である。
【図８】実施形態の保護回路に過電圧が入力された状態を示す図である。
【図９】実施形態の保護回路に逆極性電圧が入力された状態を示す図である。
【発明を実施するための形態】
【００１３】
以下、本技術の実施形態を図面を参照して詳細に説明する。まず、実施形態の電子機器について図１を用いて説明する。図１は、実施形態の電子機器の構成例を示す図である。
【００１４】
電子機器１は、たとえば、システムカメラなどの電子機器であって、電源装置２から電源供給を受けて動作する。電子機器１は、機能を制限して消費電力を抑えたスタンバイ状態と、通常動作可能な通常状態とに切替可能である。電子機器１は、たとえば、スタンバイ状態においてＤＣ３８Ｖが、通常状態においてＤＣ１８０Ｖが給電される。
【００１５】
電子機器１は、保護回路３と、ＤＣ／ＤＣコンバータ４と、負荷回路５とを備える。電子機器１は、入力端子３ａを介して電源装置２と保護回路３とを接続する。入力端子３ａは、たとえば、図示しないＡＣ電源とも接続可能なコネクタである。
【００１６】
保護回路３は、電源装置２から電源電圧が印加され、直流電源電圧が印加されたときに、電源装置２とＤＣ／ＤＣコンバータ４とを電気的に接続する処理をおこなう。すなわち、保護回路３は、ＤＣ／ＤＣコンバータ４に交流電源電圧が印加されるのを防止するための保護回路として機能する。
【００１７】
ＤＣ／ＤＣコンバータ４は、保護回路３を介して、電源装置２から直流電源電圧を受けて変圧処理を行い、変圧した直流電圧を負荷回路５に印加する。
【００１８】
負荷回路５は、ＤＣ／ＤＣコンバータ４から印加された直流電圧により駆動する。
【００１９】
次に、保護回路３の具体的な構成について図２を用いて説明する。図２は、実施形態の保護回路の構成例を示す図である。
【００２０】
保護回路３は、電源装置２と接続される入力端子３ａと、ＤＣ／ＤＣコンバータ４と接続される出力端子３ｂとを備える。また、保護回路３は、コンデンサ部１０と、交流検出部１１と、信号部１２、１３と、スイッチ部１４と、遅延部１５と、過電圧保護部１６と、逆極性入力保護部１７とを備える。
【００２１】
コンデンサ部１０は、コンデンサＣ２からなる。コンデンサＣ２は、ダイオードＤ１、Ｄ２、抵抗Ｒ６を介して電源電圧のピーク電圧まで充電され、ピーク電圧を保持する。たとえば、コンデンサ部１０は、入力端子３ａにＤＣ３８Ｖが印加されている場合に３８Ｖに充電され、入力端子３ａにＤＣ１８０Ｖが印加されている場合に１８０Ｖに充電される。また、コンデンサ部１０は、入力端子３ａにＡＣ１００Ｖが印加されている場合に約１４０Ｖに充電される。
【００２２】
交流検出部１１は、ツェナダイオードＺＤ３からなる。ツェナダイオードＺＤ３は、カソードをコンデンサＣ２側にして接続する。ツェナダイオードＺＤ３は、Ａ点（電位Ｖａ）とＢ点（電位Ｖｂ）の電位差がツェナ電圧Ｖｚ３以上（Ｖａ≧Ｖｂ）となった場合にオンする。このように、交流検出部１１は、コンデンサ部１０に印加されたピーク電圧からツェナ電圧Ｖｚの電圧降下にもとづいて交流検出をおこなう。これにより、従来のコンデンサと抵抗によって設定される時定数以上の傾きとなる電圧変化を交流電源と判定した保護回路と比較して保護回路３は、交流電源の誤検出が低減し、交流電源の検出精度が向上する。
【００２３】
信号部１２、１３は、それぞれフォトカプラＵ１、Ｕ２からなる。フォトカプラＵ１、Ｕ２は、それぞれ１対のフォトダイオードとフォトトランジスタを内蔵する。フォトカプラＵ１、Ｕ２が内蔵するフォトダイオードは、コンデンサＣ２、ツェナダイオードＺＤ３と直列接続する。これにより、ツェナダイオードＺＤ３がオンしたときに、コンデンサＣ２の放電によりフォトダイオードが点灯し、フォトトランジスタをオンする。このように、信号部１２、１３は、交流検出部１１による交流電源の接続の検出にもとづいて制御信号を出力する。
【００２４】
なお、信号部１２が出力する制御信号は、トランジスタＱ１を介してスイッチ部１４を制御する。また、信号部１３が出力する制御信号は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）Ｑ３を制御する。
【００２５】
スイッチ部１４は、ＭＯＳ−ＦＥＴ（Ｑ２）からなる。ＭＯＳ−ＦＥＴ（Ｑ２）は、ソースを入力端子３ａ側、ドレインを出力端子３ｂ側にして、ゲートをトランジスタＱ１のコレクタと接続する。これにより、ＭＯＳ−ＦＥＴ（Ｑ２）は、トランジスタＱ１のオン／オフにもとづいて制御され、入力端子３ａと出力端子３ｂとの間の電気的な接続と遮断とを切替可能にしている。すなわち、スイッチ部１４は、信号部１２が出力する制御信号にしたがい制御される。このようにして、保護回路３は、検出した交流電源を遮断することができる。
【００２６】
遅延部１５は、抵抗Ｒ５とコンデンサＣ１とからなる。遅延部１５は、スイッチ部１４のオフからオンへの切替を、設定時間遅延させる。設定時間（遅延時間）は、交流電源入力中のツェナダイオードＺＤ３のオフ時間以上となる。すなわち、設定時間は、Ａ点（電位Ｖａ）とＢ点（電位Ｖｂ）の電位差がツェナ電圧Ｖｚ未満（Ｖａ＜Ｖｂ）にある時間以上である。これにより、保護回路３は、一旦検出した交流電源を継続的に遮断することができる。
【００２７】
なお、設定時間（遅延時間）は、入力端子３ａに印加される交流電圧の二分の一周期の時間以上としてもよい。これにより、保護回路３は、一旦検出した交流電源の遮断を、十分な余裕を持って継続することができる。
【００２８】
具体的には、遅延時間は、ＡＣ１００Ｖ（５０Ｈｚ）の入力の場合、ツェナダイオードＺＤ３のオフから１０ｍｓ経過時点でＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧Ｖｇｓがゲート−ソース間閾値電圧の２Ｖ以下となるように設定される。遅延時間の設定は、ツェナダイオードＺＤ１がクランプするＣ点の電位Ｖｃと、抵抗Ｒ５とコンデンサＣ１により決めることができる。
【００２９】
たとえば、抵抗Ｒ５の抵抗値を３３０ｋΩ、コンデンサＣ１の容量を０．２２μＦとすると、遅延時間Ｔｍｓｋは、（１）式のように求めることができる。これにより、遅延時間Ｔｍｓｋは、１２．３ｍｓとなり、交流電圧の二分の一周期の時間である１０ｍｓ以上の遅延時間を確保する。
【００３０】
Ｔｍｓｋ＝−ｃ１×Ｒ×ｌｏｇｅ（（Ｖｚ１−Ｖｇｓ２）／Ｖｚ１）・・・（１）
ただし、Ｖｇｓ２は、ＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧、ｃ１は、コンデンサＣ１の容量、Ｖｚ１は、ツェナダイオードＺＤ１のツェナ電圧である。
【００３１】
過電圧保護部１６は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、ツェナダイオードＺＤ１、ＺＤ２、トランジスタＱ１からなる。過電圧保護部１６は、入力端子３ａに過電圧が印加された場合、スイッチ部１４が入力端子３ａと出力端子３ｂとの間の電気的な接続を遮断するように制御する。過電圧保護部１６の詳細は、図８を用いて後で説明する。
【００３２】
逆極性入力保護部１７は、抵抗Ｒ７、Ｒ８、コンデンサＣ３、ツェナダイオードＺＤ４、ＺＤ５、ＭＯＳ−ＦＥＴ（Ｑ３）からなる。逆極性入力保護部１７は、ＭＯＳ−ＦＥＴ（Ｑ３）のボディダイオードにより、入力端子３ａに印加された逆極性の直流電源電圧の出力端子３ｂへの入力を保護する。逆極性入力保護部１７の詳細は、図９を用いて後で説明する。
【００３３】
このように、保護回路３は、交流電源を遮断する交流電源遮断機能、過電圧入力から保護する過電圧保護機能、逆極性入力から保護する逆極性入力保護機能を有する。これにより、保護回路３は、交流電源の入力を高精度に検出し、後段の回路を交流電源の入力から保護可能となる。また、保護回路３は、後段の回路を過電圧入力から保護することができる。また、保護回路３は、後段の回路を逆極性入力から保護することができる。
【００３４】
また、電子機器１は、交流電源の入力を高精度に検出し、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を交流電源の入力から保護可能となる。また、電子機器１は、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を過電圧入力から保護することができる。また、電子機器１は、保護回路３の後段のＤＣ／ＤＣコンバータ４、負荷回路５を逆極性入力から保護することができる。
【００３５】
次に、保護回路３に交流電源が入力されたときの、交流電源の入力状態ごとの保護回路３の動作について、図３から図７を用いて説明する。図３は、実施形態の保護回路に入力される交流電源を示す図である。図４は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ１）を示す図である。図５は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ２）を示す図である。図６は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ３）を示す図である。図７は、実施形態の保護回路に交流電源が入力された状態（タイミングＴ４）を示す図である。
【００３６】
まず、入力電圧がピーク電圧に向かって上昇するタイミングＴ１の保護回路３（図４）の動作を説明する。入力端子３ａに正極性の電圧が印加されると、保護回路３は、図示する太線矢印のように電流が流れる。ダイオードＤ１を通った後、電流は、ダイオードＤ２を通る経路と、抵抗Ｒ１を通る経路に分岐する。ダイオードＤ２を通る経路の電流は、コンデンサＣ２を充電する。このとき、コンデンサＣ２は、ダイオードＤ２経由で充電されて入力電圧のピーク電圧を保持する。したがって、コンデンサ部１０は、タイミングＴ１において電源電圧のピーク電圧を保持する機能を有する。
【００３７】
一方、抵抗Ｒ１を通る経路は、抵抗Ｒ１、Ｒ２、Ｒ３によって分圧される。なお、入力電圧が所定電圧まで上昇すると、ＭＯＳ−ＦＥＴ（Ｑ２）は、ゲート−ソース間電圧Ｖｇｓがゲート−ソース間閾値電圧を超えてオンする。
【００３８】
次に、入力電圧がピーク電圧に達した後に降下するタイミングＴ２の保護回路３（図５）の動作を説明する。なお、タイミングＴ２において、入力電圧は、ピーク電圧からの降下がツェナ電圧Ｖｚ３に満たない電圧である。保護回路３は、入力端子３ａに印加される入力電圧が降下したことで、コンデンサＣ２がピーク電圧を保持する電位Ａよりも、電位Ｂが低くなる。したがって、保護回路３は、図示する太線矢印のように抵抗Ｒ１を通る経路のみに電流が流れる。
【００３９】
次に、入力電圧がピーク電圧からツェナ電圧Ｖｚ３だけ降下した以降のタイミングＴ３の保護回路３（図６）の動作を説明する。すなわち、タイミングＴ３において、入力電圧は、（２）式を満たす状態である。
【００４０】
Ｖａ≧Ｖｂ＋Ｖｚ３・・・（２）
【００４１】
この状態でツェナダイオードＺＤ３（交流検出部１１）は、オンする。すなわち、交流検出部１１は、電源電圧と、コンデンサ部１０が保持するピーク電圧からツェナ電圧Ｖｚの電圧降下を検出することによって、交流電源の印加を検出する。これにより、電圧変化の勾配を監視した交流電源の検出方法よりも、保護回路３は、より高精度に交流電源の検出をおこなうことができる。特に、スタンバイモード、通常モードのように、複数の異なる電圧入力がある場合に、保護回路３は、モード切替時の交流電源の誤検出を排除することができる。
【００４２】
なお、ツェナ電圧Ｖｚ３は、後段の負荷回路５の負荷状態、あるいは前段の電源装置２の電源供給状態にもとづく入力電圧の変動（電圧降下）時に、交流電源と誤検出しない電圧が設定される。たとえば、ツェナ電圧Ｖｚ３は、通常モードのＤＣ１８０Ｖ入力に対して１５％程度の電圧降下を許容する場合、３０Ｖ程度となる。
【００４３】
ツェナダイオードＺＤ３のオンにより、保護回路３は、図示する太線矢印のようにフォトカプラＵ２（信号部１３）、フォトカプラＵ１（信号部１２）を通る経路に電流が流れる。フォトカプラＵ１は、フォトダイオードが点灯し、フォトトランジスタをオンする。フォトトランジスタのオンは、トランジスタＱ１をオンすることで、ＭＯＳ−ＦＥＴ（Ｑ２）（スイッチ部１４）をオフする。これにより、保護回路３は、検出した交流電源を遮断する。この保護回路３が交流電源を遮断した状態は、（２）式を満たす間、継続する。
【００４４】
次に、入力電圧とピーク電圧の電位差がツェナ電圧Ｖｚ３に満たない状態のタイミングＴ４の保護回路３（図７）の動作を説明する。すなわち、タイミングＴ４において、入力電圧は、（３）式を満たす状態である。
【００４５】
Ｖａ＜Ｖｂ＋Ｖｚ３・・・（３）
【００４６】
この状態でツェナダイオードＺＤ３（交流検出部１１）は、オフする。したがって、フォトカプラＵ１（信号部１２）のフォトダイオードは、オフし、トランジスタＱ１は、オフする。遅延部１５は、トランジスタＱ１のオフによるＭＯＳ−ＦＥＴ（Ｑ２）（スイッチ部１４）のオンを、少なくともタイミングＴ４の間、遅延させる。これにより、保護回路３は、一旦、交流電源を遮断すると、継続して交流電源を遮断することができる。また、保護回路３は、遅延部１５によりＭＯＳ−ＦＥＴ（Ｑ２）の突入電流を原因とする発熱、故障を防止し、信頼性向上を図ることができる。
【００４７】
次に、保護回路３に過電圧が入力されたときの、保護回路３の動作について、図８を用いて説明する。図８は、実施形態の保護回路に過電圧が入力された状態を示す図である。
【００４８】
過電圧保護部１６は、抵抗Ｒ１、Ｒ２、Ｒ３を直列接続して入力電圧を分圧する。過電圧保護部１６は、入力端子３ａに所定の入力電圧（過電圧でない）が印加されると、スイッチ部１４をオンし、入力端子３ａと出力端子３ｂとの間を電気的に接続する。このとき、ツェナダイオードＺＤ１は、ゲート−ソース間電圧Ｖｇｓが過大とならないよう保護する。これにより、スイッチ部１４は、スタンバイ状態および通常状態において入力端子３ａと出力端子３ｂとの間を電気的に接続する。
【００４９】
一方、過電圧保護部１６は、ツェナダイオードＺＤ２がオンするまで電圧が上昇すると、すなわち過電圧が印加されると、トランジスタＱ１がオンし、ＭＯＳ−ＦＥＴ（Ｑ２）がオフする。これにより、スイッチ部１４は、過電圧状態において入力端子３ａと出力端子３ｂとの間を電気的に遮断する。このようにして、保護回路３は、入力端子３ａに過電圧が印加されると、出力端子３ｂから後段への過電圧の印加を遮断する。
【００５０】
なお、具体的には、過電圧保護部１６は、（４）式の成立時にＭＯＳ−ＦＥＴ（Ｑ２）がオンするように各パラメータが設定される。
【００５１】
Ｖｇｓ２≧Ｖｉｎ×ｒ３／（ｒ１＋ｒ２＋ｒ３）・・・（４）
ただし、Ｖｇｓ２は、ＭＯＳ−ＦＥＴ（Ｑ２）のゲート−ソース間電圧、Ｖｉｎは、入力電圧、ｒ１、ｒ２、ｒ３は、それぞれ抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値である。
【００５２】
また、過電圧保護部１６は、（５）式の成立時にツェナダイオードＺＤ２がオンするように各パラメータが設定される。
【００５３】
（Ｖｒ２＋Ｖｚ１）≦Ｖｚ２・・・（５）
ただし、Ｖｒ２は、抵抗Ｒ２にかかる電圧、Ｖｚ１、Ｖｚ２は、それぞれツェナダイオードＺＤ１、ＺＤ２のツェナ電圧である。
【００５４】
これにより、保護回路３は、簡潔な回路構成にて、後段の回路を過電圧から保護することができる。また、保護回路３は、後段の回路の耐圧を抑えることができるので、後段回路の低コスト化、コンパクト化に貢献する。
【００５５】
次に、保護回路３に逆極性の電圧が入力されたときの、保護回路３の動作について、図９を用いて説明する。図９は、実施形態の保護回路に逆極性電圧が入力された状態を示す図である。
【００５６】
逆極性入力保護部１７は、入力端子３ａと出力端子３ｂとの間の電気的な接続と遮断をＭＯＳ−ＦＥＴ（Ｑ３）により制御する。逆極性入力保護部１７は、入力端子３ａに所定の入力電圧が印加されると、ＭＯＳ−ＦＥＴ（Ｑ３）をオンし、入力端子３ａと出力端子３ｂとの間を電気的に接続する。これにより、ＭＯＳ−ＦＥＴ（Ｑ３）は、通常状態において入力端子３ａと出力端子３ｂとの間を電気的に接続する。逆極性入力時には、逆極性入力保護部１７は、ＭＯＳ−ＦＥＴ（Ｑ３）がオフであり、ＭＯＳ−ＦＥＴ（Ｑ３）のボディダイオードＢＤにより逆極性入力から保護する。
【００５７】
なお、具体的には、逆極性入力保護部１７は、（６）式の成立時にＭＯＳ−ＦＥＴ（Ｑ３）がオンするように各パラメータが設定される。
【００５８】
Ｖｇｓ３≧（Ｖｉｎ−Ｖｚ４）×ｒ８／（ｒ７＋ｒ８）・・・（６）
ただし、Ｖｇｓ３は、ＭＯＳ−ＦＥＴ（Ｑ３）のゲート−ソース間電圧、Ｖｉｎは、入力電圧、Ｖｚ４は、ツェナダイオードＺＤ４のツェナ電圧、ｒ７、ｒ８は、それぞれ抵抗Ｒ７、Ｒ８の抵抗値である。
【００５９】
なお、ＭＯＳ−ＦＥＴ（Ｑ３）は、交流検出部１１が交流を検出した場合、信号部１３がオンし、ＭＯＳ−ＦＥＴ（Ｑ３）は、オフする。
【００６０】
これにより、保護回路３は、簡潔な回路構成にて、後段の回路を逆極性の電圧入力から保護することができる。
【００６１】
なお、ＭＯＳ−ＦＥＴ（Ｑ２）とＭＯＳ−ＦＥＴ（Ｑ３）は、ドレイン−ソース間が互いに逆方向になるように直列接続され、入力端子３ａに直流電源電圧が印加されたとき、何れか一方の極性の直流電圧のみを出力端子３ｂに印加する。このようにして、ＭＯＳ−ＦＥＴ（Ｑ２）とＭＯＳ−ＦＥＴ（Ｑ３）を接続することで、保護回路３は、ＤＣ／ＤＣコンバータ４に対して直流電源電圧が逆方向に印加されるのを防止する。
【００６２】
なお、保護回路３は、ＤＣ／ＤＣコンバータ４側に交流電源電圧の供給を遮断する観点においては、入力端子３ａを介して電源電圧が制御端子に印加されると、入力端子３ａと出力端子３ｂとを電気的に接続するスイッチング素子を１つだけ備えるものであってもよい。すなわち、保護回路３は、過電圧保護部１６、逆極性入力保護部１７を任意の構成としてもよい。
【００６３】
なお、本技術は以下のような構成も採ることができる。
（１）電源電圧が印加される入力端子と、
前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える保護回路。
（２）前記交流検出部は、前記所定の電位差をツェナ電圧とするツェナダイオードである（１）記載の保護回路。
（３）前記信号部は、前記ツェナダイオードとフォトダイオードとを直列接続し、フォトトランジスタの出力を前記制御信号とするフォトカプラである（２）記載の保護回路。
（４）前記スイッチ部は、制御端子に所定電圧が印加されると、前記入力端子と前記出力端子とを電気的に接続する第１のスイッチング素子であって、
前記信号部は、前記制御端子に前記所定電圧を印加する状態と印加しない状態とを切り替える第２のスイッチング素子に前記制御信号を入力して、前記第１のスイッチング素子を制御する（２）または（３）記載の保護回路。
（５）前記所定の電位差がツェナ電圧以下の場合に、前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を遅延させる遅延部、
を備える（４）記載の保護回路。
（６）前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を、前記入力端子に印加される交流電圧の二分の一周期の時間以上、遅延させる遅延部、
を備える（４）記載の保護回路。
（７）前記入力端子に所定の過電圧が入力された場合に、前記第２のスイッチング素子を前記制御端子に前記所定電圧を印加しない状態に切り替えて、前記入力端子と前記出力端子との間の電気的な接続を遮断する過電圧保護部、
を備える（４）乃至（６）記載の保護回路。
（８）前記第１のスイッチング素子は、ＭＯＳ−ＦＥＴ型スイッチング素子であって、
前記第１のスイッチング素子と互いに逆方向に直列接続され、前記入力端子に直流電源電圧が印加されたとき、いずれか一方の極性の直流電源電圧のみを前記出力端子に印加するＭＯＳ−ＦＥＴ型スイッチング素子からなる逆極性入力保護部、
を備える（４）乃至（７）記載の保護回路。
（９）ＭＯＳ−ＦＥＴ型スイッチング素子のボディダイオードにより、前記入力端子に印加された逆極性の直流電源電圧の出力端子への入力を保護する逆極性入力保護部、
を備える（４）乃至（８）記載の保護回路。
（１０）負荷回路と、
前記負荷回路を駆動するＤＣ／ＤＣコンバータと、
電源電圧が印加される入力端子と、
前記ＤＣ／ＤＣコンバータに前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える電子機器。
【００６４】
なお、上述の実施の形態は、実施の形態の要旨を逸脱しない範囲内において種々の変更を加えることができる。
【００６５】
さらに、上述の実施の形態は、多数の変形、変更が当業者にとって可能であり、説明した正確な構成および応用例に限定されるものではない。
【符号の説明】
【００６６】
１……電子機器、２……電源装置、３……保護回路、３ａ……入力端子、３ｂ……出力端子、４……ＤＣ／ＤＣコンバータ、５……負荷回路、１０……コンデンサ部、１１……交流検出部、１２，１３……信号部、１４……スイッチ部、１５……遅延部、１６……過電圧保護部、１７……逆極性入力保護部、Ｃ１，Ｃ２，Ｃ３……コンデンサ、Ｄ１，Ｄ２……ダイオード、Ｑ１……トランジスタ、Ｑ２，Ｑ３……ＭＯＳ−ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８……抵抗、Ｕ１，Ｕ２……フォトカプラ、ＺＤ１，ＺＤ２，ＺＤ３，ＺＤ４，ＺＤ５……ツェナダイオード、ＢＤ……ボディダイオード
【特許請求の範囲】
【請求項１】
電源電圧が印加される入力端子と、
前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える保護回路。
【請求項２】
前記交流検出部は、前記所定の電位差をツェナ電圧とするツェナダイオードである請求項１記載の保護回路。
【請求項３】
前記信号部は、前記ツェナダイオードとフォトダイオードとを直列接続し、フォトトランジスタの出力を前記制御信号とするフォトカプラである請求項２記載の保護回路。
【請求項４】
前記スイッチ部は、制御端子に所定電圧が印加されると、前記入力端子と前記出力端子とを電気的に接続する第１のスイッチング素子であって、
前記信号部は、前記制御端子に前記所定電圧を印加する状態と印加しない状態とを切り替える第２のスイッチング素子に前記制御信号を入力して、前記第１のスイッチング素子を制御する請求項３記載の保護回路。
【請求項５】
前記所定の電位差がツェナ電圧以下の場合に、前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を遅延させる遅延部、
を備える請求項４記載の保護回路。
【請求項６】
前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を、前記入力端子に印加される交流電圧の二分の一周期の時間以上、遅延させる遅延部、
を備える請求項４記載の保護回路。
【請求項７】
前記入力端子に所定の過電圧が入力された場合に、前記第２のスイッチング素子を前記制御端子に前記所定電圧を印加しない状態に切り替えて、前記入力端子と前記出力端子との間の電気的な接続を遮断する過電圧保護部、
を備える請求項４記載の保護回路。
【請求項８】
前記第１のスイッチング素子は、ＭＯＳ−ＦＥＴ型スイッチング素子であって、
前記第１のスイッチング素子と互いに逆方向に直列接続され、前記入力端子に直流電源電圧が印加されたとき、いずれか一方の極性の直流電源電圧のみを前記出力端子に印加するＭＯＳ−ＦＥＴ型スイッチング素子からなる逆極性入力保護部、
を備える請求項４記載の保護回路。
【請求項９】
ＭＯＳ−ＦＥＴ型スイッチング素子のボディダイオードにより、前記入力端子に印加された逆極性の直流電源電圧の出力端子への入力を保護する逆極性入力保護部、
を備える請求項４記載の保護回路。
【請求項１０】
負荷回路と、
前記負荷回路を駆動するＤＣ／ＤＣコンバータと、
電源電圧が印加される入力端子と、
前記ＤＣ／ＤＣコンバータに前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える電子機器。
【請求項１】
電源電圧が印加される入力端子と、
前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える保護回路。
【請求項２】
前記交流検出部は、前記所定の電位差をツェナ電圧とするツェナダイオードである請求項１記載の保護回路。
【請求項３】
前記信号部は、前記ツェナダイオードとフォトダイオードとを直列接続し、フォトトランジスタの出力を前記制御信号とするフォトカプラである請求項２記載の保護回路。
【請求項４】
前記スイッチ部は、制御端子に所定電圧が印加されると、前記入力端子と前記出力端子とを電気的に接続する第１のスイッチング素子であって、
前記信号部は、前記制御端子に前記所定電圧を印加する状態と印加しない状態とを切り替える第２のスイッチング素子に前記制御信号を入力して、前記第１のスイッチング素子を制御する請求項３記載の保護回路。
【請求項５】
前記所定の電位差がツェナ電圧以下の場合に、前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を遅延させる遅延部、
を備える請求項４記載の保護回路。
【請求項６】
前記第１のスイッチング素子による前記入力端子と前記出力端子との電気的な接続を、前記入力端子に印加される交流電圧の二分の一周期の時間以上、遅延させる遅延部、
を備える請求項４記載の保護回路。
【請求項７】
前記入力端子に所定の過電圧が入力された場合に、前記第２のスイッチング素子を前記制御端子に前記所定電圧を印加しない状態に切り替えて、前記入力端子と前記出力端子との間の電気的な接続を遮断する過電圧保護部、
を備える請求項４記載の保護回路。
【請求項８】
前記第１のスイッチング素子は、ＭＯＳ−ＦＥＴ型スイッチング素子であって、
前記第１のスイッチング素子と互いに逆方向に直列接続され、前記入力端子に直流電源電圧が印加されたとき、いずれか一方の極性の直流電源電圧のみを前記出力端子に印加するＭＯＳ−ＦＥＴ型スイッチング素子からなる逆極性入力保護部、
を備える請求項４記載の保護回路。
【請求項９】
ＭＯＳ−ＦＥＴ型スイッチング素子のボディダイオードにより、前記入力端子に印加された逆極性の直流電源電圧の出力端子への入力を保護する逆極性入力保護部、
を備える請求項４記載の保護回路。
【請求項１０】
負荷回路と、
前記負荷回路を駆動するＤＣ／ＤＣコンバータと、
電源電圧が印加される入力端子と、
前記ＤＣ／ＤＣコンバータに前記電源電圧を出力する出力端子と、
前記入力端子と前記出力端子との間の、電気的な接続と遮断とを切り替えるスイッチ部と、
前記電源電圧のピーク電圧を保持するコンデンサ部と、
前記電源電圧と前記コンデンサ部が保持するピーク電圧との所定の電位差から交流電源の接続を検出する交流検出部と、
前記交流検出部による前記交流電源の接続の検出にもとづいて前記スイッチ部を電気的な接続から遮断に切り替えさせる制御信号を出力する信号部と、
を備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２４４７１６（Ｐ２０１２−２４４７１６Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１１１４０（Ｐ２０１１−１１１１４０）
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]